KR102400418B1 - 피가공물의 가공 방법 - Google Patents

피가공물의 가공 방법 Download PDF

Info

Publication number
KR102400418B1
KR102400418B1 KR1020180042633A KR20180042633A KR102400418B1 KR 102400418 B1 KR102400418 B1 KR 102400418B1 KR 1020180042633 A KR1020180042633 A KR 1020180042633A KR 20180042633 A KR20180042633 A KR 20180042633A KR 102400418 B1 KR102400418 B1 KR 102400418B1
Authority
KR
South Korea
Prior art keywords
resin layer
workpiece
substrate
transparent substrate
processing
Prior art date
Application number
KR1020180042633A
Other languages
English (en)
Other versions
KR20180118527A (ko
Inventor
츠바사 오바타
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180118527A publication Critical patent/KR20180118527A/ko
Application granted granted Critical
Publication of KR102400418B1 publication Critical patent/KR102400418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(과제) 투명 기판의 표리 양면에 수지층을 갖는 피가공물을 간단한 방법으로 칩으로 분할할 수 있는 피가공물의 가공 방법을 제공하는 것이다.
(해결 수단) 투명한 기판과, 그 기판의 표면에 적층된 제 1 수지층과, 그 기판의 이면에 적층된 제 2 수지층을 갖고, 그 제 1 수지층이 서로 교차하는 복수의 분할 예정 라인에 의해 복수의 영역으로 구획된 판상의 피가공물의 가공 방법으로서, 그 피가공물의 그 제 2 수지층에 익스펜드성이 있는 점착 테이프를 첩착하는 테이프 첩착 스텝과, 그 점착 테이프를 개재하여 그 피가공물을 레이저 가공 장치의 척 테이블에서 유지하는 유지 스텝과, 그 제 1 수지층에 대해 흡수성을 갖고, 그 투명 기판에 대해 투과성을 갖는 파장의 레이저빔을 그 피가공물에 조사하고, 그 제 1 수지층을 그 분할 예정 라인을 따라 어블레이션 가공으로 제거하는 수지층 제거 스텝과, 그 수지층 제거 스텝을 실시한 후, 그 제 1 수지층이 제거된 표면측의 영역 너머로 상기 레이저빔을 그 피가공물에 조사하고, 그 투명 기판의 내부에 그 분할 예정 라인을 따라 주위와는 굴절률 또는 기계적 강도가 상이한 개질층을 형성하는 개질층 형성 스텝과, 그 개질층 형성 스텝을 실시한 후, 그 점착 테이프를 확장하고, 그 개질층을 파단 기점으로 그 투명 기판 및 이면측의 그 제 2 수지층을 그 분할 예정 라인을 따라 파단하여 그 피가공물을 칩으로 분할하는 분할 스텝을 구비한 것을 특징으로 한다.

Description

피가공물의 가공 방법{METHOD FOR PROCESSING A WORKPIECE}
본 발명은 인터포저 기판 등의 판상의 피가공물을 가공하는 피가공물의 가공 방법에 관한 것이다.
반도체 칩이나 각종 전자 부품을 머더보드에 실장하기 위해, 반도체 회로의 전극의 피치는 매우 작기 때문에, 반도체 칩을 직접 머더보드에 실장할 수 없으므로, 전극간의 피치를 확장하여 머더보드의 패드와의 도통을 확보하기 위해 사용하는 인터포저가 알려져 있다.
인터포저는, 기판의 표리 양면에 재배선층을 갖는 인터포저 기판을 분할 예정 라인을 따라 칩으로 분할함으로써 제조된다 (예를 들어, 일본 공개특허공보 2001-196743호 참조).
인터포저 기판으로는, 유리 에폭시 기판, 유리 기판, 세라믹스 기판 등이 채용되며, 이들 기판의 표리 양면에 구리 등으로 이루어지는 도체 패턴을 갖는 수지층이 적층되어 재배선층이 형성되어 있다.
종래는, 인터포저 기판을 개개의 인터포저칩으로 분할하는 데에, 인터포저 기판의 표면측의 재배선층, 기판, 이면측의 재배선층에 각각 다른 가공을 실시하여, 인터포저 기판을 개개의 인터포저칩으로 분할하고 있었다.
예를 들어, 표면의 재배선층은 레이저빔의 조사에 의한 어블레이션으로 제거하고, 이어서 기판에 대해 투과성을 갖는 파장의 레이저빔을 조사하여 기판 내부에 개질층을 형성한 후, 기판의 상하를 반전시켜, 이면측의 재배선층에 레이저빔을 조사하여 어블레이션에 의해 제거하고, 인터포저 기판 전체를 개개의 인터포저칩으로 분할하고 있었다.
일본 공개특허공보 2001-196743호
그러나, 종래의 레이저 가공 방법에서는, 2 종류의 레이저 발진기, 즉, 재배선층을 어블레이션으로 제거하기 위한 레이저 발진기 및 기판 내에 개질층을 형성하기 위한 레이저 발진기가 필요하고, 기판 내에 개질층을 형성한 후, 기판의 상하를 반전시켜 이면측의 재배선층을 어블레이션으로 제거하는 공정이 필요하고, 공정이 복잡하고 제조 비용이 높다는 과제가 있었다.
본 발명은 이와 같은 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 투명 기판의 표리 양면에 수지층을 갖는 피가공물을 간단한 방법으로 칩으로 분할할 수 있는 피가공물의 가공 방법을 제공하는 것이다.
본 발명에 의하면, 투명한 기판과, 그 기판의 표면에 적층된 제 1 수지층과, 그 기판의 이면에 적층된 제 2 수지층을 갖고, 그 제 1 수지층이 서로 교차하는 복수의 분할 예정 라인에 의해 복수의 영역으로 구획된 판상의 피가공물의 가공 방법으로서, 그 피가공물의 그 제 2 수지층에 익스펜드성이 있는 점착 테이프를 첩착하는 테이프 첩착 스텝과, 그 점착 테이프를 개재하여 그 피가공물을 레이저 가공 장치의 척 테이블에서 유지하는 유지 스텝과, 그 제 1 수지층에 대해 흡수성을 갖고, 그 투명 기판에 대해 투과성을 갖는 파장의 레이저빔을 그 피가공물에 조사하고, 그 제 1 수지층을 그 분할 예정 라인을 따라 어블레이션 가공으로 제거하는 수지층 제거 스텝과, 그 수지층 제거 스텝을 실시한 후, 그 제 1 수지층이 제거된 표면측의 영역 너머로 상기 레이저빔을 그 피가공물에 조사하고, 그 투명 기판의 내부에 그 분할 예정 라인을 따라 주위와는 굴절률 또는 기계적 강도가 상이한 개질층을 형성하는 개질층 형성 스텝과, 그 개질층 형성 스텝을 실시한 후, 그 점착 테이프를 확장하고, 그 개질층을 파단 기점으로 그 투명 기판 및 이면측의 그 제 2 수지층을 그 분할 예정 라인을 따라 파단하여 그 피가공물을 칩으로 분할하는 분할 스텝을 구비한 것을 특징으로 하는 피가공물의 가공 방법이 제공된다.
바람직하게는 제 1 및 제 2 수지층은 재배선층이고, 피가공물은 인터포저 기판이다. 바람직하게는 그 개질층은, 세공 및 이 세공을 실드하는 투명 기판의 변질 영역으로 이루어지는 실드 터널로 구성된다. 바람직하게는 투명 기판 내부에 형성되는 실드 터널은 기판의 표면 또는 이면으로 표출되도록 형성한다.
본 발명의 가공 방법에 의하면, 투명 기판을 점착 테이프의 확장에 의해 분할 예정 라인을 따라 파단하면, 이면측의 제 2 수지층이 기판과 함께 파단되기 때문에, 이면측의 제 2 수지층을 어블레이션 가공할 필요가 없고, 피가공물에 대해 표면측만으로부터의 레이저빔의 조사에 의해 피가공물을 칩으로 분할할 수 있다.
또, 투명 기판과 수지의 차이를 이용함으로써, 수지층에 대해 흡수성을 갖고, 투명 기판에 대해 투과성을 갖는 1 종류의 파장의 레이저빔으로 수지층을 제거하는 어블레이션 가공과, 투명 기판 내부에 파단 기점을 형성하는 내부 가공을 실현할 수 있으므로, 2 개의 상이한 파장의 발진기를 준비할 필요가 없어진다는 효과를 발휘한다.
도 1(A) 는 테이프 첩착 스텝을 나타내는 사시도, 도 1(B) 는 테이프 첩착 스텝을 실시하여 인터포저 기판을 점착 테이프를 개재하여 환상 프레임으로 지지한 상태의 사시도이다.
도 2(A) 는 수지층 제거 스텝을 나타내는 일부 단면 측면도, 도 2(B) 는 도 1 에 나타낸 인터포저 기판의 확대 단면도이다.
도 3(A) 는 실드 터널 형성 스텝을 나타내는 일부 단면 측면도, 도 3(B) 는 도 1 에 나타낸 인터포저 기판의 확대 단면도이다.
도 4(A) 는 레이저빔의 집광점을 제 2 수지층 부근에 위치지운 상태를 설명하는 단면도, 도 4(B) 는 레이저빔의 집광점을 기판의 두께 방향 개략 중앙부에 위치지운 상태를 설명하는 단면도이다.
도 5 는 분할 스텝을 나타내는 단면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1(A) 에 나타내는 바와 같이, 판상의 피가공물 (11) 은 본 실시형태에서는 인터포저 기판으로 구성되고, 인터포저 기판 (11) 은 투명 기판 (13) 의 표면에 제 1 수지층 (15) 이 적층되고, 이면에 제 2 수지층 (17) 이 적층되어 구성되어 있다.
본 실시형태에서는, 제 1 수지층 (15) 및 제 2 수지층 (17) 은 모두 재배선층이며, 수지 중에 도체 패턴이 매립되어 구성되어 있다. 또, 투명 기판 (13) 은 본 실시형태에서는 유리 기판으로 구성되고, 유리 기판 (13) 내에 제 1 수지층 (15) 의 도체 패턴과 제 2 수지층 (17) 의 도체 패턴을 접속하는 복수의 관통 비어홀이 형성되어 있다.
본 실시형태의 가공 방법에서는, 먼저, 인터포저 기판 (11) 의 제 2 수지층 (17) 측을 외주부가 환상 프레임 (F) 에 장착된 익스펜드성이 있는 점착 테이프 (T) 에 첩착하는 테이프 첩착 스텝을 실시한다. 테이프 첩착 스텝을 실시하면, 도 1(B) 에 나타내는 바와 같이, 인터포저 기판 (11) 은 점착 테이프 (T) 를 개재하여 환상 프레임 (F) 에 지지된 상태가 된다.
또한, 본 명세서에서는, 피가공물을 인터포저 기판 (11) 인 것으로서 설명하지만, 판상의 피가공물은 인터포저 기판에 한정되는 것이 아니고, 투명 기판의 표리 양면에 수지층을 갖는 일반적인 피가공물에 본 발명의 가공 방법은 적용 가능하다.
테이프 첩착 스텝 실시 후, 투명 기판 (13) 의 표면에 적층된 제 1 수지층 (15) 을 분할 예정 라인 (19) 을 따라 제거함에 있어서, 인터포저 기판 (11) 을 점착 테이프 (T) 를 개재하여 레이저 가공 장치의 척 테이블 (10) 에서 흡인 유지하고, 환상 프레임 (F) 을 클램프 (12) 로 클램프하여 고정시킨다 (유지 스텝).
유지 스텝 실시한 후, 도 2(A) 에 나타내는 바와 같이, 제 1 수지층 (15) 에 대해 흡수성을 갖고, 투명 기판 (13) 에 대해 투과성을 갖는 파장의 레이저빔 (LB) 을 집광 렌즈 (16) 를 갖는 집광기 (14) 로 제 1 수지층 (15) 에 집광하도록 조사하고, 척 테이블 (10) 을 화살표 X1 방향으로 가공 이송함으로써, 제 1 수지층 (15) 을 분할 예정 라인 (19) 을 따라 제거하고, 도 2(B) 에 나타내는 바와 같은 가공홈 (21) 을 형성하는 수지층 제거 스텝을 실시한다.
이 수지층 제거 스텝을, 가공 이송 방향인 X1 방향과 직교하는 방향으로 분할 예정 라인 (19) 의 피치씩 산출 이송하여, 제 1 방향으로 신장되는 분할 예정 라인 (19) 을 따라 차례차례로 실시한다. 이어서, 척 테이블 (10) 을 90 °회전시킨 후, 제 1 방향과 직교하는 제 2 방향으로 신장되는 모든 분할 예정 라인 (19) 을 따라 동일한 수지층 제거 스텝을 실시한다.
수지층 제거 스텝의 레이저 가공 조건은, 예를 들어 이하와 같이 설정된다.
광원 : LD 여기 Q 스위치 Nd:YAG 펄스 레이저
파장 : 355 ㎚ (YAG 레이저의 제 3 고조파)
반복 주파수 : 200 ㎑
평균 출력 : 15 W
가공 전송 속도 : 500 ㎜/s
수지층 제거 스텝을 실시한 후, 제 1 수지층 (15) 이 분할 예정 라인 (19) 을 따라 제거된 표면측의 영역 너머로, 수지층 제거 스텝에서 사용한 레이저빔 (LB) 의 파장과 동일한 파장을 갖는 레이저빔 (LB) 을 유리 기판 (13) 에 조사하고, 유리 기판 (13) 내부에 분할 예정 라인 (19) 을 따른 개질층을 형성하는 개질층 형성 스텝을 실시한다.
개질층이란, 굴절률, 기계적 강도나 그 밖의 물리적 특성이 주위의 그것과는 상이한 상태가 된 영역을 포함한다. 개질층 형성 스텝으로는, 파단 기점으로서 바람직한 개질층인 실드 터널을 형성하는 실드 터널 형성 스텝을 실시하였다.
본 실시형태의 레이저 가공 방법에서는, 제 1 수지층 (15) 의 어블레이션 가공과, 유리 기판 (13) 의 레이저 가공을 동일한 파장의 레이저빔으로 실시하기 때문에, 집광기 (14) 의 집광 렌즈 (16) 로서, 개구수 (NA) 가 그다지 크지 않은 렌즈, 예를 들어 개구수가 0.1 ∼ 0.3 정도인 집광 렌즈 (16) 를 사용하는 것이 바람직하다. 또한, 집광 렌즈 (16) 는 어느 정도의 구면 수차를 갖고 있는 것이 바람직하다.
실드 터널 형성 스텝에서는, 도 3(A) 에 나타내는 바와 같이, 집광기 (14) 로부터의 레이저빔 (LB) 을 제 1 수지층 (15) 이 제거된 가공홈 (21) 너머로 그 집광점 (P1) 을 유리 기판 (13) 의 제 2 수지층 (17) 부근에 위치지워 조사하고, 척 테이블 (10) 을 화살표 X1 방향으로 가공 이송함으로써, 분할 예정 라인 (19) 을 따라 유리 기판 (13) 내부에, 도 3(B) 에 나타내는 바와 같은, 세공 (25) 과 이 세공 (25) 을 실드하는 유리의 변질 영역 (27) 으로 이루어지는 실드 터널 (23) 을 형성한다.
실드 터널 (23) 의 세공 (25) 은 유리 기판 (13) 의 표면 및 이면으로 표출되어 있는 것이 바람직하다. 이 실드 터널 (23) 은 강도가 주위보다 저하되어 있어, 나중의 분할 스텝에서의 파단 기점이 된다.
척 테이블 (10) 을 가공 이송 방향 (X1) 과 직교하는 방향으로 분할 예정 라인 (19) 의 피치씩 산출하여 이송하면서, 제 1 방향으로 신장되는 모든 분할 예정 라인 (19) 을 따라 실시한다.
이어서, 척 테이블 (10) 을 90 °회전시킨 후, 제 1 방향과 직교하는 제 2 방향으로 신장되는 모든 분할 예정 라인 (19) 을 따라서도 동일한 실드 터널 형성 스텝을 실시한다.
실드 터널 형성 스텝의, 레이저 가공 조건은 예를 들어 이하와 같다.
광원 : LD 여기 Q 스위치 Nd:YAG 펄스 레이저
파장 : 355 ㎚ (YAG 레이저의 제 3 고조파)
반복 주파수 : 200 ㎑
평균 출력 : 15 W
가공 전송 속도 : 500 ㎜/s
다음으로, 도 4 를 참조하여, 본 발명 제 2 실시형태의 실드 터널 형성 스텝에 대하여 설명한다. 이 제 2 실시형태의 실드 터널 형성 스텝에서는, 레이저빔의 조사를 2 회로 나누어 실시한다.
먼저, 도 4(A) 에 나타내는 바와 같이, 레이저빔 (LB) 의 집광점 (P1) 을 유리 기판 (13) 내의 제 2 수지층 (17) 부근에 위치지우고, 제 1 수지층 (15) 에 형성된 가공홈 (21) 너머로 레이저빔 (LB) 를 조사하고, 유리 기판 (13) 내부에 유리 기판 (13) 의 이면으로부터 도중까지 신장되는 세공 (25) 과 세공 (25) 을 실드하는 유리의 변질 영역 (27) 으로 이루어지는 실드 터널 (23a) 을 형성한다.
실드 터널 형성 스텝의 제 1 스텝에서는, 레이저빔 (LB) 의 파워를 억제하였기 때문에, 실드 터널 (23a) 은 유리 기판 (13) 의 표면까지 닿지 않고 도중까지 신장된다.
이어서, 도 4(B) 에 나타내는 바와 같은 실드 터널 형성 스텝의 제 2 스텝을 실시한다. 제 2 스텝에서는, 레이저빔 (LB) 의 집광점 (P2) 을 유리 기판 (13) 의 두께 방향 중간 정도에 위치지우고, 제 1 수지층 (15) 에 형성된 가공홈 (21) 너머로 레이저빔 (LB) 을 조사하여, 분할 예정 라인 (19) 을 따라 유리 기판 (13) 의 표면까지 신장되는 세공 (25) 과, 세공 (25) 을 실드하는 유리의 변질 영역 (27) 으로 이루어지는 실드 터널 (23) 을 형성한다. 이 제 2 스텝을 실시하면, 실드 터널 (23) 의 세공 (25) 은 유리 기판 (13) 의 표리 양면으로 표출된다.
이 제 2 실시형태와 같이, 실드 터널 형성 스텝을 제 1 스텝과 제 2 스텝의 2 회로 나누어 실시하면, 레이저빔 (LB) 의 파워를 억제할 수 있기 때문에, 보다 양질의 실드 터널 (23) 을 형성할 수 있다.
제 2 실시형태의 실드 터널 형성 스텝의 레이저 가공 조건은, 예를 들어 이하와 같이 설정된다.
광원 : LD 여기 Q 스위치 Nd:YAG 펄스 레이저
파장 : 355 ㎚ (YAG 레이저의 제 3 고조파)
반복 주파수 :200 ㎑
평균 출력 : 제 1 스텝 10 W 제 2 스텝 7 W
가공 이송 속도 : 500 ㎜/s
실드 터널 형성 스텝을 실시한 후, 인터포저 기판 (11) 이 첩착되어 있는 점착 테이프 (T) 를 확장하고, 유리 기판 (13) 내부에 형성되어 있는 실드 터널 (23) 을 파단 기점으로 유리 기판 (13) 및 제 2 수지층 (17) 을 분할 예정 라인 (19) 을 따라 파단하여, 인터포저 기판 (11) 을 개개의 인터포저칩으로 분할하는 분할 스텝을 실시한다.
이 분할 스텝은, 예를 들어 도 5 에 나타내는 바와 같은, 익스펜드 장치 (20) 를 사용하여 실시한다. 익스펜드 장치 (20) 는, 외통 (22) 과, 외통 (22) 내에 수용되고 환상 프레임 (F) 의 개구보다 작고 인터포저 기판 (11) 의 직경보다 큰 직경을 갖는 원통상 압압 (押壓) 부재 (26) 로 구성된다.
외통 (22) 의 상부에는 복수의 (예를 들어 4 개) 클램프 (24) 가 등간격으로 배치되어 있다. 원통상 압압 부재 (26) 는 도시되지 않은 구동 수단에 의해, 도 5(A) 에 나타내는 기준 위치와, 도 5(B) 에 나타내는 밀어 올림 위치 사이에서 상하 방향으로 이동된다.
분할 스텝에서는, 먼저 도 5(A) 에 나타내는 바와 같이, 원통상 압압 부재 (26) 를 기준 위치에 위치지운 상태에서, 인터포저 기판 (11) 을 점착 테이프 (T) 를 개재하여 원통상 압압 부재 (26) 상에 재치 (載置) 하고, 환상 프레임 (F) 을 외통 (22) 의 클램프 (24) 로 클램프하여 고정시킨다.
이어서, 도 5(B) 에 나타내는 바와 같이, 원통상 압압 부재 (26) 를 화살표 (A) 방향으로 밀어 올린다. 원통상 압압 부재 (26) 의 밀어 올림에 의해, 익스펜드성을 갖는 점착 테이프 (T) 는 주로 반경 방향으로 확장되고, 점착 테이프 (T) 에 첩착되어 있는 인터포저 기판 (11) 의 유리 기판 (13) 은 실드 터널 (23) 을 파단 기점으로 개개의 칩으로 파단되고, 유리 기판 (13) 에 적층되어 있는 제 2 수지층 (17) 도 동시에 파단되어, 인터포저 기판 (11) 은 개개의 인터포저칩 (31) 으로 분할된다.
상기 서술한 실시형태에서는, 유리 기판 (13) 의 표면측의 제 1 수지층 (15) 을 분할 예정 라인 (19) 을 따라 레이저빔의 어블레이션에 의해 제거하고, 유리 기판 (13) 내에 어블레이션 가공과 동일한 파장을 갖는 레이저빔에 의해 분할 기점이 되는 실드 터널 (23) 을 형성한 후, 익스펜드 장치 (20) 에 의해 점착 테이프 (T) 를 확장하여 인터포저 기판 (11) 에 외력을 부여함으로써, 이면측의 제 2 수지층 (17) 을 유리 기판 (13) 과 함께 개개의 인터포저칩 (31) 으로 분할하기 때문에, 이면측의 제 2 수지층 (15) 을 어블레이션 가공할 필요가 없고, 표면측만으로부터의 레이저빔 (LB) 의 조사에 의해 인터포저 기판 (11) 을 개개의 칩 (31) 으로 분할할 수 있다.
레이저빔의 파장에 대한 제 1 수지층 (15) 의 흡수와 유리 기판 (13) 의 투과의 성질을 이용함으로써, 355 ㎚ 등의 1 종류의 파장의 레이저빔으로 제 1 수지층 (15) 을 제거하는 어블레이션 가공과, 유리 기판 (13) 내에 파단 기점을 형성하는 내부 가공을 실현할 수 있기 때문에, 상이한 파장의 레이저를 발진하는 2 개의 레이저 발진기를 준비할 필요가 없다.
또한, 상기 서술한 실시형태에서는, 투명 기판에 대해 투과성을 갖는 파장의 레이저빔으로서, 파장 355 ㎚ 의 레이저빔을 채용하였지만, 레이저빔으로서 YAG 펄스 레이저의 제 2 고조파인 파장 532 ㎚ 의 펄스 레이저빔을 사용하도록 해도 된다.
10 : 척 테이블
11 : 인터포저 기판
13 : 유리 기판
14 : 집광기
15 : 제 1 수지층 (재배선층)
16 : 집광 렌즈
17 : 제 2 수지층 (재배선층)
19 : 분할 예정 라인
20 : 익스펜드 장치
21 : 가공홈
22 : 외통
23 : 실드 터널
25 : 세공
26 : 원통상 압압 부재
27 : 변질 영역
31 : 인터포저칩

Claims (4)

  1. 투명한 기판과, 그 기판의 표면에 적층된 제 1 수지층과, 그 기판의 이면에 적층된 제 2 수지층을 갖고, 그 제 1 수지층이 서로 교차하는 복수의 분할 예정 라인에 의해 복수의 영역으로 구획된 판상의 피가공물의 가공 방법으로서,
    그 피가공물의 그 제 2 수지층에 익스펜드성이 있는 점착 테이프를 첩착하는 테이프 첩착 스텝과,
    그 점착 테이프를 개재하여 그 피가공물을 레이저 가공 장치의 척 테이블에서 유지하는 유지 스텝과,
    그 제 1 수지층에 대해 흡수성을 갖고, 그 투명 기판에 대해 투과성을 갖는 파장의 레이저빔을 그 피가공물에 조사하고, 그 제 1 수지층을 그 분할 예정 라인을 따라 어블레이션 가공으로 제거하는 수지층 제거 스텝과,
    그 수지층 제거 스텝을 실시한 후, 그 제 1 수지층이 제거된 표면측의 영역 너머로 그 수지층 제거 스텝과 동일한 파장의 상기 레이저빔을 그 피가공물에 조사하고, 그 투명 기판의 내부에 그 분할 예정 라인을 따라 주위와는 굴절률 또는 기계적 강도가 상이한 개질층을 형성하는 개질층 형성 스텝과,
    그 개질층 형성 스텝을 실시한 후, 그 점착 테이프를 확장하고, 그 개질층을 파단 기점으로 그 투명 기판 및 이면측의 그 제 2 수지층을 그 분할 예정 라인을 따라 파단하여 그 피가공물을 칩으로 분할하는 분할 스텝을 구비한 것을 특징으로 하는 피가공물의 가공 방법.
  2. 제 1 항에 있어서,
    상기 개질층은, 세공과 그 세공을 실드하는 그 투명 기판의 변질 영역으로 이루어지는 실드 터널로 구성되는, 피가공물의 가공 방법.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 수지층은 재배선층이고, 그 피가공물은 인터포저 기판인, 피가공물의 가공 방법.
  4. 제 2 항에 있어서,
    그 실드 터널은, 그 투명 기판의 표면 또는 이면으로 표출되는 것을 특징으로 하는 피가공물의 가공 방법.
KR1020180042633A 2017-04-21 2018-04-12 피가공물의 가공 방법 KR102400418B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017084705A JP6821261B2 (ja) 2017-04-21 2017-04-21 被加工物の加工方法
JPJP-P-2017-084705 2017-04-21

Publications (2)

Publication Number Publication Date
KR20180118527A KR20180118527A (ko) 2018-10-31
KR102400418B1 true KR102400418B1 (ko) 2022-05-19

Family

ID=63854760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180042633A KR102400418B1 (ko) 2017-04-21 2018-04-12 피가공물의 가공 방법

Country Status (5)

Country Link
US (1) US10861712B2 (ko)
JP (1) JP6821261B2 (ko)
KR (1) KR102400418B1 (ko)
CN (1) CN108735666B (ko)
TW (1) TWI743353B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171031B2 (en) * 2018-07-23 2021-11-09 Texas Instruments Incorporated Die matrix expander with partitioned subring
US11508606B2 (en) 2019-11-05 2022-11-22 Nxp B.V. Technique for handling diced wafers of integrated circuits
US11658056B2 (en) * 2019-11-05 2023-05-23 Nxp B.V. Technique for handling diced wafers of integrated circuits
JP7406247B2 (ja) * 2020-05-22 2023-12-27 アピックヤマダ株式会社 樹脂モールド装置

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116844A (ja) 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005150523A (ja) 2003-11-18 2005-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
CN1650678A (zh) 2002-04-30 2005-08-03 西门子公司 用于在聚合物基底上产生沟状结构的方法
JP2007012733A (ja) * 2005-06-29 2007-01-18 Seiko Epson Corp 基板の分割方法
US20090151985A1 (en) 2007-12-12 2009-06-18 Fujitsu Limited Method of dicing a circuit board sheet and package circuit board
JP2011243874A (ja) 2010-05-20 2011-12-01 Disco Abrasive Syst Ltd サファイアウェーハの分割方法
JP2012114322A (ja) 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd 半導体ウエハの分割方法
JP2013157545A (ja) * 2012-01-31 2013-08-15 Hamamatsu Photonics Kk 加工対象物切断方法
JP2013207099A (ja) 2012-03-28 2013-10-07 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2013207098A (ja) 2012-03-28 2013-10-07 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2015183169A (ja) 2014-03-26 2015-10-22 リンテック株式会社 粘着シート
JP2015207580A (ja) * 2014-04-17 2015-11-19 凸版印刷株式会社 配線基板およびその製造方法
JP2015211080A (ja) 2014-04-24 2015-11-24 日東電工株式会社 半導体装置の製造方法
JP2016009757A (ja) 2014-06-24 2016-01-18 株式会社ディスコ ウエーハの加工方法およびレーザー加工装置
JP2016025282A (ja) 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法
JP2016115867A (ja) 2014-12-17 2016-06-23 株式会社ディスコ パッケージ基板の加工方法
JP2016134433A (ja) 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
JP2016164924A (ja) 2015-03-06 2016-09-08 株式会社ディスコ 単結晶基板の加工方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300687B2 (ja) 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5335576B2 (ja) * 2009-06-26 2013-11-06 株式会社ディスコ 半導体ウエーハの加工方法
JP2011035253A (ja) * 2009-08-04 2011-02-17 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6013858B2 (ja) * 2012-10-01 2016-10-25 株式会社ディスコ ウェーハの加工方法
JP6246561B2 (ja) * 2013-11-01 2017-12-13 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP2015207604A (ja) * 2014-04-17 2015-11-19 株式会社ディスコ ウェーハの加工方法
JP6305853B2 (ja) * 2014-07-08 2018-04-04 株式会社ディスコ ウエーハの加工方法
JP2016082162A (ja) * 2014-10-21 2016-05-16 株式会社ディスコ ウエーハの加工方法
JP6494334B2 (ja) * 2015-03-05 2019-04-03 株式会社ディスコ デバイスチップの製造方法
JP2016171214A (ja) * 2015-03-12 2016-09-23 株式会社ディスコ 単結晶基板の加工方法
JP2017152569A (ja) * 2016-02-25 2017-08-31 株式会社ディスコ ウエーハの加工方法
JP2018181902A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650678A (zh) 2002-04-30 2005-08-03 西门子公司 用于在聚合物基底上产生沟状结构的方法
JP2005116844A (ja) 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005150523A (ja) 2003-11-18 2005-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2007012733A (ja) * 2005-06-29 2007-01-18 Seiko Epson Corp 基板の分割方法
US20090151985A1 (en) 2007-12-12 2009-06-18 Fujitsu Limited Method of dicing a circuit board sheet and package circuit board
JP2011243874A (ja) 2010-05-20 2011-12-01 Disco Abrasive Syst Ltd サファイアウェーハの分割方法
JP2012114322A (ja) 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd 半導体ウエハの分割方法
JP2013157545A (ja) * 2012-01-31 2013-08-15 Hamamatsu Photonics Kk 加工対象物切断方法
JP2013207099A (ja) 2012-03-28 2013-10-07 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2013207098A (ja) 2012-03-28 2013-10-07 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2015183169A (ja) 2014-03-26 2015-10-22 リンテック株式会社 粘着シート
JP2015207580A (ja) * 2014-04-17 2015-11-19 凸版印刷株式会社 配線基板およびその製造方法
JP2015211080A (ja) 2014-04-24 2015-11-24 日東電工株式会社 半導体装置の製造方法
JP2016009757A (ja) 2014-06-24 2016-01-18 株式会社ディスコ ウエーハの加工方法およびレーザー加工装置
JP2016025282A (ja) 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法
JP2016115867A (ja) 2014-12-17 2016-06-23 株式会社ディスコ パッケージ基板の加工方法
JP2016134433A (ja) 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
JP2016164924A (ja) 2015-03-06 2016-09-08 株式会社ディスコ 単結晶基板の加工方法

Also Published As

Publication number Publication date
JP2018182260A (ja) 2018-11-15
US20180308711A1 (en) 2018-10-25
CN108735666B (zh) 2023-10-27
TWI743353B (zh) 2021-10-21
JP6821261B2 (ja) 2021-01-27
TW201838753A (zh) 2018-11-01
KR20180118527A (ko) 2018-10-31
US10861712B2 (en) 2020-12-08
CN108735666A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
KR102400418B1 (ko) 피가공물의 가공 방법
CN100488697C (zh) 激光束加工机
KR102433150B1 (ko) 유리 인터포저의 제조 방법
TWI697946B (zh) 晶圓的加工方法
KR102525264B1 (ko) 웨이퍼의 레이저 가공 방법
JP2006032419A (ja) ウエーハのレーザー加工方法
KR102399375B1 (ko) 웨이퍼의 가공 방법
KR102256562B1 (ko) 적층 기판의 가공 방법
US20190051561A1 (en) Workpiece dividing method
KR20150102164A (ko) 기판 절단장치 및 이를 이용한 디스플레이 장치 제조방법
JP6370648B2 (ja) ワークの分割方法
TWI704608B (zh) 晶圓的加工方法
KR20180068862A (ko) 인터포저의 제조 방법
CN110504213B (zh) 晶片的加工方法
KR20180113162A (ko) 웨이퍼의 레이저 가공 방법
KR20210108310A (ko) 칩의 제조 방법
JP7210292B2 (ja) ウエーハの生成方法
JP2011171382A (ja) 分割方法
JP2015107491A (ja) レーザー加工方法
JP2019111542A (ja) レーザ加工装置
TWI834663B (zh) 被加工物之加工方法
CN110491834B (zh) 被加工物的加工方法
JP7047493B2 (ja) セラミックス基板の製造方法及び回路基板の製造方法
KR102306315B1 (ko) 플랫탑 uv레이저를 이용한 부품칩 분리장치
JP2013010124A (ja) レーザ加工装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant