JP2018182260A - 被加工物の加工方法 - Google Patents

被加工物の加工方法 Download PDF

Info

Publication number
JP2018182260A
JP2018182260A JP2017084705A JP2017084705A JP2018182260A JP 2018182260 A JP2018182260 A JP 2018182260A JP 2017084705 A JP2017084705 A JP 2017084705A JP 2017084705 A JP2017084705 A JP 2017084705A JP 2018182260 A JP2018182260 A JP 2018182260A
Authority
JP
Japan
Prior art keywords
resin layer
transparent substrate
workpiece
substrate
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017084705A
Other languages
English (en)
Other versions
JP6821261B2 (ja
Inventor
翼 小幡
Tsubasa Obata
翼 小幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2017084705A priority Critical patent/JP6821261B2/ja
Priority to CN201810316110.7A priority patent/CN108735666B/zh
Priority to KR1020180042633A priority patent/KR102400418B1/ko
Priority to US15/957,369 priority patent/US10861712B2/en
Priority to TW107113285A priority patent/TWI743353B/zh
Publication of JP2018182260A publication Critical patent/JP2018182260A/ja
Application granted granted Critical
Publication of JP6821261B2 publication Critical patent/JP6821261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Abstract

【課題】透明基板の表裏両面に樹脂層を有する被加工物を簡単な方法でチップに分割することのできる被加工物の加工方法を提供する。【解決手段】被加工物の第２樹脂層１７にエキスパンド性のある粘着テープを貼着し、粘着テープを介して被加工物をレーザー加工装置のチャックテーブル１０で保持し、第１樹脂層１５に対して吸収性を有し、透明基板１３に対して透過性を有する波長のレーザービームＬＢを該被加工物に照射し、第１樹脂層を分割予定ラインに沿ってアブレーション加工で除去し、第１樹脂層が除去された表面側の領域越しにレーザービームを被加工物に照射し、透明基板の内部に、分割予定ラインに沿って周囲とは屈折率又は機械的強度が異なる改質層を形成し、粘着テープを拡張し、改質層を破断起点に透明基板及び裏面側の第２樹脂層を分割予定ラインに沿って破断して被加工物をチップに分割する。【選択図】図３

Description

本発明は、インターポーザー基板等の板状の被加工物を加工する被加工物の加工方法に関する。
半導体チップや各種電子部品をマザーボードに実装するために、半導体回路の電極のピッチは非常に小さいので、半導体チップを直接マザーボードに実装できないため、電極間のピッチを広げてマザーボードのパッドとの導通を確保するために使用するインターポーザーが知られている。
インターポーザーは、基板の表裏両面に再配線層を有するインターポーザー基板を分割予定ラインに沿ってチップに分割することにより製造される（例えば、特開２００１−１９６７４３号公報参照）。
インターポーザー基板としては、ガラスエポキシ基板、ガラス基板、セラミックス基板等が採用され、これらの基板の表裏両面に銅等からなる導体パターンを有する樹脂層が積層されて再配線層が形成されている。
従来は、インターポーザー基板を個々のインターポーザーチップに分割するのに、インターポーザー基板の表面側の再配線層、基板、裏面側の再配線層にそれぞれ別の加工を実施して、インターポーザー基板を個々のインターポーザーチップに分割していた。
例えば、表面の再配線層はレーザービームの照射によるアブレーションで除去し、次いで基板に対して透過性を有する波長のレーザービームを照射して基板内部に改質層を形成した後、基板の上下を反転させ、裏面側の再配線層にレーザービームを照射してアブレーションにより除去し、インターポーザー基板全体を個々のインターポーザーチップに分割していた。
特開２００１−１９６７４３号公報
然し、従来のレーザー加工方法では、２種類のレーザー発振器、即ち、再配線層をアブレーションで除去するためのレーザー発振器及び基板内に改質層を形成するためのレーザー発振器が必要であり、基板内に改質層を形成した後、基板の上下を反転させて裏面側の再配線層をアブレーションで除去する工程が必要であり、工程が複雑で製造コストが高いという課題があった。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、透明基板の表裏両面に樹脂層を有する被加工物を簡単な方法でチップに分割することのできる被加工物の加工方法を提供することである。
本発明によると、透明な基板と、該基板の表面に積層された第１樹脂層と、該基板の裏面に積層された第２樹脂層とを有し、該第１樹脂層が互いに交差する複数の分割予定ラインによって複数の領域に区画された板状の被加工物の加工方法であって、該被加工物の該第２樹脂層にエキスパンド性のある粘着テープを貼着するテープ貼着ステップと、該粘着テープを介して該被加工物をレーザー加工装置のチャックテーブルで保持する保持ステップと、該第１樹脂層に対して吸収性を有し、該透明基板に対して透過性を有する波長のレーザービームを該被加工物に照射し、該第１樹脂層を該分割予定ラインに沿ってアブレーション加工で除去する樹脂層除去ステップと、該樹脂層除去ステップを実施した後、該第１樹脂層が除去された表面側の領域越しに前記レーザービームを該被加工物に照射し、該透明基板の内部に該分割予定ラインに沿って周囲とは屈折率又は機械的強度が異なる改質層を形成する改質層形成ステップと、該改質層形成ステップを実施した後、該粘着テープを拡張し、該改質層を破断起点に該透明基板及び裏面側の該第２樹脂層を該分割予定ラインに沿って破断して該被加工物をチップに分割する分割ステップと、を備えたことを特徴とする被加工物の加工方法が提供される。
好ましくは、第１及び第２樹脂層は再配線層であり、被加工物はインターポーザー基板である。好ましくは、該改質層は、細孔及びこの細孔をシールドする透明基板の変質領域とからなるシールドトンネルから構成される。好ましくは、透明基板内部に形成されるシールドトンネルは基板の表面又は裏面に表出するように形成する。
本発明の加工方法によると、透明基板を粘着テープの拡張により分割予定ラインに沿って破断すると、裏面側の第２樹脂層が基板と共に破断されるため、裏面側の第２樹脂層をアブレーション加工する必要がなく、被加工物に対して表面側からだけのレーザービームの照射で被加工物をチップに分割することができる。
また、透明基板と樹脂の違いを利用することで、樹脂層に対して吸収性を有し、透明基板に対して透過性を有する１種類の波長のレーザービームで樹脂層を除去するアブレーション加工と、透明基板内部に破断起点を形成する内部加工を実現できるので、２つの異なる波長の発振器を用意する必要が無くなるという効果を奏する。
図１（Ａ）はテープ貼着ステップを示す斜視図、図１（Ｂ）はテープ貼着ステップを実施してインターポーザー基板を粘着テープを介して環状フレームで支持した状態の斜視図である。 図２（Ａ）は樹脂層除去ステップを示す一部断面側面図、図２（Ｂ）は図１に示したインターポーザー基板の拡大断面図である。 図３（Ａ）はシールドトンネル形成ステップを示す一部断面側面図、図３（Ｂ）は図１に示したインターポーザー基板の拡大断面図である。 図４（Ａ）はレーザービームの集光点を第２樹脂層近辺に位置付けた状態を説明する断面図、図４（Ｂ）はレーザービームの集光点を基板の厚さ方向概略中央部に位置付けた状態を説明する断面図である。 分割ステップを示す断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１（Ａ）に示すように、板状の被加工物１１は本実施形態ではインターポーザー基板から構成され、インターポーザー基板１１は透明基板１３の表面に第１樹脂層１５が積層され、裏面に第２樹脂層１７が積層されて構成されている。
本実施形態では、第１樹脂層１５及び第２樹脂層１７は共に再配線層であり、樹脂中に導体パターンが埋め込まれて構成されている。また、透明基板１３は本実施形態ではガラス基板から構成され、ガラス基板１３内に第１樹脂層１５の導体パターンと第２樹脂層１７の導体パターンとを接続する複数の貫通ビアホールが形成されている。
本実施形態の加工方法では、まず、インターポーザー基板１１の第２樹脂層１７側を外周部が環状フレームＦに装着されたエキスパンド性のある粘着テープＴに貼着するテープ貼着ステップを実施する。テープ貼着ステップを実施すると、図１（Ｂ）に示すように、インターポーザー基板１１は粘着テープＴを介して環状フレームＦに支持された状態となる。
尚、本明細書では、被加工物をインターポーザー基板１１であるものとして説明するが、板状の被加工物はインターポーザー基板に限定されるものではなく、透明基板の表裏両面に樹脂層を有する一般的な被加工物に本発明の加工方法は適用可能である。
テープ貼着ステップ実施後、透明基板１３の表面に積層された第１樹脂層１５を分割予定ライン１９に沿って除去するに当たり、インターポーザー基板１１を粘着テープＴを介してレーザー加工装置のチャックテーブル１０で吸引保持し、環状フレームＦをクランプ１２でクランプして固定する（保持ステップ）。
保持ステップ実施した後、図２（Ａ）に示すように、第１樹脂層１５に対して吸収性を有し、透明基板１３に対して透過性を有する波長のレーザービームＬＢを集光レンズ１６を有する集光器１４で第１樹脂層１５に集光するように照射し、チャックテーブル１０を矢印Ｘ１方向に加工送りすることにより、第１樹脂層１５を分割予定ライン１９に沿って除去し、図２（Ｂ）に示すような加工溝２１を形成する樹脂層除去ステップを実施する。
この樹脂層除去ステップを、加工送り方向であるＸ１方向に直交する方向に分割予定ライン１９のピッチずつ割り出し送りして、第１の方向に伸長する分割予定ライン１９に沿って次々と実施する。次いで、チャックテーブル１０を９０°回転した後、第１の方向に直交する第２の方向に伸長する全ての分割予定ライン１９に沿って同様な樹脂層除去ステップを実施する。
樹脂層除去ステップのレーザー加工条件は、例えば以下の通りに設定される。
光源 ：ＬＤ励起Ｑスイッチ Ｎｄ：ＹＡＧパルスレーザー
波長 ：３５５ｎｍ（ＹＡＧレーザーの第３高調波）
繰り返し周波数 ：２００ｋＨｚ
平均出力 ：１５Ｗ
加工送り速度 ：５００ｍｍ／ｓ
樹脂層除去ステップを実施した後、第１樹脂層１５が分割予定ライン１９に沿って除去された表面側の領域越しに、樹脂層除去ステップで使用したレーザービームＬＢの波長と同一の波長を有するレーザービームＬＢをガラス基板１３に照射し、ガラス基板１３内部に分割予定ライン１９に沿った改質層を形成する改質層形成ステップを実施する。
改質層とは、屈折率、機械的強度やその他の物理的特性が周囲のそれとは異なる状態になった領域を含む。改質層形成ステップとしては、破断起点として好適な改質層であるシールドトンネルを形成するシールドトンネル形成ステップを実施した。
本実施形態のレーザー加工方法では、第１樹脂層１５のアブレーション加工と、ガラス基板１３のレーザー加工とを同一の波長のレーザービームで実施するので、集光器１４の集光レンズ１６として、開口数（ＮＡ）があまり大きくないレンズ、例えば開口数が０．１〜０．３程度の集光レンズ１６を使用するのが好ましい。更に、集光レンズ１６はある程度の球面収差を有しているのが好ましい。
シールドトンネル形成ステップでは、図３（Ａ）に示すように、集光器１４からのレーザービームＬＢを第１樹脂層１５が除去された加工溝２１越しにその集光点Ｐ１をガラス基板１３の第２樹脂層１７近辺に位置付けて照射し、チャックテーブル１０を矢印Ｘ１方向に加工送りすることにより、分割予定ライン１９に沿ってガラス基板１３内部に、図３（Ｂ）に示すような、細孔２５とこの細孔２５をシールドするガラスの変質領域２７とからなるシールドトンネル２３を形成する。
シールドトンネル２３の細孔２５はガラス基板１３の表面及び裏面に表出しているのが好ましい。このシールドトンネル２３は強度が周囲より低下されており、後の分割ステップでの破断起点となる。
チャックテーブル１０を加工送り方向Ｘ１に直交する方向に分割予定ライン１９のピッチずつ割り出し送りしながら、第１の方向に伸長する全ての分割予定ライン１９に沿って実施する。
次いで、チャックテーブル１０を９０°回転した後、第１の方向に直交する第２の方向に伸長する全ての分割予定ライン１９に沿っても同様なシールドトンネル形成ステップを実施する。
シールドトンネル形成ステップの、レーザー加工条件は例えば以下の通りである。
光源 ：ＬＤ励起Ｑスイッチ Ｎｄ：ＹＡＧパルスレーザー
波長 ：３５５ｎｍ（ＹＡＧレーザーの第３高調波）
繰り返し周波数 ：２００ｋＨｚ
平均出力 ：１５Ｗ
加工送り速度 ：５００ｍｍ／ｓ
次に、図４を参照して、本発明第２実施形態のシールドトンネル形成ステップについて説明する。この第２実施形態のシールドトンネル形成ステップでは、レーザービームの照射を２回に分けて実施する。
まず、図４（Ａ）に示すように、レーザービームＬＢの集光点Ｐ１をガラス基板１３内の第２樹脂層１７近辺に位置付けて、第１樹脂層１５に形成された加工溝２１越しにレーザービームＬＢを照射し、ガラス基板１３内部にガラス基板１３の裏面から途中まで伸長する細孔２５と細孔２５をシールドするガラスの変質領域２７とからなるシールドトンネル２３ａを形成する。
シールドトンネル形成ステップの第１ステップでは、レーザービームＬＢのパワーを抑制したため、シールドトンネル２３ａはガラス基板１３の表面まで届かず途中まで伸長する。
次いで、図４（Ｂ）に示すようなシールドトンネル形成ステップの第２ステップを実施する。第２ステップでは、レーザービームＬＢの集光点Ｐ２をガラス基板１３の厚さ方向中ほどに位置付け、第１樹脂層１５に形成された加工溝２１越しにレーザービームＬＢを照射して、分割予定ライン１９に沿ってガラス基板１３の表面まで伸長する細孔２５と、細孔２５をシールドするガラスの変質領域２７とからなるシールドトンネル２３を形成する。この第２ステップを実施すると、シールドトンネル２３の細孔２５はガラス基板１３の表裏両面に表出する。
この第２実施形態のように、シールドトンネル形成ステップを第１ステップと第２ステップの２回に分けて実施すると、レーザービームＬＢのパワーを抑制できるため、より良質なシールドトンネル２３を形成することができる。
第２実施形態のシールドトンネル形成ステップのレーザー加工条件は、例えば以下の通りに設定される。
光源 ：ＬＤ励起Ｑスイッチ Ｎｄ：ＹＡＧパルスレーザー
波長 ：３５５ｎｍ（ＹＡＧレーザーの第３高調波）
繰り返し周波数 ：２００ｋＨｚ
平均出力 ：第１ステップ１０Ｗ 第２ステップ７Ｗ
加工送り速度 ：５００ｍｍ／ｓ
シールドトンネル形成ステップを実施した後、インターポーザー基板１１が貼着されている粘着テープＴを拡張し、ガラス基板１３内部に形成されているシールドトンネル２３を破断起点にガラス基板１３及び第２樹脂層１７を分割予定ライン１９に沿って破断して、インターポーザー基板１１を個々のインターポーザーチップに分割する分割ステップを実施する。
この分割ステップは、例えば図５に示すような、エキスパンド装置２０を使用して実施する。エキスパンド装置２０は、外筒２２と、外筒２２内に収容され環状フレームＦの開口より小さくインターポーザー基板１１の直径より大きい直径を有する円筒状押圧部材２６とから構成される。
外筒２２の上部には複数の（例えば４個）クランプ２４が等間隔で配置されている。円筒状押圧部材２６は図示しない駆動手段により、図５（Ａ）に示す基準位置と、図５（Ｂ）に示す突き上げ位置との間で上下方向に移動される。
分割ステップでは、まず図５（Ａ）に示すように、円筒状押圧部材２６を基準位置に位置付けた状態で、インターポーザー基板１１を粘着テープＴを介して円筒状押圧部材２６上に載置し、環状フレームＦを外筒２２のクランプ２４でクランプして固定する。
次いで、図５（Ｂ）に示すように、円筒状押圧部材２６を矢印Ａ方向に突き上げる。円筒状押圧部材２６の突き上げにより、エキスパンド性を有する粘着テープＴは主に半径方向に拡張され、粘着テープＴに貼着されているインターポーザー基板１１のガラス基板１３はシールドトンネル２３を破断起点に個々のチップに破断され、ガラス基板１３に積層されている第２樹脂層１７も同時に破断されて、インターポーザー基板１１は個々のインターポーザーチップ３１に分割される。
上述した実施形態では、ガラス基板１３の表面側の第１樹脂層１５を分割予定ライン１９に沿ってレーザービームのアブレーションにより除去し、ガラス基板１３内にアブレーション加工と同一の波長を有するレーザービームにより分割起点となるシールドトンネル２３を形成した後、エキスパンド装置２０により粘着テープＴを拡張してインターポーザー基板１１に外力を付与することにより、裏面側の第２樹脂層１７をガラス基板１３と共に個々のインターポーザーチップ３１に分割するため、裏面側の第２樹脂層１５をアブレーション加工する必要がなく、表面側からだけのレーザービームＬＢの照射によりインターポーザー基板１１を個々のチップ３１に分割できる。
レーザービームの波長に対する第１樹脂層１５の吸収とガラス基板１３の透過の性質を利用することにより、３５５ｎｍ等の１種類の波長のレーザービームで第１樹脂層１５を除去するアブレーション加工と、ガラス基板１３内に破断起点を形成する内部加工を実現できるので、異なる波長のレーザーを発振する２つのレーザー発振器を用意する必要がない。
尚、上述した実施形態では、透明基板に対して透過性を有する波長のレーザービームとして、波長３５５ｎｍのレーザービームを採用したが、レーザービームとしてＹＡＧパルスレーザーの第２高調波である波長５３２ｎｍのパルスレーザービームを使用するようにしてもよい。
１０ チャックテーブル
１１ インターポーザー基板
１３ ガラス基板
１４ 集光器
１５ 第１樹脂層（再配線層）
１６ 集光レンズ
１７ 第２樹脂層（再配線層）
１９ 分割予定ライン
２０ エキスパンド装置
２１ 加工溝
２２ 外筒
２３ シールドトンネル
２５ 細孔
２６ 円筒状押圧部材
２７ 変質領域
３１ インターポーザーチップ

Claims (4)

  1. 透明な基板と、該基板の表面に積層された第１樹脂層と、該基板の裏面に積層された第２樹脂層とを有し、該第１樹脂層が互いに交差する複数の分割予定ラインによって複数の領域に区画された板状の被加工物の加工方法であって、
    該被加工物の該第２樹脂層にエキスパンド性のある粘着テープを貼着するテープ貼着ステップと、
    該粘着テープを介して該被加工物をレーザー加工装置のチャックテーブルで保持する保持ステップと、
    該第１樹脂層に対して吸収性を有し、該透明基板に対して透過性を有する波長のレーザービームを該被加工物に照射し、該第１樹脂層を該分割予定ラインに沿ってアブレーション加工で除去する樹脂層除去ステップと、
    該樹脂層除去ステップを実施した後、該第１樹脂層が除去された表面側の領域越しに前記レーザービームを該被加工物に照射し、該透明基板の内部に該分割予定ラインに沿って周囲とは屈折率又は機械的強度が異なる改質層を形成する改質層形成ステップと、
    該改質層形成ステップを実施した後、該粘着テープを拡張し、該改質層を破断起点に該透明基板及び裏面側の該第２樹脂層を該分割予定ラインに沿って破断して該被加工物をチップに分割する分割ステップと、
    を備えたことを特徴とする被加工物の加工方法。
  2. 前記改質層は、細孔と該細孔をシールドする該透明基板の変質領域とからなるシールドトンネルから構成される請求項１記載の被加工物の加工方法。
  3. 前記第１及び第２樹脂層は再配線層であり、該被加工物はインターポーザー基板である請求項１記載の被加工物の加工方法。
  4. 該シールドトンネルは、該透明基板の表面又は裏面に表出することを特徴とする請求項２記載の被加工物の加工方法。
JP2017084705A 2017-04-21 2017-04-21 被加工物の加工方法 Active JP6821261B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017084705A JP6821261B2 (ja) 2017-04-21 2017-04-21 被加工物の加工方法
CN201810316110.7A CN108735666B (zh) 2017-04-21 2018-04-10 被加工物的加工方法
KR1020180042633A KR102400418B1 (ko) 2017-04-21 2018-04-12 피가공물의 가공 방법
US15/957,369 US10861712B2 (en) 2017-04-21 2018-04-19 Workpiece processing method
TW107113285A TWI743353B (zh) 2017-04-21 2018-04-19 工件加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017084705A JP6821261B2 (ja) 2017-04-21 2017-04-21 被加工物の加工方法

Publications (2)

Publication Number Publication Date
JP2018182260A true JP2018182260A (ja) 2018-11-15
JP6821261B2 JP6821261B2 (ja) 2021-01-27

Family

ID=63854760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017084705A Active JP6821261B2 (ja) 2017-04-21 2017-04-21 被加工物の加工方法

Country Status (5)

Country Link
US (1) US10861712B2 (ja)
JP (1) JP6821261B2 (ja)
KR (1) KR102400418B1 (ja)
CN (1) CN108735666B (ja)
TW (1) TWI743353B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171031B2 (en) * 2018-07-23 2021-11-09 Texas Instruments Incorporated Die matrix expander with partitioned subring
US11658056B2 (en) * 2019-11-05 2023-05-23 Nxp B.V. Technique for handling diced wafers of integrated circuits
US11508606B2 (en) 2019-11-05 2022-11-22 Nxp B.V. Technique for handling diced wafers of integrated circuits
JP7406247B2 (ja) * 2020-05-22 2023-12-27 アピックヤマダ株式会社 樹脂モールド装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207099A (ja) * 2012-03-28 2013-10-07 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2015183169A (ja) * 2014-03-26 2015-10-22 リンテック株式会社 粘着シート
JP2015211080A (ja) * 2014-04-24 2015-11-24 日東電工株式会社 半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300687B2 (ja) 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
DE10219388A1 (de) 2002-04-30 2003-11-20 Siemens Ag Verfahren zur Erzeugung einer Grabenstruktur in einem Polymer-Substrat
JP2005116844A (ja) 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2007012733A (ja) * 2005-06-29 2007-01-18 Seiko Epson Corp 基板の分割方法
JP2009146988A (ja) 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5335576B2 (ja) * 2009-06-26 2013-11-06 株式会社ディスコ 半導体ウエーハの加工方法
JP2011035253A (ja) * 2009-08-04 2011-02-17 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5528904B2 (ja) 2010-05-20 2014-06-25 株式会社ディスコ サファイアウェーハの分割方法
JP5608521B2 (ja) 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP6012186B2 (ja) * 2012-01-31 2016-10-25 浜松ホトニクス株式会社 加工対象物切断方法
JP5946307B2 (ja) 2012-03-28 2016-07-06 株式会社ディスコ ウエーハの分割方法
JP6013858B2 (ja) * 2012-10-01 2016-10-25 株式会社ディスコ ウェーハの加工方法
JP6246561B2 (ja) * 2013-11-01 2017-12-13 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP2015207604A (ja) * 2014-04-17 2015-11-19 株式会社ディスコ ウェーハの加工方法
JP2015207580A (ja) * 2014-04-17 2015-11-19 凸版印刷株式会社 配線基板およびその製造方法
JP6377428B2 (ja) 2014-06-24 2018-08-22 株式会社ディスコ ウエーハの加工方法およびレーザー加工装置
JP6305853B2 (ja) * 2014-07-08 2018-04-04 株式会社ディスコ ウエーハの加工方法
JP2016025282A (ja) 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法
JP2016082162A (ja) * 2014-10-21 2016-05-16 株式会社ディスコ ウエーハの加工方法
JP2016134433A (ja) 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
JP6377514B2 (ja) 2014-12-17 2018-08-22 株式会社ディスコ パッケージ基板の加工方法
JP6494334B2 (ja) * 2015-03-05 2019-04-03 株式会社ディスコ デバイスチップの製造方法
JP6495056B2 (ja) 2015-03-06 2019-04-03 株式会社ディスコ 単結晶基板の加工方法
JP2016171214A (ja) * 2015-03-12 2016-09-23 株式会社ディスコ 単結晶基板の加工方法
JP2017152569A (ja) * 2016-02-25 2017-08-31 株式会社ディスコ ウエーハの加工方法
JP2018181902A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207099A (ja) * 2012-03-28 2013-10-07 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2015183169A (ja) * 2014-03-26 2015-10-22 リンテック株式会社 粘着シート
JP2015211080A (ja) * 2014-04-24 2015-11-24 日東電工株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR102400418B1 (ko) 2022-05-19
KR20180118527A (ko) 2018-10-31
JP6821261B2 (ja) 2021-01-27
CN108735666A (zh) 2018-11-02
US20180308711A1 (en) 2018-10-25
CN108735666B (zh) 2023-10-27
TWI743353B (zh) 2021-10-21
TW201838753A (zh) 2018-11-01
US10861712B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
KR102400418B1 (ko) 피가공물의 가공 방법
CN109256369B (zh) 玻璃中介层的制造方法
JP2006032419A (ja) ウエーハのレーザー加工方法
JP2013161820A (ja) 基板及び基板加工方法
JP4917361B2 (ja) ビアホールの加工方法
JP2008028113A (ja) ウエーハのレーザー加工方法
US9087914B2 (en) Wafer processing method
JP2013089714A (ja) チップ形成方法
JP2017041472A (ja) 貼り合せ基板の加工方法
JP2005222989A (ja) ウエーハの分割方法
KR102399375B1 (ko) 웨이퍼의 가공 방법
JP2005116739A (ja) 半導体チップの製造方法
JP2011108709A (ja) ウエーハの加工方法
KR20150118024A (ko) 적층 기판의 가공 방법
JP2019033212A (ja) 分割方法
JP2010192616A (ja) 保護膜の形成方法及びウエーハの加工方法
JP2005142303A (ja) シリコンウエーハの分割方法および分割装置
JP2016162809A (ja) ウエーハの加工方法
JP2013175499A (ja) ウエーハの分割方法
JP2018181938A (ja) ウェーハのレーザ加工方法
JP2011171382A (ja) 分割方法
JP2020050563A (ja) ダイヤモンド基板生成方法
JP7047493B2 (ja) セラミックス基板の製造方法及び回路基板の製造方法
JP2015107491A (ja) レーザー加工方法
JP2012156339A (ja) 加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210105

R150 Certificate of patent or registration of utility model

Ref document number: 6821261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250