CN108735666B - 被加工物的加工方法 - Google Patents

被加工物的加工方法 Download PDF

Info

Publication number
CN108735666B
CN108735666B CN201810316110.7A CN201810316110A CN108735666B CN 108735666 B CN108735666 B CN 108735666B CN 201810316110 A CN201810316110 A CN 201810316110A CN 108735666 B CN108735666 B CN 108735666B
Authority
CN
China
Prior art keywords
resin layer
substrate
transparent substrate
processed
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810316110.7A
Other languages
English (en)
Other versions
CN108735666A (zh
Inventor
小幡翼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN108735666A publication Critical patent/CN108735666A/zh
Application granted granted Critical
Publication of CN108735666B publication Critical patent/CN108735666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种被加工物的加工方法，用简单的方法将被加工物分割成芯片。被加工物具有透明基板、在基板表面的第1树脂层、在基板背面的第2树脂层，第1树脂层由多条分割预定线划分成多个区域，该方法具备：带粘贴步骤，将粘接带粘贴在第2树脂层；保持步骤，用激光加工装置的卡盘工作台对被加工物进行保持；树脂层除去步骤，对被加工物照射具有对第1树脂层来说为吸收性、对基板来说为透过性的波长的激光束，用烧蚀加工沿分割预定线除去第1树脂层；改质层形成步骤，越过除去第1树脂层的区域对被加工物照射激光束，在基板内部沿分割预定线形成改质层；分割步骤，扩展粘接带，以改质层为起点沿该分割预定线将基板和第2树脂层断裂，被加工物分割成芯片。

Description

被加工物的加工方法
技术领域
本发明涉及一种被加工物的加工方法，其对中介层(interposer)基板等板状的被加工物进行加工。
背景技术
为了在母板上安装半导体芯片或各种电子部件，已知有使用中介层，由于半导体电路的电极的间距非常小而无法将半导体芯片直接安装在母板上，因此使用中介层来扩大电极间的间距，确保与母板的焊盘的导通。
中介层是通过将在基板的表面和背面这两面具有再布线层的中介层基板沿着分割预定线分割成芯片而制造出的(例如，参照日本特开2001-196743号公报)。
作为中介层基板，采用玻璃环氧基板、玻璃基板、陶瓷基板等，在这些基板的表面和背面这两面层叠具有由铜等构成的导体图案的树脂层来形成再布线层。
以往，为了将中介层基板分割成各个中介层芯片，对中介层基板的表面侧的再布线层、基板、背面侧的再布线层分别实施不同的加工，将中介层基板分割成各个中介层芯片。
例如，表面的再布线层利用基于激光束照射的烧蚀除去，接下来照射具有对基板来说为透过性的波长的激光束，在基板内部形成改质层，之后使基板上下反转，对背面侧的再布线层照射激光束，利用烧蚀除去该背面侧的再布线层，从而将中介层基板整体分割成各个中介层芯片。
现有技术文献
专利文献
专利文献1：日本特开2001-196743号公报
发明内容
发明所要解决的课题
但是，在现有的激光加工方法中，需要两种激光振荡器、即用于利用烧蚀除去再布线层的激光振荡器和用于在基板内形成改质层的激光振荡器，在基板内形成改质层后，需要进行使基板上下反转并利用烧蚀除去背面侧的再布线层的工序，具有工序复杂、制造成本高的问题。
本发明是鉴于这样的情况而完成的，其目的在于提供一种被加工物的加工方法，该加工方法能够利用简单的方法将在透明基板的表面和背面这两面具有树脂层的被加工物分割成芯片。
用于解决课题的手段
根据本发明，提供一种被加工物的加工方法，其是板状的被加工物的加工方法，该板状的被加工物具有透明的基板、层叠在该基板的表面的第1树脂层、以及层叠在该基板的背面的第2树脂层，该第1树脂层由相互交叉的多条分割预定线划分成多个区域，该加工方法的特征在于，其具备下述步骤：带粘贴步骤，将具有扩展性的粘接带粘贴在该被加工物的该第2树脂层上；保持步骤，利用激光加工装置的卡盘工作台隔着该粘接带对该被加工物进行保持；树脂层除去步骤，对该被加工物照射具有对于该第1树脂层来说为吸收性、对于该透明基板来说为透过性的波长的激光束，利用烧蚀加工沿着该分割预定线除去该第1树脂层；改质层形成步骤，在实施该树脂层除去步骤之后，越过除去了该第1树脂层的表面侧的区域对该被加工物照射上述激光束，在该透明基板的内部沿着该分割预定线形成折射率或机械强度与周围不同的改质层；以及分割步骤，在实施该改质层形成步骤之后，扩展该粘接带，以该改质层为断裂起点沿着该分割预定线将该透明基板和背面侧的该第2树脂层断裂，将该被加工物分割成芯片。
优选第1树脂层和第2树脂层为再布线层，被加工物为中介层基板。优选该改质层由保护通道(shield tunnel)构成，该保护通道由细孔和保护该细孔的该透明基板的改质区域形成。优选在透明基板内部形成的保护通道形成为在基板的表面或背面露出。
发明效果
根据本发明的加工方法，在通过粘接带的扩展沿着分割预定线将透明基板断裂时，背面侧的第2树脂层与基板一起断裂，因而仅从表面侧对被加工物进行激光束的照射而无需对背面侧的第2树脂层进行烧蚀加工即能够将被加工物分割成芯片。
另外，通过利用透明基板与树脂的差异，能够利用具有对树脂层来说为吸收性、对透明基板来说为透过性的一种波长的激光束实现除去树脂层的烧蚀加工、以及在透明基板内部形成断裂起点的内部加工，因而发挥出无需准备两种不同波长的振荡器的效果。
附图说明
图1的(A)是示出带粘贴步骤的立体图，图1的(B)是实施带粘贴步骤并利用环状框架借助粘接带对中介层基板进行支承的状态的立体图。
图2的(A)是示出树脂层除去步骤的局部截面侧视图，图2的(B)是图1所示的中介层基板的放大截面图。
图3的(A)是示出保护通道形成步骤的局部截面侧视图，图3的(B)是图1所示的中介层基板的放大截面图。
图4的(A)是说明将激光束的聚光点定位在第2树脂层附近的状态的截面图，图4的(B)是说明将激光束的聚光点定位在基板厚度方向的大致中央部的状态的截面图。
图5是示出分割步骤的截面图。
具体实施方式
以下参照附图对本发明的实施方式进行详细说明。如图1的(A)所示，在本实施方式中，板状的被加工物11由中介层基板构成，中介层基板11是在透明基板13的表面层叠第1树脂层15、在背面层叠第2树脂层17而构成的。
在本实施方式中，第1树脂层15和第2树脂层17均为再布线层，是在树脂中埋入导体图案而构成的。另外，在本实施方式中，透明基板13由玻璃基板构成，在透明基板(玻璃基板)13内形成有连接第1树脂层15的导体图案与第2树脂层17的导体图案的多个贯通通路孔。
在本实施方式的加工方法中，首先实施带粘贴步骤，将中介层基板11的第2树脂层17侧粘贴在具有扩展性的粘接带T上，该粘接带T的外周部安装在环状框架F上。在实施带粘贴步骤时，如图1的(B)所示，中介层基板11呈借助粘接带T而被支承在环状框架F上的状态。
需要说明的是，在本说明书中，对被加工物为中介层基板11的情况进行了说明，但板状的被加工物并不限于中介层基板，本发明的加工方法能够适用于在透明基板的表面和背面这两面具有树脂层的通常的被加工物。
在实施带粘贴步骤之后，在沿着分割预定线19除去层叠在透明基板13的表面的第1树脂层15时，利用激光加工装置的卡盘工作台10隔着粘接带T对中介层基板11进行吸引保持，将环状框架F用夹具12夹持固定(保持步骤)。
在实施保持步骤之后，如图2的(A)所示，实施树脂层除去步骤，利用具有聚光透镜16的聚光器14将具有对于第1树脂层15来说为吸收性、对于透明基板13来说为透过性的波长的激光束LB会聚到第1树脂层15中，如此进行照射，并使卡盘工作台10沿箭头X1方向进行加工进给，从而沿着分割预定线19除去第1树脂层15，形成图2的(B)所示的加工槽21。
在与作为加工进给方向的X1方向正交的方向上按照分割预定线19的每一间距进行分度进给，沿着在第1方向延伸的分割预定线19依次实施该树脂层除去步骤。接下来，将卡盘工作台10旋转90°后，沿着在与第1方向正交的第2方向延伸的全部分割预定线19实施同样的树脂层除去步骤。
树脂层除去步骤的激光加工条件例如如下设定。
光源：LD激发Q开关Nd：YAG脉冲激光器
波长：355nm(YAG激光器的第3高次谐波)
重复频率：200kHz
平均输出功率：15W
加工进给速度：500mm/s
在实施树脂层除去步骤之后，实施改质层形成步骤，越过沿着分割预定线19除去了第1树脂层15的表面侧的区域，向透明基板(玻璃基板)13照射具有与树脂层除去步骤中使用的激光束LB的波长相同的波长的激光束LB，在透明基板(玻璃基板)13内部形成沿着分割预定线19的改质层。
改质层包含折射率、机械强度或其他物理特性处于与周围特性不同的状态的区域。作为改质层形成步骤，实施了形成保护通道的保护通道形成步骤，该保护通道是适于作为断裂起点的改质层。
在本实施方式的激光加工方法中，利用相同波长的激光束实施第1树脂层15的烧蚀加工、以及透明基板(玻璃基板)13的激光加工，因而作为聚光器14的聚光透镜16，优选使用数值孔径(NA)不那么大的透镜、例如数值孔径为0.1～0.3的程度的聚光透镜16。更优选聚光透镜16具有一定程度的球面像差。
在保护通道形成步骤中，如图3的(A)所示，将来自聚光器14的激光束LB的聚光点P1越过除去了第1树脂层15的加工槽21定位在透明基板(玻璃基板)13的第2树脂层17附近来进行照射，使卡盘工作台10沿箭头X1方向进行加工进给，从而沿着分割预定线19在透明基板(玻璃基板)13内部形成图3的(B)所示那样的保护通道23，该保护通道23由细孔25和保护该细孔25的玻璃的改质区域27形成。
保护通道23的细孔25优选在透明基板(玻璃基板)13的表面和背面露出。该保护通道23的强度比周围低，成为其后的分割步骤中的断裂起点。
使卡盘工作台10在与加工进给方向X1正交的方向上按照分割预定线19的每一间距进行分度进给，同时沿着在第1方向延伸的全部分割预定线19实施保护通道形成步骤。
接下来，将卡盘工作台10旋转90°后，沿着在与第1方向正交的第2方向延伸的全部分割预定线19也实施同样的保护通道形成步骤。
保护通道形成步骤的激光加工条件例如如下设定。
光源：LD激发Q开关Nd：YAG脉冲激光器
波长：355nm(YAG激光器的第3高次谐波)
重复频率：200kHz
平均输出功率：15W
加工进给速度：500mm/s
接着，参照图4，对本发明第2实施方式的保护通道形成步骤进行说明。在该第2实施方式的保护通道形成步骤中，分2次实施激光束的照射。
首先，如图4的(A)所示，将激光束LB的聚光点P1定位在透明基板(玻璃基板)13内的第2树脂层17附近，越过形成于第1树脂层15的加工槽21照射激光束LB，在透明基板(玻璃基板)13内部形成保护通道23a，该保护通道23a由从透明基板(玻璃基板)13的背面延伸到中途的细孔25和保护细孔25的玻璃的改质区域27构成。
在保护通道形成步骤的第1步骤中，为了抑制激光束LB的功率，保护通道23a延伸到中途而未到达透明基板(玻璃基板)13的表面。
接下来实施图4的(B)所示那样的保护通道形成步骤的第2步骤。在第2步骤中，将激光束LB的聚光点P2定位在透明基板(玻璃基板)13的厚度方向的大致中部，越过形成于第1树脂层15的加工槽21照射激光束LB，沿着分割预定线19形成保护通道23，该保护通道23由延伸到透明基板(玻璃基板)13的表面的细孔25、以及保护细孔25的玻璃的改质区域27形成。在实施该第2步骤时，保护通道23的细孔25在透明基板(玻璃基板)13的表面和背面这两面露出。
在像该第2实施方式那样分成第1步骤和第2步骤2次实施保护通道形成步骤时，能够抑制激光束LB的功率，因而能够形成质量更好的保护通道23。
第2实施方式的保护通道形成步骤的激光加工条件例如如下设定。
光源：LD激发Q开关Nd：YAG脉冲激光器
波长：355nm(YAG激光器的第3高次谐波)
重复频率：200kHz
平均输出功率：第1步骤10W第2步骤7W
加工进给速度：500mm/s
在实施保护通道形成步骤之后实施分割步骤，扩展粘贴有中介层基板11的粘接带T，以在透明基板(玻璃基板)13内部形成的保护通道23为断裂起点，沿分割预定线19将透明基板(玻璃基板)13和第2树脂层17断裂，将中介层基板11分割成各个中介层芯片。
该分割步骤使用例如图5所示那样的扩展装置20来实施。扩展装置20由外筒22和收纳在外筒22内的圆筒状按压部件26构成，该圆筒状按压部件26的直径小于环状框架F的开口、大于中介层基板11的直径。
在外筒22的上部以等间隔配置有多个(例如4个)夹具24。利用未图示的驱动单元使圆筒状按压部件26在图5的(A)所示的基准位置与图5的(B)所示的上推位置之间沿上下方向移动。
在分割步骤中，首先如图5的(A)所示，在将圆筒状按压部件26定位在基准位置的状态下，隔着粘接带T将中介层基板11载置在圆筒状按压部件26上，利用外筒22的夹具24夹持固定环状框架F。
接下来，如图5的(B)所示，将圆筒状按压部件26沿箭头A方向上推。通过圆筒状按压部件26的上推，具有扩展性的粘接带T主要沿半径方向扩展，粘贴在粘接带T上的中介层基板11的透明基板(玻璃基板)13以保护通道23为断裂起点断裂成各个芯片，层叠于透明基板(玻璃基板)13的第2树脂层17也同时断裂，中介层基板11被分割成各个中介层芯片31。
在上述的实施方式中，利用激光束的烧蚀沿着分割预定线19除去透明基板(玻璃基板)13的表面侧的第1树脂层15，利用具有与烧蚀加工相同的波长的激光束在透明基板(玻璃基板)13内形成作为分割起点的保护通道23后，利用扩展装置20扩展粘接带T，对中介层基板11施加外力，从而将背面侧的第2树脂层17与透明基板(玻璃基板)13一同分割成各个中介层芯片31，因而仅从表面侧进行激光束LB的照射而无需对背面侧的第2树脂层15进行烧蚀加工即能够将中介层基板11分割成各个芯片31。
通过利用第1树脂层15对于激光束的波长吸收和透明基板(玻璃基板)13对于激光束的波长透过的性质，能够利用355nm等一种波长的激光束实现除去第1树脂层15的烧蚀加工、以及在透明基板(玻璃基板)13内形成断裂起点的内部加工，因而无需准备振荡出不同波长的激光的2种激光振荡器。
需要说明的是，在上述的实施方式中，作为具有对透明基板来说为透过性的波长的激光束，采用了波长355nm的激光束，但也可以使用YAG脉冲激光器的第2高次谐波即波长532nm的脉冲激光束作为激光束。
符号说明
10卡盘工作台
11中介层基板
13透明基板
14聚光器
15第1树脂层(再布线层)
16聚光透镜
17第2树脂层(再布线层)
19分割预定线
20扩展装置
21加工槽
22外筒
23保护通道
25细孔
26圆筒状按压部件
27改质区域
31中介层芯片

Claims (4)

1.一种被加工物的加工方法，其是板状的被加工物的加工方法，该板状的被加工物具有透明的基板、层叠在该基板的表面的第1树脂层、以及层叠在该基板的背面的第2树脂层，该第1树脂层由相互交叉的多条分割预定线划分成多个区域，该加工方法的特征在于，其具备下述步骤：
带粘贴步骤，将具有扩展性的粘接带粘贴在该被加工物的该第2树脂层上，
保持步骤，利用激光加工装置的卡盘工作台隔着该粘接带对该被加工物进行保持，
树脂层除去步骤，对该被加工物照射具有对于该第1树脂层来说为吸收性、对于该透明基板来说为透过性的波长的激光束，利用烧蚀加工沿着该分割预定线除去该第1树脂层，
改质层形成步骤，在实施该树脂层除去步骤之后，越过除去了该第1树脂层的表面侧的区域对该被加工物照射所述激光束，在该透明基板的内部沿着该分割预定线形成折射率或机械强度与周围不同的改质层，以及
分割步骤，在实施该改质层形成步骤之后，扩展该粘接带，以该改质层为断裂起点沿着该分割预定线将该透明基板和背面侧的该第2树脂层断裂，将该被加工物分割成芯片。
2.如权利要求1所述的被加工物的加工方法，其中，所述改质层由保护通道构成，该保护通道由细孔和保护该细孔的该透明基板的改质区域形成。
3.如权利要求1所述的被加工物的加工方法，其中，所述第1树脂层和第2树脂层为再布线层，该被加工物为中介层基板。
4.如权利要求2所述的被加工物的加工方法，其特征在于，该保护通道在该透明基板的表面或背面露出。
CN201810316110.7A 2017-04-21 2018-04-10 被加工物的加工方法 Active CN108735666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017084705A JP6821261B2 (ja) 2017-04-21 2017-04-21 被加工物の加工方法
JP2017-084705 2017-04-21

Publications (2)

Publication Number Publication Date
CN108735666A CN108735666A (zh) 2018-11-02
CN108735666B true CN108735666B (zh) 2023-10-27

Family

ID=63854760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810316110.7A Active CN108735666B (zh) 2017-04-21 2018-04-10 被加工物的加工方法

Country Status (5)

Country Link
US (1) US10861712B2 (zh)
JP (1) JP6821261B2 (zh)
KR (1) KR102400418B1 (zh)
CN (1) CN108735666B (zh)
TW (1) TWI743353B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171031B2 (en) * 2018-07-23 2021-11-09 Texas Instruments Incorporated Die matrix expander with partitioned subring
KR102697974B1 (ko) * 2018-11-21 2024-08-22 서울바이오시스 주식회사 발광 소자 및 이를 포함하는 발광 모듈
US11508606B2 (en) 2019-11-05 2022-11-22 Nxp B.V. Technique for handling diced wafers of integrated circuits
US11658056B2 (en) * 2019-11-05 2023-05-23 Nxp B.V. Technique for handling diced wafers of integrated circuits
JP7406247B2 (ja) * 2020-05-22 2023-12-27 アピックヤマダ株式会社 樹脂モールド装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009562A (ja) * 2009-06-26 2011-01-13 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2011035253A (ja) * 2009-08-04 2011-02-17 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014072475A (ja) * 2012-10-01 2014-04-21 Disco Abrasive Syst Ltd ウェーハの加工方法
CN105047612A (zh) * 2014-04-17 2015-11-11 株式会社迪思科 晶片的加工方法
JP2016018881A (ja) * 2014-07-08 2016-02-01 株式会社ディスコ ウエーハの加工方法
JP2016163016A (ja) * 2015-03-05 2016-09-05 株式会社ディスコ デバイスチップの製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300687B2 (ja) 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
DE10219388A1 (de) * 2002-04-30 2003-11-20 Siemens Ag Verfahren zur Erzeugung einer Grabenstruktur in einem Polymer-Substrat
JP2005116844A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2007012733A (ja) * 2005-06-29 2007-01-18 Seiko Epson Corp 基板の分割方法
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5528904B2 (ja) * 2010-05-20 2014-06-25 株式会社ディスコ サファイアウェーハの分割方法
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP6012186B2 (ja) * 2012-01-31 2016-10-25 浜松ホトニクス株式会社 加工対象物切断方法
JP5946307B2 (ja) * 2012-03-28 2016-07-06 株式会社ディスコ ウエーハの分割方法
JP5946308B2 (ja) * 2012-03-28 2016-07-06 株式会社ディスコ ウエーハの分割方法
JP6246561B2 (ja) * 2013-11-01 2017-12-13 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP6334223B2 (ja) * 2014-03-26 2018-05-30 リンテック株式会社 粘着シート
JP2015207580A (ja) * 2014-04-17 2015-11-19 凸版印刷株式会社 配線基板およびその製造方法
JP2015211080A (ja) * 2014-04-24 2015-11-24 日東電工株式会社 半導体装置の製造方法
JP6377428B2 (ja) * 2014-06-24 2018-08-22 株式会社ディスコ ウエーハの加工方法およびレーザー加工装置
JP2016025282A (ja) * 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法
JP2016082162A (ja) * 2014-10-21 2016-05-16 株式会社ディスコ ウエーハの加工方法
JP2016134433A (ja) * 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
JP6377514B2 (ja) * 2014-12-17 2018-08-22 株式会社ディスコ パッケージ基板の加工方法
JP6495056B2 (ja) * 2015-03-06 2019-04-03 株式会社ディスコ 単結晶基板の加工方法
JP2016171214A (ja) * 2015-03-12 2016-09-23 株式会社ディスコ 単結晶基板の加工方法
JP2017152569A (ja) * 2016-02-25 2017-08-31 株式会社ディスコ ウエーハの加工方法
JP2018181902A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009562A (ja) * 2009-06-26 2011-01-13 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2011035253A (ja) * 2009-08-04 2011-02-17 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014072475A (ja) * 2012-10-01 2014-04-21 Disco Abrasive Syst Ltd ウェーハの加工方法
CN105047612A (zh) * 2014-04-17 2015-11-11 株式会社迪思科 晶片的加工方法
JP2016018881A (ja) * 2014-07-08 2016-02-01 株式会社ディスコ ウエーハの加工方法
JP2016163016A (ja) * 2015-03-05 2016-09-05 株式会社ディスコ デバイスチップの製造方法

Also Published As

Publication number Publication date
TWI743353B (zh) 2021-10-21
TW201838753A (zh) 2018-11-01
US20180308711A1 (en) 2018-10-25
JP6821261B2 (ja) 2021-01-27
KR20180118527A (ko) 2018-10-31
KR102400418B1 (ko) 2022-05-19
US10861712B2 (en) 2020-12-08
JP2018182260A (ja) 2018-11-15
CN108735666A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
CN108735666B (zh) 被加工物的加工方法
KR101160200B1 (ko) 웨이퍼의 분할방법
CN109256369B (zh) 玻璃中介层的制造方法
US20130309844A1 (en) Laser beam processing method for wafer
JP2013152986A (ja) ウエーハの加工方法
CN101887841A (zh) 粘接带的扩展方法
KR102349663B1 (ko) 웨이퍼의 가공 방법
TWI697946B (zh) 晶圓的加工方法
JP4917361B2 (ja) ビアホールの加工方法
KR20130111994A (ko) 접착 필름을 갖는 칩의 형성 방법
JP2013254867A (ja) ウエーハの加工方法
CN110783185B (zh) 芯片制造方法
JP2017054843A (ja) ウェーハの加工方法
TW201633443A (zh) 加工裝置的工作夾台
JP2006318966A (ja) 半導体ウエーハ
KR102256562B1 (ko) 적층 기판의 가공 방법
CN113380608A (zh) 芯片的制造方法
JP2016162809A (ja) ウエーハの加工方法
JP5231167B2 (ja) 貼り合わせウエーハの分割方法及び該分割方法により製造されるデバイス
CN108687446B (zh) 晶片的激光加工方法
US20150255288A1 (en) Plate-like object processing method
TWI704608B (zh) 晶圓的加工方法
TWI685886B (zh) 晶圓的加工方法
CN111571043B (zh) 晶片的加工方法
KR20180068862A (ko) 인터포저의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant