JP2018046289A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018046289A
JP2018046289A JP2017223463A JP2017223463A JP2018046289A JP 2018046289 A JP2018046289 A JP 2018046289A JP 2017223463 A JP2017223463 A JP 2017223463A JP 2017223463 A JP2017223463 A JP 2017223463A JP 2018046289 A JP2018046289 A JP 2018046289A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
manufacturing
forming
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017223463A
Other languages
English (en)
Inventor
真 竹沢
Makoto Takezawa
真 竹沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017223463A priority Critical patent/JP2018046289A/ja
Publication of JP2018046289A publication Critical patent/JP2018046289A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】耐湿性の良好な半導体装置を提供する。
【解決手段】封止樹脂8によって覆われる半導体チップ2の上側面に大きい凹凸を有する領域25、下側面に小さい凹凸を有する領域24を形成することで、半導体チップ2と封止樹脂8との密着力を向上させ、外部からの水分の浸入を防ぐ。
【選択図】図1

Description

本発明は、半導体装置の製造方法に係り、特に半導体チップとモールド樹脂との間にデラミネーションが発生するのを抑制できる半導体パッケージの製造方法に関する。
近年の半導体装置を取り巻く環境は、特に車載分野において電子化が進んでおり、電子部品のエンジンルームへの搭載等が多くなり、より高温で多湿な環境での動作保障を市場から求められている。動作保障をするための試験方法は、具体的には公の機関において規定されている。例えばIPC/JEDEC J−STD−020D「Moisture/Reflow Sensitivity Classification for Nonhermetic Solid State Surface Mount Devices」のMoisture Sensitivity Level(以下MSL)に代表される、保管温度・湿度の条件や開封後の処置時間や信頼性試験の条件についての規定がある。
このような試験に対応するには、特に半導体パッケージの内部における各密着界面でのデラミネーションを抑制することが必須であり、これまで様々な構造や製造方法が開示されている。
一例として、リードフレームの表面にPPF(Pre Plated Frame)と呼ばれるPd/Ni/Auなどから構成されるメッキの表面を凹凸化し、モールド樹脂との密着性を向上させた信頼性の高い樹脂封止型半導体装置が開示されている。(例えば、特許文献1参照)
又、デラミネーションの原因として各構成材料における熱膨張係数差による熱応力の影響があり、これを抑制するためにモールド樹脂の熱膨張係数と曲げ弾性を調整し、半導体パッケージ内部の熱応力が小さくパッケージの信頼性の高い樹脂封止型半導体装置が開示されている。(例えば、特許文献2参照)
特開2005−223305号公報 特開2001−223304号公報
しかしながら、これらの技術を用いたとしても半導体パッケージのデラミネーションを完全に抑制することは出来ない。何故ならば、半導体パッケージの主な構成材料であるリードフレーム、モールド樹脂、半導体チップはそれぞれに材料が異なるため熱膨張係数の差を伴うからである。又、各材料の加工方法の違いから表面状態も異なる為に内部の密着力と応力は不均一な状態にある。従って、特定の部位の密着性を向上させたり、モールド樹脂を低応力化したりしても内部密着力を相対的に均一化しなければ、結局は密着力の弱い部分へ応力が集中し、その部位からデラミネーションを誘発することになる。半導体チップの保護膜表面と封止樹脂との密着性やリードフレーと封止樹脂との密着性は改善されつつあるが、部分的に密着性の弱い部分が存在する。
図4に、半導体チップの側面におけるデラミネーションを説明するための図を示す。図4(a)に示すように、半導体チップ2は、表面に粗面15を施したダイパッド3上に銀ペーストなどの接着剤18を介して搭載されている。半導体チップ2の上表面はポリイミド膜などからなる保護膜17に覆われ、ダイパッド、半導体チップは封止樹脂8によって封止されている。半導体チップ2の側面を拡大したのが図4(b)である。半導体チップの側面にはデラミネーションと呼ばれる剥離部19が存在し、封止樹脂と半導体チップが密着しておらず、耐湿性が低いというも問題がある。
本発明は、上記課題を解決するための半導体装置およびその製造方法を提供するものである。
上記課題を解決するために、以下の手段を用いた。
まず、半導体チップと、前記半導体チップを支持するダイパッドと、前記半導体チップと前記ダイパッドを接着する接着剤と、前記ダイパッドの辺に向かって延在する複数の信号用リードと、モールド樹脂で封止する封止体とを備えた半導体装置において、 前記半導体チップの側面が第一の凹凸側面と前記第一の凹凸側面の上方に形成された第二凹凸側面とからなり、前記第二凹凸側面における第二凹凸は前記第一凹凸側面における第一凹凸よりも大きいことを特徴とする半導体装置とした。
また、前記第二凹凸側面が前記半導体チップの厚さの2/3以上であることを特徴とする請求項1記載の半導体装置とした。
また、半導体チップと、前記半導体チップを支持するダイパッドと、前記半導体チップと前記ダイパッドを接着する接着剤と、前記ダイパッドの辺に向かって延在する複数の信号用リードと、モールド樹脂で封止する封止体とを備えた半導体装置の製造方法において、前記半導体チップの側面に第一の凹凸側面を形成する工程と、前記半導体チップの側面に前記第一の凹凸面とは異なる第二の凹凸側面を形成する工程と、を備えた半導体装置の製造方法を用いた。
また、前記第二の凹凸側面を形成する工程が前記半導体チップ内にパルスレーザーにて連続した改質層を形成する工程であることを特徴とする半導体装置の製造方法を用いた。
また、前記第二の凹凸側面を形成する工程がアブレーションレーザーを用いる工程であることを特徴とする半導体装置の製造方法を用いた。
また、前記第一の凹凸側面を形成する工程が前記半導体チップ内にパルスレーザーにて離間した改質層を形成する工程であることを特徴とする半導体装置の製造方法を用いた。
また、前記第二の凹凸側面を形成する工程がブレードダイシング工程であって、ダイシングブレードのメッシュサイズが#1000以下であることを特徴とする半導体装置の製造方法を用いた。
また、前記ブレードダイシング工程の後に、等方性プラズマシリコンエッチングを行うことを特徴とする半導体装置の製造方法を用いた。
また、前記第二の凹凸側面を形成する工程がプラズマダイシング工程であって、ボッシュプロセスのシリコンエッチングであることを特徴とする半導体装置の製造方法を用いた。
上記手段を用いることで、半導体チップと封止樹脂との密着が向上し、耐湿性の良好な半導体装置が得られる。
本発明の半導体装置の第1の実施形態を示す断面図である。 本発明の半導体装置の平面図である。 本発明の半導体装置の製造方法を示す工程フロー図である。 従来の半導体装置の断面図である。 本発明の半導体装置の製造方法を示す図である。 本発明の半導体装置の製造方法を示す図である。
本発明の半導体装置とその製造方法について図を用いて説明する。
図1は、本発明の半導体装置の部分断面図である。図1(a)に示すように、半導体チップ2は、上表面に粗面15を施したダイパッド3上に銀ペーストなどの接着剤18を介して搭載されている。半導体チップ2の上表面はポリイミド膜などからなる保護膜17によって覆われ、ダイパッド3、半導体チップ2は封止樹脂8によって封止されている。半導体チップ2の側面を拡大したのが図1(b)である。半導体チップ2の側面下部には小さな凹凸からなる第一の凹凸側面24が形成され(第一の凹凸は図示せず)、側面上部には側面下部における凹凸よりも大きな凹凸を配置した第二の凹凸側面25が形成されている。このような構成とすることで、半導体素子が形成されている半導体チップの側面上部と封止樹脂8との密着力が向上することになり、水分の浸入が抑えられ、耐湿性の良好な半導体装置とすることが可能となる。
なお、半導体チップ2の側面下部に第一の凹凸側面24を設けることでダイボンド時の接着剤18の這い上がりが良好となり、小型の半導体チップであってもダイパッド3との密着性が向上することになる。
図2は、本発明の半導体装置の構成を示す平面図である。樹脂封止型の半導体装置1は、半導体チップ2と、半導体チップ2を固定するダイパッド3と、ダイパッド3の両側に延びるリード4とを備えている。半導体チップ2は、例えば、半導体基板と、半導体基板上に設けられた配線層などで構成されるものであり、ダイパッド3に接着固定されている。ダイパッド3及びリード部4は、導電性を有するものであり、例えば、Fe−Ni合金、Cu合金等の金属で形成されている。ダイパッドの周囲には複数のリード4があり、ダイパッド3の一辺側に2本、対向する他辺側に2本、計4本配置されている。そして、これらのリード部4の内の1本であるリードは、吊りリード5であり、吊りリード5の基部5aがダイパッド3に固定されている。他の3本はダイパッド3から離間したリード部6であり、そのインナー部6aが導電性を有するボンディングワイヤ7を介して半導体チップ2と電気的に接続されている。ボンディングワイヤ7には、金線や銅線が用いられる。このように構成された半導体チップ2、ダイパッド3及びリード6のインナー部6aは、樹脂で形成された封止樹脂8で封止され、半導体チップ2を外部からの衝撃等から保護し、電気的に絶縁するとともに、複数のリード4を介して半導体チップ2と外部とを電気的に接続可能な構成としている。封止樹脂8としては、例えば、フェノール系硬化剤やシリコンゴムやフィラー等が添加されたビフェニール系の絶縁樹脂が用いられる。
次に、図3を用いて、本発明の半導体装置の製造方法について説明する。
まず、図に示した工程S1〜S6について説明する。ダイシング工程S1は半導体ウエハを半導体チップに分割する工程である。ダイボンド工程S2は半導体チップをリードフレームのダイパッド領域に銀ペースト等を用いて接着する工程である。次のダイボンドキュア工程S3は接着されたダイパッドと半導体チップを加熱して接合部を硬化させる工程である。次のワイヤボンド工程S4は熱圧着に超音波振動を併用したボンディング法などによって、ボンディングワイヤを半導体チップ表面の電極部分とリードインナー部を接続する工程である。そして、組立検査工程S5にて、ダイパッドと半導体チップの接合状態、半導体チップとボンディングワイヤとの接合状態について検査を行い、樹脂封止工程S6に移行する。
樹脂封止工程S6においては、まず、各ダイパッドに対応して、ダイパッド及び半導体チップを囲む空間であるキャビティと、注入される封止樹脂を各キャビティの近傍まで流入させるランナーと、ランナーとキャビティとを連通するゲートとを備えるモールド金型を用意する。そして、リードフレームをモールド金型で挟み込み、各モールド金型に封止樹脂を注入、充填したのち、モールド金型から封止されたリードフレームを取出す。この時点では、リード間等に薄い樹脂バリが形成されている。これは、モールド金型のキャビティに樹脂を充填した際に、僅かな隙間から漏れ出した樹脂によるものであり、モールド金型に依存して、モールド金型ごとに異なった位置、形状で形成される。
ダイシング工程S1の詳細について、3種の方法を例に説明する。
最初に図3(a)は、レーザーダイシング工程を用いた製造方法である。図5に示すように、ここではダイシングテープ14に貼り付けられた半導体基板に形成された半導体チップ2と隣接する半導体チップ2間に設けられたスクライブライン12に、集光レンズ13を介してパルスレーザー9を照射する。パルスレーザーは深さ方向に多段数照射され、レーザー照射された領域には改質層10が形成される。半導体チップ2の厚さ方向の上部2/3には、深さ方向に形成される改質層10が平面的に連続的に繋がるようにパルスレーザーが高出力で密に照射される。これが図3(a)のレーザーダイシング工程1に相当し、図1(b)の第二の凹凸側面25を形成する工程である。レーザーダイシング工程2は半導体チップの厚さ方向の下部1/3に第一の凹凸側面24を形成する工程であって、低出力のパルスレーザーによって深さ方向に形成される改質層11は離れて形成され、個々の改質層の大きさもレーザーダイシング工程1で形成されるものよりも小さい。レーザーダイシング工程1および2を経た後、劈開して、第一の凹凸側面24と第二の凹凸側面25を有する半導体チップ2を得ることになる。
半導体チップ2の厚さに対し、第二の凹凸側面25の厚さが十分に厚いのであれば、レーザーダイシング工程2を行う必要は無く、レーザーダイシング工程1の後に劈開する。この製造方法では第二の凹凸側面25には前述の例と同じ大きさの凹凸が形成されることになるが、第一の凹凸側面24は劈開面であるため極めて小さな凹凸が形成されることになる。
以上では、パルスレーザーは半導体チップの素子形成面である上表面から照射するという例を説明したが、スクライブラインに形成されたTEGを回避した半導体チップの裏面からの照射でも構わない。
第二の凹凸側面25は、パルスレーザー法に代えてアブレーションレーザー法を用いても実現できる。この場合は、レーザーダイシング工程1にアブレーションレーザーを用いることになるが、パルスレーザー法に比較して大きな凹凸が形成できることになる。レーザーダイシング工程2には低出力のパルスレーザーを用い、その後、劈開するという工程を経て半導体チップを得る。
次に図3(b)は、ブレードダイシング工程を用いた製造方法である。図6(a)、(b)に示すように、ここではダイシングテープ14に貼り付けられた半導体基板に形成された半導体チップ2と隣接する半導体チップ2間に設けられたスクライブライン12にダイシングブレード16を走らせて個々の半導体チップに割断する方法である。ここでは、粒度の異なる2種のダイシングブレードを用い、ブレードダイシング工程1においてはメッシュが#1000以下の粗さのブレードにて半導体チップ表面からハーフダイシングし第二の凹凸側面25を形成する。次いで、ブレードダイシング工程2においてメッシュが#2000以上のブレードを用いて割断することで第一の凹凸側面24を形成し、第一の凹凸側面24と第二の凹凸側面25を有する半導体チップ2を得ることになる。この製造方法においては、等方性のプラズマシリコンエッチングのような改質工程S7を追加することで割断面のダメージ層が除去され、より耐湿性の高い半導体装置とすることができる。
図3(c)は、プラズマダイシング工程を用いた製造方法である。プラズマダイシング工程1では、等方性エッチングと保護膜の堆積を繰り返すボッシュプロセスにてシリコンエッチングして第二の凹凸側面25を形成する。ボッシュプロセスでは半導体チップ側面に、スキャロップと呼ばれる連続する凹凸が形成されることになる。次いで、プラズマダイシング工程2にて残りのシリコンエッチングを行い、個々の半導体チップに割断する。ここではボッシュプロセスではなく異方性エッチングにて深堀を行うという手法を用いる。このようなプラズマダイシング工程1および2を経ることで第一の凹凸側面24と第二の凹凸側面25を有する半導体チップ2を得ることになる。
1 半導体装置
2 半導体チップ
3 ダイパッド
4 リード
5 吊りリード
5a 吊りリード基部
5b 吊りリードアウター部
6 リード
6a リードインナー部
6b リードアウター部
7 ボンディングワイヤ
8 封止樹脂
9 パルスレーザー
10 改質層
11 改質層
12 スクライブライン
13 集光レンズ
14 ダイシングテープ
15 粗面
16 ダイシングブレード
17 保護膜
18 接着剤
19 剥離部
24 第一の凹凸側面
25 第二の凹凸側面
S1 ダイシング工程
S2 ダイボンド工程
S3 ダイボンドキュア工程
S4 ワイヤボンド工程
S5 組立検査工程
S6 樹脂封止工程
S7 改質工程

Claims (9)

  1. 半導体チップと、前記半導体チップを支持するダイパッドと、前記半導体チップと前記ダイパッドを接着する接着剤と、前記ダイパッドの辺に向かって延在する複数の信号用リードと、モールド樹脂で封止する封止体とを備えた半導体装置において、
    前記半導体チップの側面が第一の凹凸側面と前記第一の凹凸側面の上方に形成された第二凹凸側面とからなり、
    前記第二凹凸側面における第二凹凸は前記第一凹凸側面における第一凹凸よりも大きいことを特徴とする半導体装置。
  2. 前記第二凹凸側面が前記半導体チップの厚さの2/3以上であることを特徴とする請求項1記載の半導体装置。
  3. 半導体チップと、前記半導体チップを支持するダイパッドと、前記半導体チップと前記ダイパッドを接着する接着剤と、前記ダイパッドの辺に向かって延在する複数の信号用リードと、モールド樹脂で封止する封止体とを備えた半導体装置の製造方法において、
    前記半導体チップの側面に第一の凹凸側面を形成する工程と、
    前記半導体チップの側面に前記第一の凹凸面とは異なる第二の凹凸側面を形成する工程と、
    を備えた半導体装置の製造方法。
  4. 前記第二の凹凸側面を形成する工程が前記半導体チップ内にパルスレーザーにて連続した改質層を形成する工程であることを特徴とする請求項3記載の半導体装置の製造方法。
  5. 前記第二の凹凸側面を形成する工程がアブレーションレーザーを用いる工程であることを特徴とする請求項3記載の半導体装置の製造方法。
  6. 前記第一の凹凸側面を形成する工程が前記半導体チップ内にパルスレーザーにて離間した改質層を形成する工程であることを特徴とする請求項3乃至請求項5のいずれか1項記載の半導体装置の製造方法。
  7. 前記第二の凹凸側面を形成する工程がブレードダイシング工程であって、ダイシングブレードのメッシュサイズが#1000以下であることを特徴とする請求項3記載の半導体装置の製造方法。
  8. 前記ブレードダイシング工程の後に、等方性プラズマシリコンエッチングを行うことを特徴とする請求項7記載の半導体装置の製造方法。
  9. 前記第二の凹凸側面を形成する工程がプラズマダイシング工程であって、ボッシュプロセスのシリコンエッチングであることを特徴とする請求項3記載の半導体装置の製造方法。
JP2017223463A 2017-11-21 2017-11-21 半導体装置およびその製造方法 Pending JP2018046289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017223463A JP2018046289A (ja) 2017-11-21 2017-11-21 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017223463A JP2018046289A (ja) 2017-11-21 2017-11-21 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014025799A Division JP6250429B2 (ja) 2014-02-13 2014-02-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2018046289A true JP2018046289A (ja) 2018-03-22

Family

ID=61693268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017223463A Pending JP2018046289A (ja) 2017-11-21 2017-11-21 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2018046289A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019105741A1 (de) 2018-03-14 2019-09-19 Okuma Corporation Isolationsqualitätsminderungs-Detektionsvorrichtung für Elektromotor
KR20220006598A (ko) 2019-08-27 2022-01-17 미쓰비시덴키 가부시키가이샤 반도체 장치
JP7372423B2 (ja) 2018-11-05 2023-10-31 ローム株式会社 半導体素子および半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270156A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH05198670A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 半導体ウェーハの切断方法
JPH10305420A (ja) * 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
WO2006013763A1 (ja) * 2004-08-06 2006-02-09 Hamamatsu Photonics K.K. レーザ加工方法及び半導体装置
JP2010080769A (ja) * 2008-09-26 2010-04-08 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2012114322A (ja) * 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd 半導体ウエハの分割方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270156A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH05198670A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 半導体ウェーハの切断方法
JPH10305420A (ja) * 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
WO2006013763A1 (ja) * 2004-08-06 2006-02-09 Hamamatsu Photonics K.K. レーザ加工方法及び半導体装置
JP2010080769A (ja) * 2008-09-26 2010-04-08 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2012114322A (ja) * 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd 半導体ウエハの分割方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019105741A1 (de) 2018-03-14 2019-09-19 Okuma Corporation Isolationsqualitätsminderungs-Detektionsvorrichtung für Elektromotor
JP7372423B2 (ja) 2018-11-05 2023-10-31 ローム株式会社 半導体素子および半導体装置
KR20220006598A (ko) 2019-08-27 2022-01-17 미쓰비시덴키 가부시키가이샤 반도체 장치
DE112019007675T5 (de) 2019-08-27 2022-06-15 Mitsubishi Electric Corporation Halbleitervorrichtung und Halbleiter-Chip

Similar Documents

Publication Publication Date Title
JP6250429B2 (ja) 半導体装置およびその製造方法
TWI521656B (zh) 感測器陣列封裝
US9578744B2 (en) Leadframe package with pre-applied filler material
JP4780085B2 (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2006509371A (ja) 露出された集積回路装置を有するパッケージ
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
JP2018046289A (ja) 半導体装置およびその製造方法
US7652385B2 (en) Semiconductor device and method of manufacturing the same
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US9991194B1 (en) Sensor package and method of manufacture
CN107305879B (zh) 半导体器件及相应的方法
JP6032171B2 (ja) モールドパッケージの製造方法
CN107017221B (zh) 集成电路组合件
JP5856581B2 (ja) 半導体装置の製造方法
JP4695672B2 (ja) 半導体装置
JP7226680B2 (ja) 電子部品の製造方法
JP2008258541A (ja) 半導体装置及びその製造方法
JP2007042702A (ja) 半導体装置
JP2017092212A (ja) 半導体装置およびその製造方法
JP2017500750A (ja) リードフレーム表面を処理するための方法および処理されたリードフレーム表面を有するデバイス
JP2020202292A (ja) 半導体装置、および半導体装置の製造方法
US7868433B2 (en) Low stress cavity package
JP2012186386A (ja) Ledパッケージおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190319