JP2020202292A - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020202292A JP2020202292A JP2019108180A JP2019108180A JP2020202292A JP 2020202292 A JP2020202292 A JP 2020202292A JP 2019108180 A JP2019108180 A JP 2019108180A JP 2019108180 A JP2019108180 A JP 2019108180A JP 2020202292 A JP2020202292 A JP 2020202292A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- end surface
- semiconductor
- sealing portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】接合強度に優れた半導体装置を実現する。【課題を解決するための手段】半導体装置は、第1方向に垂直な第1面に沿って延在するリード上段部、第1面よりも第1方向の第1の側にあり第1面と平行な第2面に沿って延在するリード下段部、及びリード上段部とリード下段部とを電気的に接続するリード中段部、とを有するリード部と、リード上段部に電気的に接続されている半導体素子と、半導体素子の少なくとも一部およびリード上段部の一部を封止する封止部と、を備え、リード上段部の第1の側の端面が、封止部の第1の側の端面と同一な平面上か、同一な平面よりも第1方向の第1の側に位置している。【選択図】図1
Description
本発明は、半導体装置、および半導体装置の製造方法に関する。
半導体素子と半導体素子に電気的に接続されるリードの一部とを、樹脂等の封止部材で封止した半導体装置が使用されている(特許文献1参照)。
半導体装置には、振動の大きな環境下でも確実に動作する信頼性が求められる。しかし、従来の半導体装置は、振動の大きな環境下での耐久性が十分ではなかった。
第1の態様によると、半導体装置は、第1方向に垂直な第1面に沿って延在するリード上段部、前記第1面よりも前記第1方向の第1の側にあり前記第1面と平行な第2面に沿って延在するリード下段部、及び前記リード上段部と前記リード下段部とを電気的に接続するリード中段部、とを有するリード部と、前記リード上段部に電気的に接続されている半導体素子と、前記半導体素子の少なくとも一部および前記リード上段部の一部を封止する封止部と、を備え、前記リード上段部の前記第1の側の端面が、前記封止部の前記第1の側の端面と同一な平面上か、前記同一な平面よりも前記第1方向の前記第1の側に位置している。
第2の態様によると、半導体装置の製造方法は、第1方向に垂直な第1面に沿って延在するリード上段部、前記第1面よりも前記第1方向の第1の側にあり前記第1面に平行な第2面に沿って延在するリード下段部、及び前記リード上段部と前記リード下段部とを電気的に接続するリード中段部、とを有するリード部が、前記第1方向に垂直な第3面に沿って延在するサポートバーにより支持されているリードフレームを用意すること、前記リードフレームの所定位置に半導体素子を配置し、前記リード上段部と半導体素子とを電気的に接続すること、前記リード上段部の前記第1の側の端面が、封止部の前記第1の側の端面と同一な平面上か、前記同一な平面よりも前記第1方向の前記第1の側になるように、前記封止部で前記半導体素子の少なくとも一部および前記リードフレームの一部を封止すること、前記サポートバーおよび前記封止部を、前記サポートバーを含む切断部で前記第1方向に平行な絶断面で切断し、前記サポートバーを除去すること、とを備える。
第2の態様によると、半導体装置の製造方法は、第1方向に垂直な第1面に沿って延在するリード上段部、前記第1面よりも前記第1方向の第1の側にあり前記第1面に平行な第2面に沿って延在するリード下段部、及び前記リード上段部と前記リード下段部とを電気的に接続するリード中段部、とを有するリード部が、前記第1方向に垂直な第3面に沿って延在するサポートバーにより支持されているリードフレームを用意すること、前記リードフレームの所定位置に半導体素子を配置し、前記リード上段部と半導体素子とを電気的に接続すること、前記リード上段部の前記第1の側の端面が、封止部の前記第1の側の端面と同一な平面上か、前記同一な平面よりも前記第1方向の前記第1の側になるように、前記封止部で前記半導体素子の少なくとも一部および前記リードフレームの一部を封止すること、前記サポートバーおよび前記封止部を、前記サポートバーを含む切断部で前記第1方向に平行な絶断面で切断し、前記サポートバーを除去すること、とを備える。
本発明によれば、接合強度に優れた半導体装置を実現できる。
(第1実施形態の半導体装置)
図1は、第1実施形態の半導体装置1の概略構成を示す断面図である。樹脂等の封止材から成る封止部15の内部には、半導体素子12が、集積回路が形成されている素子面12Sが上(+Z方向)になるように配置されている。
図1および以下の各図に矢印で示したX方向、Y方向、およびZ方向は、その矢印の指し示す方向を+方向とする。また、X方向、Y方向、およびZ方向は、相互に直交する方向である。
図1は、第1実施形態の半導体装置1の概略構成を示す断面図である。樹脂等の封止材から成る封止部15の内部には、半導体素子12が、集積回路が形成されている素子面12Sが上(+Z方向)になるように配置されている。
図1および以下の各図に矢印で示したX方向、Y方向、およびZ方向は、その矢印の指し示す方向を+方向とする。また、X方向、Y方向、およびZ方向は、相互に直交する方向である。
本明細書では、Z方向を「第1方向」とも呼び、各構成物(封止部15等)の−Z方向の側を「第1の側」または「下方」とも呼ぶ。また、各構成物(封止部15等)の第1の側の端面を「下端面」とも呼び、各構成物(封止部15等)の第1方向の第1の側とは反対側(第2の側)の端面を「上端面」とも呼ぶ。また、各構成物(封止部15等)の第1方向と直交する方向の端面を「側端面」とも呼ぶ。 半導体素子12の素子面12S上の不図示の端子部には、金等の電気抵抗の小さな物質からなる配線14の一端が接続され、配線14の他端はリード部LEにおけるリード上段部LETの上端面に接続されている。従って、配線14により、半導体素子12とリード上段部LETは電気的に接続されており、半導体素子12とリード部LEは電気的に接続されている。
半導体素子12からXY面内の周囲に向かってX方向またはY方向に沿って複数のリード部LEが延びている。断面図である図1には、そのうちの2つのリード部LEのみが示されている。
個々のリード部LEは、1つのXY平面に沿って延在するリード上段部LETと、上記のXY平面よりもZ方向のマイナス側(−Z側。下方)にある他のXY平面に沿って延在するリード下段部LEBと、リード上段部LETとリード下段部LEBとを電気的に接続するリード中段部LEMとを含んでいる。上述の1つのXY平面は、例えばリード上段部LETの−Z側の端面である下端面LTSと同一な平面であり、上述の他のXY平面は、例えばリード下段部LEBの−Z側の端面である下端面LBSと同一な平面である。
個々のリード部LEは、1つのXY平面に沿って延在するリード上段部LETと、上記のXY平面よりもZ方向のマイナス側(−Z側。下方)にある他のXY平面に沿って延在するリード下段部LEBと、リード上段部LETとリード下段部LEBとを電気的に接続するリード中段部LEMとを含んでいる。上述の1つのXY平面は、例えばリード上段部LETの−Z側の端面である下端面LTSと同一な平面であり、上述の他のXY平面は、例えばリード下段部LEBの−Z側の端面である下端面LBSと同一な平面である。
リード上段部LETとリード中段部LEMとの境界B1、およびリード中段部LEMとリード下段部LEBとの境界B2を、図1中に破線で示しているが、説明のための表記であり、実際にリード部LEに境界が存在しているわけではない。
リード部LEは、例えば銅等の電気抵抗の低い材料から成る。さらに後述するはんだとの密着性を向上させるために、その表面に錫等の金属によるメッキが施されていても良い。
リード部LEは、例えば銅等の電気抵抗の低い材料から成る。さらに後述するはんだとの密着性を向上させるために、その表面に錫等の金属によるメッキが施されていても良い。
半導体素子12の素子面12S、および各側面の少なくとも一部は、封止部15により封止されている。また、半導体素子12の素子面12Sと反対側の面には、ダイボンディングフィルム13が接着されている。
リード上段部LETの下端面LTSは、封止部15の−Z側の端面である下端面15Sと面一になっているか、あるいは下端面15Sよりも−Z方向にわずかに突出している。換言すれば、リード上段部LETの下端面LTSは、封止部15の下端面15Sと同一平面上、または同一平面よりも−Z側にある。
従って、リード部LEのうち、リード上段部LETは、下端面LTSを除くほぼ全ての表面が封止部15により封止されている。一方、リード中段部LEMは、その一部が封止部15により封止されているのみである。また、リード下段部LEBは封止部15に封止されていない。よって、リード下段部LEBと封止部15との間には、空隙が形成されている。
なお、ここで同一平面上とは、2つの平面のZ方向の位置が厳密に一致することに限定されるものではなく、Z方向の位置がリード上段部LETのZ方向の厚さの10%程度の誤差の範囲内で一致していることを含むものである。ここで、下端面LTSが下端面15Sに対して+Z側にある場合は、下端面LTSは封止部15の下端面15Sに対して窪んだ位置にあり、下端面LTSは封止部15により封止されていない。
また、下端面LTSが、下端面15Sに対して−Z側にある場合でも、端面LTSと端面15SとのZ方向の位置の差は、リード上段部LETのZ方向の厚さの80%程度以内とする。
また、下端面LTSが、下端面15Sに対して−Z側にある場合でも、端面LTSと端面15SとのZ方向の位置の差は、リード上段部LETのZ方向の厚さの80%程度以内とする。
図1中の左側にあるリード部LEの、リード下段部LEBの半導体素子12から遠い側の側端面LELは、封止部15の側端面15Lと、X方向の同じ位置にある。同様に、図1中の右側にあるリード部LEの下段部LEBの半導体素子12から遠い側の側端面LERは、封止部15の側端面15Rと、X方向の同じ位置にある。
なお、ここでX方向の同じ位置とは、X方向の位置座標が厳密に一致することに限定されるものではなく、位置座標がリード下段部LEBのZ方向の厚さの10%程度の誤差の範囲内で一致していることを含むものである。
なお、ここでX方向の同じ位置とは、X方向の位置座標が厳密に一致することに限定されるものではなく、位置座標がリード下段部LEBのZ方向の厚さの10%程度の誤差の範囲内で一致していることを含むものである。
(第1実施形態の半導体装置の製造方法)
以下、図2から図4を参照して、第1実施形態の半導体装置1の製造方法を説明する。
図2(a)から図2(e)は、第1実施形態の半導体装置1を製造する製造工程を示す図である。図2の右下に示したX方向、Y方向、およびZ方向を示す矢印は、図2(a)から図2(e)までに共通するものであり、その指し示す方向は図1の矢印と一致する。
以下、図2から図4を参照して、第1実施形態の半導体装置1の製造方法を説明する。
図2(a)から図2(e)は、第1実施形態の半導体装置1を製造する製造工程を示す図である。図2の右下に示したX方向、Y方向、およびZ方向を示す矢印は、図2(a)から図2(e)までに共通するものであり、その指し示す方向は図1の矢印と一致する。
図2(a)は、リードフレーム10の断面図であり、装置領域DA内であって半導体装置1を構成するリード部LEと、切断線上にあり完成後の半導体装置1には含まれないサポートバーFYを含んでいる。
図3は、リードフレーム10を上面(+Z方向)から見た平面図を示す。リードフレーム10は、複数のリード部LEと、リード部LEの周囲をX方向に延びるサポートバーFXと、Y方向に延びるサポートバーFYとを含んでいる。サポートバーFXとサポートバーFYとを総称してサポートバーFRと呼ぶ。
図3は、リードフレーム10を上面(+Z方向)から見た平面図を示す。リードフレーム10は、複数のリード部LEと、リード部LEの周囲をX方向に延びるサポートバーFXと、Y方向に延びるサポートバーFYとを含んでいる。サポートバーFXとサポートバーFYとを総称してサポートバーFRと呼ぶ。
図3に示したリードフレーム10は、2次元格子状に配列された複数のサポートバーFRを含み、2次元格子状のサポートバーFRの各格子内にリード部LEを有するマルチアレイリードフレームを構成している。 リード部LEのそれぞれは、その一端がサポートバーFRに接続され、サポートバーFRにより支持されている。
破線で示した装置領域DAは、それぞれが半導体装置1として形成される領域を示しており、装置領域DA内のリード部LEが、図1に示した半導体装置1に含まれるリード部LEとなる。図3では、計4カ所の装置領域DAを含むリードフレーム10を示しているが、この数に限定されるものではなく、縦横により多くの同様の構造を構成してもよい。
あるいは、リードフレーム10は装置領域DAを1カ所のみ含むものであっても良い。
なお、リード部LEには、図1で示したとおり、リード上段部LET、リード中段部LEM、およびリード下段部LEBとなる各部が形成されているが、図3においては省略している。図4、図6(b)においても、同様に省略している。
あるいは、リードフレーム10は装置領域DAを1カ所のみ含むものであっても良い。
なお、リード部LEには、図1で示したとおり、リード上段部LET、リード中段部LEM、およびリード下段部LEBとなる各部が形成されているが、図3においては省略している。図4、図6(b)においても、同様に省略している。
図2(a)は、図3中のA−A線におけるリードフレーム10の断面図を示している。
図2(a)に示した下端面LTSは、図1に示した下端面LTSに対応するものである。また、図2(a)に示した下端面LBSは、図1に示したリード部LEのリード下段部LEBの下端面LBSに対応するものである。
図2(a)に示した下端面LTSは、図1に示した下端面LTSに対応するものである。また、図2(a)に示した下端面LBSは、図1に示したリード部LEのリード下段部LEBの下端面LBSに対応するものである。
図2(a)に示したリードフレーム10の一部に接して、樹脂等の保護部材11を形成する。図2(b)は、保護部材11が形成されたリードフレーム10を示している。保護部材11は、その上面が図2(a)に示したリードフレーム10の下端面LTSと一致し、保護部材11の下面が図2(a)に示したリードフレーム10の下端面LBSと一致するように、リードフレーム10を封止する。
保護部材11は、例えば、液体状またはゾル状の熱硬化性樹脂が所定の水位で張られた容器にリードフレーム10を浸し、熱により樹脂を硬化させる等の方法で形成する。
なお、その際に熱硬化性樹脂の水位を、リードフレーム10の下端面LTSより僅かに高く設定しても良い。
保護部材11は、例えば、液体状またはゾル状の熱硬化性樹脂が所定の水位で張られた容器にリードフレーム10を浸し、熱により樹脂を硬化させる等の方法で形成する。
なお、その際に熱硬化性樹脂の水位を、リードフレーム10の下端面LTSより僅かに高く設定しても良い。
形成された保護部材11の上面の各装置領域DAの中央付近に、半導体素子12を配置する。半導体素子12は、素子面12Sとは反対側の面にダイボンディングフィルム13が接着されている状態で、半導体素子12のダイボンディングフィルム13側を、保護部材11に接着する。
そして、素子面12S上の不図示の端子部とリードフレーム10のうち図1に示したリード上段部LETに対応する部分とを、金等の電気抵抗の小さな物質からなる配線14により、電気的に接続する。
そして、素子面12S上の不図示の端子部とリードフレーム10のうち図1に示したリード上段部LETに対応する部分とを、金等の電気抵抗の小さな物質からなる配線14により、電気的に接続する。
図2(c)は、保護部材11上に半導体素子12が配置され、端子部とリードフレーム10とが配線14により電気的に接続された第1中間製品2を示している。
図4は、図2(c)に示した第1中間製品2を上面からみた平面図を示す。ただし、図4においては、1つの装置領域DAの近傍のみを示しているとともに、保護部材11の図示を省略している。
図4は、図2(c)に示した第1中間製品2を上面からみた平面図を示す。ただし、図4においては、1つの装置領域DAの近傍のみを示しているとともに、保護部材11の図示を省略している。
続いて、図2(d)に示すように、第1中間製品2の上面を、樹脂等により封止し、封止部15を形成する。封止後の第1中間製品2を、第2中間製品3とする。
この封止は、例えば第1中間製品2を金型内に配置し、金型内に熱可塑樹脂を注入することにより行う。第1中間製品2のリードフレーム10の下端面LBS(図2(a)参照)を金型内の空間の底面に接した状態で保持し、金型内の空間に樹脂を注入することにより、保護部材11より下方には封止部15は形成されない。
なお、封止は、上記以外の方法により行ってもよい。
この封止は、例えば第1中間製品2を金型内に配置し、金型内に熱可塑樹脂を注入することにより行う。第1中間製品2のリードフレーム10の下端面LBS(図2(a)参照)を金型内の空間の底面に接した状態で保持し、金型内の空間に樹脂を注入することにより、保護部材11より下方には封止部15は形成されない。
なお、封止は、上記以外の方法により行ってもよい。
続いて、第2中間製品3を、第2中間製品3に含まれるサポートバーFRを含む切断部SLをダイシングソーで切断し、各装置領域DAを個片化する。
図2(e)は、第2中間製品3を切断した状態を示す図である。
図2(e)は、第2中間製品3を切断した状態を示す図である。
この切断は、サポートバーFRの幅(サポートバーFXのY方向の幅、およびサポートバーFYのY方向の幅)よりも広い幅を有するダイシングソーによって、切断部SLを第2中間製品3から除去することを意味する。従って、分離された個別の半導体装置1には、リードフレーム10のうちのリード部LEが含まれ、サポートバーFRは半導体装置1には含まれない。
この切断においては、第2中間製品3に含まれるリードフレーム10と封止部15とを同時に切断する。従って、図1に示したように、リード下段部LEBの側端面LELと封止部15の側端面15LのX方向の位置とが一致し、リード下段部LEBの側端面LERと封止部15の側端面15RのX方向の位置とが一致する。これは、Y方向についても同様である。
第2中間製品3を上記のように切断した後、化学的なエッチング等の処理により保護部材11を除去することにより、図1に示した半導体装置1が完成する。
なお、保護部材11の除去は、第2中間製品3を切断するよりも前に行っても良い。
なお、保護部材11の除去は、第2中間製品3を切断するよりも前に行っても良い。
(第1実施形態の半導体装置が基板に実装された状態)
第1実施形態の半導体装置1は、リード部LEのうちのリード下段部LEBが、はんだを介してプリント基板等の端子に機械的かつ電気的に接続されることにより、基板に実装される。
図5は、基板20上の端子21に実装(はんだ付け)された半導体装置1のリード部LEおよびその近傍を示す拡大断面図である。リード部LEのうち、リード下段部LEBおよびリード中段部LEMの一部が、はんだ22と接触し、はんだ22により端子21に機械的かつ電気的に接続されている。
第1実施形態の半導体装置1は、リード部LEのうちのリード下段部LEBが、はんだを介してプリント基板等の端子に機械的かつ電気的に接続されることにより、基板に実装される。
図5は、基板20上の端子21に実装(はんだ付け)された半導体装置1のリード部LEおよびその近傍を示す拡大断面図である。リード部LEのうち、リード下段部LEBおよびリード中段部LEMの一部が、はんだ22と接触し、はんだ22により端子21に機械的かつ電気的に接続されている。
第1実施形態の半導体装置1が実装された基板20を含む電子機器が環境振動等により振動する場合、その振動の加速度は、半導体装置1を基板20から剥離させ、または半導体装置1自体を破損させようとする力として半導体装置1に作用する。具体的には、端子21とリード下段部LEBを接続するはんだ22を剥離させようとする力、およびリード上段部LETとリード中段部LEMを封止する封止部15を破損させようとする力となって作用する。
第1実施形態の半導体装置1においては、リード部LEが、リード上段部LETと、リード上段部LETより下方にあるリード下段部LEBと、リード上段部LETとリード下段部LEBとを電気的に接続するリード中段部LEMを有している。従って、基板20を含む電子機器の振動により生じる力は直接半導体装置1に作用せず、リード部LEが弾性変形することにより緩和される。
さらに、リード上段部LETの下端面LTSが、封止部15の下端面15Sと同一な平面上か、同一な平面よりも下方に位置している、すなわち下端面LTSが封止部15で覆われていないために、リード部LEの弾性変形が封止部15内で及ぼす変形力を低減できる。
一方、例えば、特許文献1に開示されるように、インナーリード(特許文献1において符号30および31で示される部材)の全面が樹脂封止部に覆われる構造では、リードの弾性変形により、リードから樹脂封止部を変形させる力が加わってしまう。そして、その力により樹脂封止部が変形し、樹脂封止部の劣化、破損を促進してしまう。
第1実施形態の半導体装置1においては、上述のようにリード部LEの弾性変形が封止部15に及ぼす変形力を低減できるため、半導体装置1の環境振動に対する耐性を向上させることができる。
第1実施形態の半導体装置1においては、上述のようにリード部LEの弾性変形が封止部15に及ぼす変形力を低減できるため、半導体装置1の環境振動に対する耐性を向上させることができる。
また、リード上段部LETの下端面LTSが、封止部15の下端面15Sと同一な平面上か、同一な平面よりも下方に位置している構造、すなわちリード上段部LETの全面を封止部15で覆わない構造により、下端面LTSが放熱部として機能する。これにより、第1実施形態の半導体装置1は、半導体素子12の放熱性を向上させることができ、高温の環境下でも半導体素子12の温度上昇を低減することができる。
半導体素子12を封止するためには、封止部15にはZ方向に所定の厚さが必要である。リード部LEも、その機械的強度を確保するためには、Z方向に所定の厚さが必要である。ただし、リード上段部LETのZ方向の厚さのうち封止部15中に埋没している部分の厚さは、封止部15のZ方向の厚さに包含されるため、半導体装置1のZ方向の厚さを増大させない。そこで、リード上段部LETを全て封止部15中に埋没させることにより、リード上段部LETと封止部15のZ方向の厚さを必要な厚さに保ったうえで、半導体装置1のZ方向の厚さを最小にすることができる。このとき、リード上段部LETの下端面LTSが、封止部15の下端面15Sと同一な平面上か、同一な平面よりも下方に位置しているため、上述の効果を発揮しつつ、半導体装置1の厚さを最小にすることができる。
なお、上述のとおり下端面LTSも含めたリード部LEの表面にめっきを施しておくことにより、はんだの濡れ性を高め、はんだ接合力をより強固にすることができる。なお、リード部LEの切断面であるリード下段部LEBの側端面LEL、LERは、その面積がリード下段部LEBの全表面積に比べて小さいため、めっきが施されていなくても良い。
第1実施形態の半導体装置1においては、リード下段部LEBの側端面LEL、LERが、封止部15の側端面15L、15Rと、X方向においてそれぞれ同じ位置にある。すなわち、側端面LEL、LERは、側端面15L、15Rよりも封止部15の外側に突出していないので、半導体装置1の全体としてのX方向の長さを封止部15のX方向の長さに抑えることができる。これは、Y方向の長さについても同様である。これにより、半導体装置1のX方向およびY方向の大きさを小型化できる。
さらに、側端面LEL、LERが、側端面15L、15Rよりも封止部15の内側にはないため、半導体装置1の基板20への接合後に、リード下段部LEB近傍に形成された、はんだ22の少なくとも一部を、上方から確認することが出来る。従って、はんだ付けの良否の検査を容易に行うことができる。これは、半導体装置1のY方向の端部についても同様に得られる効果である。
(第2実施形態の半導体装置)
図6(a)は、第2実施形態の半導体装置1aの概略構成を示す断面図である。半導体装置1aは、その構成の殆どが上述の第1実施形態の半導体装置1と同一である。従って以下では、第1実施形態の半導体装置1と共通する構成には同一の符号を付して、適宜説明を省略する。
図6(a)は、第2実施形態の半導体装置1aの概略構成を示す断面図である。半導体装置1aは、その構成の殆どが上述の第1実施形態の半導体装置1と同一である。従って以下では、第1実施形態の半導体装置1と共通する構成には同一の符号を付して、適宜説明を省略する。
半導体装置1aにおいては、半導体素子12の下面(素子面12Sとは反対側の面)に、ダイボンディングフィルム13ではなく、金属等の熱伝導率の高いダイパッドTBが配置されている点が、上述の第1実施形態の半導体装置1とは異なっている。
本明細書では、一例として、熱伝導率が50[W/mK]以上である材料を、熱伝導性の材料と呼ぶ。
本明細書では、一例として、熱伝導率が50[W/mK]以上である材料を、熱伝導性の材料と呼ぶ。
第2実施形態の半導体装置1aの製造方法は、上述の第1実施形態の半導体装置1の製造方法と殆ど同じであるが、リードフレームとして図6(b)に示すリードフレーム10aを使用する点が異なっている。
図6(b)は、第2実施形態の半導体装置1aの製造に用いるリードフレーム10aを上面からみた平面図である。図6(b)は、1つの装置領域DAを含むリードフレーム10aを示しているが、リードフレーム10aは、図3に示したリードフレーム10と同様に複数の装置領域DAを含むものであっても良い。
図6(b)は、第2実施形態の半導体装置1aの製造に用いるリードフレーム10aを上面からみた平面図である。図6(b)は、1つの装置領域DAを含むリードフレーム10aを示しているが、リードフレーム10aは、図3に示したリードフレーム10と同様に複数の装置領域DAを含むものであっても良い。
リードフレーム10aは、各装置領域DAの中央に半導体素子12を載置するためのダイパッドTBを有している。ダイパッドTBは、サポートバーFR(FX,FY)に支持されている支持部SPにより支持されている。
半導体素子12は、熱伝導率の高い接着材を介してダイパッドTBに接着されている。半導体素子12で発生した熱は、ダイパッドTBに伝達され、外部に放熱される。これにより、半導体素子12を効率的に冷却することができる。
半導体素子12は、熱伝導率の高い接着材を介してダイパッドTBに接着されている。半導体素子12で発生した熱は、ダイパッドTBに伝達され、外部に放熱される。これにより、半導体素子12を効率的に冷却することができる。
上述の各実施形態においては、各図中のZ方向を上下方向として、すなわち−Z方向が下方であるとして説明したが、必ずしもZ方向が上下方向と一致している必要はない。
また、上述の各実施形態においては、リード部LEは半導体素子12からX方向またはY方向に沿って延びるものとしたが、リード部LEは半導体素子12から例えば放射状に延びるものであっても良い。
また、上述の各実施形態においては、リード部LEは半導体素子12からX方向またはY方向に沿って延びるものとしたが、リード部LEは半導体素子12から例えば放射状に延びるものであっても良い。
(第1の実施形態および第2の実施形態の半導体装置の効果)
上述の第1の実施形態、第2の実施形態の半導体装置は、以下の効果を有している。
(1)第1の実施形態の半導体装置1および第2の実施形態の半導体装置1aは、第1方向(Z方向)に垂直な第1面(XY面)に沿って延在するリード上段部LET、第1面よりも第1方向の第1の側(−Z側)にあり第1面と平行な第2面に沿って延在するリード下段部LEB、及びリード上段部LETとリード下段部LEBとを電気的に接続するリード中段部LEM、とを有するリード部と、リード上段部LETに電気的に接続されている半導体素子12と、半導体素子12の少なくとも一部およびリード上段部LETの一部を封止する封止部と、を備えている。さらに、リード上段部LETの第1の側の端面(下端面LTS)が、封止部15の第1の側の端面(下端面15S)と同一な平面上か、同一な平面よりも第1方向の第1の側に位置している。
この構成により、環境振動により実装基板から半導体装置1、1aに生じる力が、リード部LEの弾性変形により緩和されるとともに、リード部LEの弾性変形が封止部15に及ぼす変形力を低減できる。これにより、半導体装置1、1aの環境振動に対する耐性を向上することができる。
また、リード上段部LETの端面LTSが放熱部としても機能するため、半導体素子12の温度上昇を低減することができ、半導体装置1、1aの放熱性を向上させることができる。
上述の第1の実施形態、第2の実施形態の半導体装置は、以下の効果を有している。
(1)第1の実施形態の半導体装置1および第2の実施形態の半導体装置1aは、第1方向(Z方向)に垂直な第1面(XY面)に沿って延在するリード上段部LET、第1面よりも第1方向の第1の側(−Z側)にあり第1面と平行な第2面に沿って延在するリード下段部LEB、及びリード上段部LETとリード下段部LEBとを電気的に接続するリード中段部LEM、とを有するリード部と、リード上段部LETに電気的に接続されている半導体素子12と、半導体素子12の少なくとも一部およびリード上段部LETの一部を封止する封止部と、を備えている。さらに、リード上段部LETの第1の側の端面(下端面LTS)が、封止部15の第1の側の端面(下端面15S)と同一な平面上か、同一な平面よりも第1方向の第1の側に位置している。
この構成により、環境振動により実装基板から半導体装置1、1aに生じる力が、リード部LEの弾性変形により緩和されるとともに、リード部LEの弾性変形が封止部15に及ぼす変形力を低減できる。これにより、半導体装置1、1aの環境振動に対する耐性を向上することができる。
また、リード上段部LETの端面LTSが放熱部としても機能するため、半導体素子12の温度上昇を低減することができ、半導体装置1、1aの放熱性を向上させることができる。
(2)さらに、リード上段部LETの第1の側の端面(下端面LTS)が、封止部15の第1の側の端面(下端面15S)と同一な平面上にあることで、半導体装置1、1aの厚さを薄くすることができ、半導体装置1、1aを小型化することが実現できる。
(3)さらに、第1方向(Z方向)と直交する第2方向(X方向、Y方向)におけるリード下段部LEBの半導体素子12から遠い側の端面(側端面LEL,LER)が、封止部15の第2方向の端面(側端面15L,15R)と第2方向の同じ位置にある構成とすることで、半導体装置1、1aを小型化できる。この構成は、半導体装置1、1aを基板20にはんだ付けした際に、リード下段部LEB近傍に形成されたはんだ22の状態を、上方から検査し易いという効果も有している。
(3)さらに、第1方向(Z方向)と直交する第2方向(X方向、Y方向)におけるリード下段部LEBの半導体素子12から遠い側の端面(側端面LEL,LER)が、封止部15の第2方向の端面(側端面15L,15R)と第2方向の同じ位置にある構成とすることで、半導体装置1、1aを小型化できる。この構成は、半導体装置1、1aを基板20にはんだ付けした際に、リード下段部LEB近傍に形成されたはんだ22の状態を、上方から検査し易いという効果も有している。
(4)さらに、リード下段部LEBが封止部15と接触しない構成とすることで、リード部LEの弾性変形の自由度を増大させ、振動耐性を一層向上させることができる。
(5)さらに、半導体素子12の素子面12Sとは反対側の面が熱伝導性のダイパッドTBと接触している構成とすることで、半導体素子12の放熱をより促進することができる。
さらに、半導体素子12が接着されているダイパッドTBの裏面が封止部15により封止されずに露出している構成とすることにより、半導体素子12の放熱をさらに促進することができる。
(5)さらに、半導体素子12の素子面12Sとは反対側の面が熱伝導性のダイパッドTBと接触している構成とすることで、半導体素子12の放熱をより促進することができる。
さらに、半導体素子12が接着されているダイパッドTBの裏面が封止部15により封止されずに露出している構成とすることにより、半導体素子12の放熱をさらに促進することができる。
(6)第1の実施形態の半導体装置1および第2の実施形態の半導体装置1aの製造方法は、第1方向(Z方向)に垂直な第1面(XY面)に沿って延在するリード上段部LET、第1面よりも第1方向の第1の側(−Z側)にあり第1面に平行な第2面に沿って延在するリード下段部LEB、及びリード上段部LETとリード下段部LEBとを電気的に接続するリード中段部LEM、とを有するリード部LEが、第1方向に垂直な第3面に沿って延在するサポートバーFRにより支持されているリードフレーム10、10aを用意すること有している。そして、リードフレーム10、10aの所定位置に半導体素子12を配置し、リード上段部LETと半導体素子12とを電気的に接続すること、リード上段部LETの第1の側の端面(下端面LTS)が、封止部15の第1の側の端面(下端面15S)と同一な平面上か、同一な平面よりも第1方向の第1の側(−Z側)になるように、封止部15で半導体素子12の少なくとも一部およびリードフレーム10、10aの一部を封止することを含む。さらに、サポートバーFRおよび封止部15を、サポートバーFRを含む切断部SLで第1方向に平行な絶断面で切断し、サポートバーSRを除去すること、とを含んでいる。
この構成により、環境振動により生じる、実装された機器(基板)から半導体装置1、1aを剥離しようとする力が、リード部LEの弾性変形により緩和されるとともに、リード部LEの弾性変形が封止部15に及ぼす変形力を低減できる。これにより、環境振動に対する耐性が向上した半導体装置1、1aを製造することができる。
また、リード上段部LETの端面LTSが放熱部として機能するため、半導体素子12の温度上昇を低減することができ、放熱性が向上した半導体装置1、1aを製造することができる。
この構成により、環境振動により生じる、実装された機器(基板)から半導体装置1、1aを剥離しようとする力が、リード部LEの弾性変形により緩和されるとともに、リード部LEの弾性変形が封止部15に及ぼす変形力を低減できる。これにより、環境振動に対する耐性が向上した半導体装置1、1aを製造することができる。
また、リード上段部LETの端面LTSが放熱部として機能するため、半導体素子12の温度上昇を低減することができ、放熱性が向上した半導体装置1、1aを製造することができる。
(7)さらに、リード上段部LETの第1の側の端面(下端面LTS)が、封止部15の第1の側の端面(下端面15S)と同一な平面上なるように封止することで、Z方向の厚さを薄くでき、より小型の半導体装置1、1aを製造することができる。
(8)さらに、第1方向と直交する第2方向(X方向、Y方向)におけるリード下段部の半導体素子12から遠い側の端面(側端面LEL,LER)が、封止部15の第2方向の端面(側端面15L,15R)と第2方向の同じ位置になるように、リード下段部LEBおよび封止部15を切断することにより、第2方向の大きさが小型化された半導体装置1、1aを製造することができる。この構成においては、半導体装置1、1aを基板20にはんだ付けした際に、リード下段部LEB近傍に形成されたはんだ22の状態を、上方から検査し易い半導体装置1、1aを製造することができる。
(8)さらに、第1方向と直交する第2方向(X方向、Y方向)におけるリード下段部の半導体素子12から遠い側の端面(側端面LEL,LER)が、封止部15の第2方向の端面(側端面15L,15R)と第2方向の同じ位置になるように、リード下段部LEBおよび封止部15を切断することにより、第2方向の大きさが小型化された半導体装置1、1aを製造することができる。この構成においては、半導体装置1、1aを基板20にはんだ付けした際に、リード下段部LEB近傍に形成されたはんだ22の状態を、上方から検査し易い半導体装置1、1aを製造することができる。
(9)さらに、リード下段部LEBと封止部15との間に空隙を形成することにより、リード部LEの弾性変形の自由度を増大させ、振動耐性が一層向上された半導体装置1、1aを製造することができる。
(10)さらに、リードフレーム10、10aとして、2次元格子状のサポートバーFRの各格子内にそれぞれリード部LEが配置された2次元リードフレームを用意し、2次元リードフレームの各格子内に半導体素子12をそれぞれ配置し、2次元格子状のサポートバーFRを含む切断部SLに沿って、リードフレーム10、10aおよび封止部15を切断し半導体装置を個片化することで、複数の半導体装置1、1aを一括して製造することができ、製造コストの安い製造方法を提供することができる。
(10)さらに、リードフレーム10、10aとして、2次元格子状のサポートバーFRの各格子内にそれぞれリード部LEが配置された2次元リードフレームを用意し、2次元リードフレームの各格子内に半導体素子12をそれぞれ配置し、2次元格子状のサポートバーFRを含む切断部SLに沿って、リードフレーム10、10aおよび封止部15を切断し半導体装置を個片化することで、複数の半導体装置1、1aを一括して製造することができ、製造コストの安い製造方法を提供することができる。
(11)さらに、リードフレーム10aとして、サポートバーFRに保持された熱伝導性のダイパッドTBを有するリードフレーム10aを用意し、半導体素子12を、ダイパッドTB上に配置することで、さらに放熱性に優れた半導体装置1aを製造することができる。
上記では、種々の実施の形態を説明したが、本発明はこれらの内容に限定されるものではない。また、各実施形態は、それぞれ単独で適用しても良いし、組み合わせて用いても良い。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
1,1b:半導体装置、11:保護部材、12:半導体素子、12S:素子面、15:封止部、14:配線、LE:リード部、LET:リード上段部、LEM:リード中段部、LEB:リード下段部、20:基板、21:端子、22:はんだ、LTS:リード上段部の下端面、LBS:リード下段部の下端面、LER,LEL:リード下段部の側端面、15S:封止部の下端面、15L,15R:封止部の側端面、B1:境界、B2:境界、13:ダイボンディングフィルム、TB:ダイパッド、SP:支持部
Claims (11)
- 第1方向に垂直な第1面に沿って延在するリード上段部、前記第1面よりも前記第1方向の第1の側にあり前記第1面と平行な第2面に沿って延在するリード下段部、及び前記リード上段部と前記リード下段部とを電気的に接続するリード中段部、とを有するリード部と、
前記リード上段部に電気的に接続されている半導体素子と、
前記半導体素子の少なくとも一部および前記リード上段部の一部を封止する封止部と、を備え、
前記リード上段部の前記第1の側の端面が、前記封止部の前記第1の側の端面と同一な平面上か、前記同一な平面よりも前記第1方向の前記第1の側に位置している、半導体装置。 - 請求項1に記載の半導体装置において、
前記リード上段部の前記第1の側の端面が、前記封止部の前記第1の側の端面と同一な平面上にある、半導体装置。 - 請求項1または請求項2に記載の半導体装置において、
前記第1方向と直交する第2方向における前記リード下段部の前記半導体素子から遠い側の端面が、前記封止部の前記第2方向の端面と、前記第2方向の同じ位置にある、半導体装置。 - 請求項1から請求項3までのいずれか一項に記載の半導体装置において、
前記リード下段部が、前記封止部と接触していない、半導体装置。 - 請求項1から請求項4までのいずれか一項に記載の半導体装置において、
前記半導体素子の素子面とは反対側の面が熱伝導性のダイパッドと接触している、半導体装置。 - 第1方向に垂直な第1面に沿って延在するリード上段部、前記第1面よりも前記第1方向の第1の側にあり前記第1面に平行な第2面に沿って延在するリード下段部、及び前記リード上段部と前記リード下段部とを電気的に接続するリード中段部、とを有するリード部が、前記第1方向に垂直な第3面に沿って延在するサポートバーにより支持されているリードフレームを用意すること、
前記リードフレームの所定位置に半導体素子を配置し、前記リード上段部と半導体素子とを電気的に接続すること、
前記リード上段部の前記第1の側の端面が、封止部の前記第1の側の端面と同一な平面上か、前記同一な平面よりも前記第1方向の前記第1の側になるように、前記封止部で前記半導体素子の少なくとも一部および前記リードフレームの一部を封止すること、
前記サポートバーおよび前記封止部を、前記サポートバーを含む切断部で前記第1方向に平行な絶断面で切断し、前記サポートバーを除去すること、
とを備える、半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
前記リード上段部の前記第1の側の端面が、前記封止部の前記第1の側の端面と同一な平面上なるように封止する、半導体装置の製造方法。 - 請求項6または請求項7に記載の半導体装置の製造方法において、
前記第1方向と直交する第2方向における前記リード下段部の前記半導体素子から遠い側の端面が、前記封止部の前記第2方向の端面と、前記第2方向の同じ位置になるように、前記リード下段部および前記封止部を切断する、半導体装置の製造方法。 - 請求項6から請求項8までのいずれか一項に記載の半導体装置の製造方法において、
前記リード下段部と前記封止部との間に空隙を形成する、半導体装置の製造方法。 - 請求項6から請求項9までのいずれか一項に記載の半導体装置の製造方法において、
前記リードフレームとして、2次元格子状の前記サポートバーの各格子内にそれぞれ前記リード部が配置された2次元リードフレームを用意し、
前記2次元リードフレームの前記各格子内に前記半導体素子をそれぞれ配置し、
前記2次元格子状の前記サポートバーを含む切断部に沿って、前記リードフレームおよび前記封止部を切断し半導体装置を個片化する、半導体装置の製造方法。 - 請求項6から請求項10までのいずれか一項に記載の半導体装置の製造方法において、
前記リードフレームとして、前記サポートバーに保持された熱伝導性のダイパッドを有するリードフレームを用意し、
前記半導体素子を、前記ダイパッド上に配置する、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019108180A JP2020202292A (ja) | 2019-06-10 | 2019-06-10 | 半導体装置、および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019108180A JP2020202292A (ja) | 2019-06-10 | 2019-06-10 | 半導体装置、および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020202292A true JP2020202292A (ja) | 2020-12-17 |
Family
ID=73743572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019108180A Pending JP2020202292A (ja) | 2019-06-10 | 2019-06-10 | 半導体装置、および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020202292A (ja) |
-
2019
- 2019-06-10 JP JP2019108180A patent/JP2020202292A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12094725B2 (en) | Leadframe package with pre-applied filler material | |
US8383962B2 (en) | Exposed die pad package with power ring | |
CN110199579B (zh) | 电子模块以及电子模块的制造方法 | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
TW201626473A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
US20170033039A1 (en) | Semiconductor package and method of manufacturing the same | |
KR20150109284A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2012004166A (ja) | 配線基板、配線基板組立体及び半導体装置 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
KR20190005736A (ko) | 반도체 모듈 | |
JP2005191146A (ja) | 混成集積回路装置の製造方法 | |
JP2018157070A (ja) | 半導体装置 | |
JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
US9252090B2 (en) | Resin package | |
JP2020202292A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
KR20110092779A (ko) | 반도체 파워 모듈 패키지 및 그의 제조방법 | |
JP6194804B2 (ja) | モールドパッケージ | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP5180495B2 (ja) | 半導体装置およびその製造方法 | |
JP4326385B2 (ja) | 半導体装置 | |
JP2017092212A (ja) | 半導体装置およびその製造方法 | |
JP2015032705A (ja) | モールドパッケージ | |
JP2022048118A (ja) | 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法 | |
JP4409528B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210706 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210817 |