JP2012004166A

JP2012004166A - 配線基板、配線基板組立体及び半導体装置

Info

Publication number: JP2012004166A
Application number: JP2010135116A
Authority: JP
Inventors: Hiroshi Kobayashi; 弘小林; Toru Okada; 徹岡田; Satoru Emoto; 哲江本; Masayuki Kitajima; 雅之北嶋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2010-06-14
Filing date: 2010-06-14
Publication date: 2012-01-05
Also published as: EP2400823A1; US20110304059A1; CN102280429A

Abstract

【課題】アンダーフィル材を用いずに、半導体装置の接合部の耐圧迫性や長期信頼性を改善することができる配線基板を提供することを課題とする。
【解決手段】電子部品４が実装される配線基板２は、配線を有する基板と、基板の表面に形成され、電子部品４の外部接続端子８に接合される複数の電極パッド２ａと、基板の表面において電極パッド２ａの各々の周囲に形成された溝２ｂとを含む。溝２ｂは基板の各電極パッド２ａの下側の部分をその周囲の部分から分離する空隙を形成する。
【選択図】図２

Description

本発明は、電子部品が実装される配線基板、配線基板組立体及び半導体装置に関する。

電子機器には、半導体装置等の電子部品が実装された配線基板が組み込まれることが多い。近年の電子機器は小型化が進み、組み込まれる配線基板は高密度実装で小型化され、配線基板に搭載される半導体装置等の電子部品も小型化されている。これに伴い、電子部品を配線基板に実装するための実装構造も小型となっている。

半導体装置を配線基板に実装するための接合部材として、はんだバンプが用いられることが多い。はんだバンプによるはんだ接合により電気的接続を得るとともに半導体装置を機械的に配線基板に固定する。上述のように実装構造が小型となり、はんだバンプが小さくなると、はんだ接合部も小さくなるので、熱応力や外部からの圧力により容易にはんだバンプ接合部が変形し損傷してしまい、接続不良が発生しやすくなる。

ここで、実装構造としてはんだバンプ接合部に外力が加わった場合のはんだバンプの変形について、図１（ａ）、（ｂ）を参照しながら説明する。図１（ａ）において、半導体装置の電極パッド１０１がはんだバンプ１０２により配線基板１０３の接続パッド１０４に接合された実装構造が示されている。はんだバンプ１０２は、はんだリフローの際に溶融してから固化し、電極パッド１０１及び接続パッド１０４に密着したはんだ接合部１０２ａが形成されている。図１（ａ）に示す状態は、はんだバンプ１０２に外力が加わる前の状態であり、はんだバンプ１０２は変形していない。

配線基板１０３の図１（ａ）に示す位置に外力が作用すると、配線基板１０３は外力が加わった部分が上に上がるように変形すると同時に、はんだバンプ１０２も図１（ｂ）に示すように変形する。外力が加わる位置がはんだバンプ１０２の中心からずれているため、外力が加わる位置に近い側のはんだ接合部１０２ａの端部に応力が集中する。外力が無くなると応力も無くなり、はんだバンプ１０２の変形も無くなって図１（ａ）に示すもとの形状にもどる。

このような外力が繰り返し配線基板１０３に作用すると、はんだ接合部１０２ａと接続パッド１０４との間に繰り返して応力集中が発生し、はんだ接合部１０２ａの端部が接続パッド１０４から剥離することがある。この剥離が内部に伝播するとはんだ接合部１０２ａと接続パッド１０４との電気的接続が無くなり、接続不良となってしまう。

そこで、実装した半導体装置と配線基板との間にアンダーフィル材を充填してはんだ接合部を補強することが行なわれている。すなわち、エポキシ樹脂等からなるアンダーフィル材をはんだ接合部の周囲に充填してはんだ接合部を周囲から補強し、且つ半導体装置の底面と配線基板の表面とをアンダーフィル材で接着して機械的に固定する。これにより、はんだ接合部の耐圧力性や長期信頼性が向上する。

近年、特にノーパソコン等の携帯型コンピュータや携帯電話などの電子機器は、小型化、高機能化が進み、電子機器の筐体に加わった圧力が内部の配線基板や実装構造部分に伝わり易くなっている。そこで、はんだ接合部の耐圧力性や長期信頼性をさらに向上させるために、より高い接着強度とより高いヤング率を有するアンダーフィル材が用いられるようになっている。ところが、このようにアンダーフィル材の接着強度が大きくなると、一旦アンダーフィル材で固定した半導体装置を配線基板から取りはずすことが困難となってしまう。

例えば、半導体装置を配線基板に実装後に半導体装置に機能不良が発生した場合、機能不良を起こした半導体装置のみを配線基板から取り外して交換することができない。したがって、高価な配線基板全体を交換しなければならなくなり、配線基板の仕損費が増大してしまう。また、機能不良が生じていると予測される半導体装置を単体で機能を調べて不良原因の解析を行うことができないため、機能不良の原因を明らかにすることができず、不良率が増大するおそれもある。

そこで、絶縁膜のバンプ電極直下の部分を他の部分より薄くして凹部を形成し、さらにこの凹部を囲うように溝を絶縁膜に形成することで、バンプ電極接合部の周囲における絶縁膜の歪みを緩和することが提案されている（例えば、特許文献１参照。）。

特開平３−１３６３３４号公報

上述の特許文献１に開示された実装構造は、バンプ電極接合部の周囲の絶縁膜の部分のみの応力を緩和して絶縁膜破壊を防止するものであり、バンプ電極接合部に発生する応力を緩和するものではない。したがって、バンプ電極接合部の信頼性を確保するためには、やはりアンダーフィル材で半導体装置を基板に固定する必要がある。

そこで、アンダーフィル材を用いずに、半導体装置の接合部の耐圧迫性や長期信頼性を改善することができ、実装した半導体装置を容易に配線基板から取り外すことができる実装構造の開発が望まれている。

一実施態様によれば、電子部品が実装される配線基板であって、配線を有する基板と、該基板の表面に形成され、前記電子部品の外部接続端子に接合される複数の電極パッドと、前記基板の前記表面において、該電極パッドの各々の周囲に形成された溝とを有し、前記溝は、前記基板の各電極パッドの下側の部分をその周囲の部分から分離する空隙を形成する配線基板が提供される。

また、上述の配線基板と、前記電極パッドに外部接続端子が接合されて実装された半導体装置とを有し、前記半導体装置と前記配線基板との間は、前記外部接続端子以外の部分は空隙である配線基板組立体が提供される。

さらに、半導体基板と、該半導体基板上に形成された再配線基板と、該再配線基板の表面に形成され、前記配線基板の外部接続端子に接合される複数の電極と、前記再配線基板の前記表面において、該電極の各々の周囲に形成された溝とを有する半導体装置であって、前記溝は、前記再配線基板の各電極の下側の部分をその周囲の部分から分離する空隙を形成する半導体装置が提供される。

配線基板の電極パッドの直下の部分が溝により周囲から分離されるので、分離された部分が変形することにより、電極の接合部付近に発生する応力を緩和することができる。これにより、接合部の剥離発生を抑制することができ、電子部品の接合部の耐圧力性及び長期信頼性が改善される。したがって、電子部品をアンダーフィル材を用いて配線基板に接着する必要がなくなり、電子部品を配線基板から容易に取り外すことができる。

はんだバンプ接合部に外力が加わった場合のはんだバンプの変形を示す図である。一実施形態による配線基板組立体の断面図である。半導体装置と配線基板の半導体装置が実装される部分とを示す斜視図である。配線基板が変形したときの配線基板と再配線基板の変形を示す断面図である。溝を形成したことによる効果を調べるためにはんだバンプに生じる応力をシミュレーションにより求めた結果を示す図である。円形の電極パッドを有する配線基板の斜視図である。円形の電極パッドを取り囲むように形成した環状溝を有する配線基板の斜視図である。図７に示す環状溝を有する配線基板に半導体装置を実装して形成した配線基板組立体の断面図である。環状の溝を全ての電極パッドに対して設けた配線基板の平面図である。格子状に形成した溝を有する配線基板の平面図である。図１０に示す配線基板に半導体装置を実装して形成した配線基板組立体の断面図である。半導体装置の４隅部分付近に位置するはんだバンプに接合される電極パッドにのみ溝を設けた配線基板の平面図である。図１２に示す配線基板に半導体装置を実装して形成した配線基板組立体の断面図である。半導体装置の４隅に位置するはんだバンプに接合される電極パッドにのみ溝を設けた配線基板の平面図である。図１４に示す配線基板に半導体装置を実装して形成した配線基板組立体の断面図である。

次に、実施形態について図面を参照しながら説明する。

図２は一実施形態による配線基板組立体の断面図である。図２に示す配線基板組立体は、配線を有する配線基板２に、半導体装置４と抵抗やコンデンサ等の受動素子６を実装したものである。配線基板２はその表面及び内部に配線を有している。半導体装置４の電極４ａは、接合部材としてのはんだバンプ８により、配線基板２の電極パッド２ａに接合される。

配線基板２は、例えばガラスエポキシ等の有機基板材で形成された多層基板である。配線基板２の表面には、半導体装置４を実装するための電極パッド２ａが配列されている。電極パッド２ａの周囲に溝２ｂが形成されており、配線基板２の各電極パッド２ａの下側の部分は、溝２ｂにより分離されている。すなわち、配線基板２の各電極パッド２ａの下側の部分の周囲に溝２ｂにより空隙が形成されることで、各電極パッド２ａの下側の部分は周囲から分離され、僅かではあるが個別に変形可能となっている。

配線基板２に溝２ｂを形成する方法として、配線基板２を形成するときに、溝２ｂを形成する部分にレジストを形成しておき、その後レジストを除去して溝２ｂとするという方法がある。あるいは、配線基板２を形成した後で、配線基板２の表面をダイシングソーで切削して溝２ｂを形成することもできる。また、配線基板２を形成した後で、配線基板２の表面をレーザ加工により除去して溝２ｂを形成することもできる。

半導体装置４は、例えばシリコンにより形成される半導体基板４ａに再配線基板４ｂを形成し、再配線基板４ｂの電極に４ｃに外部接続端子としてはんだバンプ８を設けたものである。再配線基板４ｂは、例えばポリイミド樹脂やガラスエポキシ等の基板材料で形成されており、再配線基板４ｂは半導体基板４ａより柔軟である。

再配線基板４ｂの表面には、外部接続端子としてのはんだバンプ８を接合するための電極４ｃが配置されている。電極４ｃの周囲に溝４ｄが形成されており、再配線基板４ｂの各電極パッド４ｄの下側の部分は、溝４ｃにより分離されている。すなわち、再配線基板４ｂの各電極４ｃの下側の部分の周囲に溝４ｄにより空隙が形成されることで、各電極４ｃの下側の部分は周囲から分離され、僅かではあるが個別に変形可能となっている。

再配線基板４ｂに溝４ｂを形成する方法として、再配線基板４ｂを形成するときに、溝４ｄを形成する部分にレジストを形成しておき、その後レジストを除去して溝４ｄとするという方法がある。あるいは、再配線基板４ｂを形成した後で、再配線基板４ｂの表面をダイシングソーで切削して溝４ｄを形成することもできる。また、再配線基板４ｂを形成した後で、再配線基板４ｂの表面をレーザ加工により除去して溝４ｄを形成することもできる。

図３は、半導体装置４と、配線基板２の半導体装置４が実装される部分とを示す斜視図である。図３に示す構成において、配線基板２の溝２ｂ及び半導体装置４の溝４ｄは、図２に示す溝２ｂ、４ｄより幅が大きく描かれているが、溝２ｂ、４ｄの幅は電極パッド２ａ及び電極４ｃの配列間隔に応じて適宜変更することができる。配線基板２に溝２ｂ設ける理由は、配線基板２の電極パッド２ａの下側の部分を周囲から分離して変形しやすくすることが目的であり、溝２ｂの幅は任意の幅に設定することができる。同様に、再配線基板４ｂに溝４ｄを設ける理由は、再配線基板４ｂの電極４ｃの下側の部分を周囲から分離して変形しやすくすることが目的であり、溝４ｃの幅は任意の幅に設定することができる。

図３において、四辺形の電極パッド２ａはマトリクス状に配列され、溝２ｂは電極パッド２ａの間に格子状に延在する直線状の溝として形成されている。直線状の溝２ｂは全体として配線基板２の表面から凹んだ凹部が形成された状態となっている。そして、各電極パッド２ａは、凹部の底面から突出した部分の上に形成されている。

なお、図３において、電極パッド２ａの厚みは溝２ｂの深さに比較して非常に薄いため、溝２ｂにより分離された部分（図３において配線基板２から突出したように示された部分）の表面が電極２ａとして示されている。溝２ｂにより形成された空間は配線基板２に形成された凹部とみなすこともでき、凹部の底面から電極パッド２ａの下側の部分が突出していると解釈することもできる。半導体装置４についても同様であり、溝４ｄにより形成された空間は再配線基板４ｂに形成された凹部とみなすこともでき、凹部の底面から電極４ｃの下側の部分が突出していると解釈することもできる。ただし、図３に示す例では、再配線基板４ｂの外周部も溝４ｄと同じ深さまで除去されており、凹部の底面があたかも再配線基板４ｂの表面であってその表面から電極４ｃの下側の部分が突出しているように示されている。

以上のように溝２ｂを設けて配線基板２の電極パッド２ａの下側の部分を周囲から分離して変形しやすくすることにより、配線基板２に外力が作用して配線基板２が変形したときに、変形に起因してはんだバンプ８の接合部に応力集中が生じることを抑制することができる。また、溝４ｄを設けて再配線基板４ｂの電極４ｃの下側の部分を周囲から分離して変形しやすくすることにより、配線基板２に外力が作用して配線基板２が変形したときに、変形に起因してはんだバンプ８の接合部に応力集中が生じることを抑制することができる。

図４は配線基板２が変形したときの配線基板２と再配線基板４ｂの変形を示す拡大断面図であり、図４（ａ）は溝２ｂ、４ｄが設けられていない場合の配線基板２の変形を示し、図４（ｂ）は溝２ｂ、４ｄが設けられている場合の配線基板２の変形を示す。半導体装置４が実装された部分では、シリコン等で形成された半導体装置４の半導体基板４ａが補強材となって、配線基板２の変形は抑制される。これにより、半導体装置４が実装されていない部分と半導体装置４が実装された部分との間の部分で配線基板２が局所的に曲がるように変形し、図４（ａ）に示すように、半導体装置４の外周部分に位置するはんだバンプ８（図４において最も右側に位置するはんだバンプ）の接合部分に応力集中が生じる。このような応力集中が繰り返し生じると、はんだバンプ８の接合部分に亀裂が生じ破断するおそれがある。

しかし、本実施形態のように配線基板２及び半導体装置４の再配線基板４ｂに溝２ｂ、４ｄが設けられていると、図４（ｂ）に示すように、半導体装置４が実装されていない部分と半導体装置４が実装された部分との間の部分が緩やかに変形し、この部分に位置するはんだバンプ８に生じる応力が分散される。すなわち、半導体装置４の外周部分に位置するはんだバンプ８（図４（ｂ）において最も右側に位置するはんだバンプ）の接合部分の応力が緩和され、応力集中が緩和される。これにより、はんだバンプ８（図４（ｂ）において最も右側に位置するはんだバンプ）の接合部分に亀裂が生じなくなり、はんだバンプ８の接合信頼性を得ることができる。このように、アンダーフィル材を用いることなく、はんだバンプの接合部分の耐圧迫性や長期信頼性を改善することができ、実装した半導体装置４を容易に配線基板２から取り外すことができるという効果を得ることができる。なお、半導体装置４と配線基板２との間の間隙にアンダーフィル材を充填しないため、本実施形態による配線基板組立体において、半導体装置４と配線基板との間の間隙においてはんだバンプ８以外の部分は空隙となっている。

以上の実施形態では、配線基板２に溝２ｂを設け、且つ半導体装置４の再配線基板４ｂにも溝４ｄを設けて接合部分に生じる応力を緩和しているが、必ずしも配線基板２側と半導体装置４側の両方に溝２ｂ，４ｄを設ける必要はなく、どちらか一方に設けることとしても、上述の効果を得ることができる。

図５は溝を形成したことによる効果を調べるためにはんだバンプ８に生じる応力をシミュレーションにより求めた結果を示す図である。シミュレーション条件として、半導体装置の大きさを２７ｍｍ角とし、配線基板をガラスエポキシで形成し、はんだバンプの直径を０．６ｍｍとし、はんだバンプの間隔を１ｍｍとした。以上の条件で半導体装置を配線基板に実装したものとし、はんだバンプに生じる応力を求めた。また、通常、はんだバンプのうち半導体装置の４隅に設けられたはんだバンプに発生する応力が最も大きくなるので、４隅に設けられたはんだバンプに発生する応力を求めた。また、電極パッドは円形とし、電極パッドの周囲に設ける溝は環状の溝とした。今回のモデルの場合、はんだバンプに生じる応力が５００Ｎ／ｍｍ^２以下であれば、十分な接続信頼性が得られることが分っている。

図５において、Ｎｏ．１は配線基板と半導体装置のどちらにも溝を形成しない場合（すなわち、従来の実装構造）におけるシミュレーション結果である。はんだバンプに生じる応力は７５０Ｎ／ｍｍ^２であった。Ｎｏ．２は、配線基板に形成する溝の幅を０．４ｍｍとし、溝の深さを０．２ｍｍとし、半導体装置に設ける溝の幅を０．４ｍｍとし、溝の深さを０．２ｍｍとしたときのシミュレーション結果である。はんだバンプに生じる応力は５００Ｎ／ｍｍ^２よりはるかに低い２５０Ｎ／ｍｍ^２であった。

図５において、Ｎｏ．３は配線基板のみに溝を設けた場合で、配線基板に形成する溝の幅を０．４ｍｍとし、溝の深さを０．２ｍｍとした場合のシミュレーション結果である。はんだバンプに生じる応力は５００Ｎ／ｍｍ^２であった。半導体装置は溝を形成せずに従来のままとし、配線基板にのみ溝を形成した場合でも、十分な接続信頼性が得られることが分った。

図５において、Ｎｏ．４は配線基板のみに溝を設けた場合で、配線基板に形成する溝の幅を０．１ｍｍとし、溝の深さを０．２ｍｍとした場合のシミュレーション結果である。はんだバンプに生じる応力は５００Ｎ／ｍｍ^２であった。すなわち、Ｎｏ．４はＮｏ．３の条件において、溝の幅を０．１ｍｍとしたものである。Ｎｏ．４で溝の幅を０．１ｍｍに低減しても、はんだバンプに生じる応力はＮｏ．３における溝の幅が０．４ｍｍの場合と同じ結果となり、応力を低減する効果は溝の幅に依存しないことがわかった。

図５において、Ｎｏ．５は配線基板のみに溝を設けた場合で、配線基板に形成する溝の幅を０．４ｍｍとし、溝の深さを０．５ｍｍとした場合のシミュレーション結果であり、はんだバンプに生じる応力は５００Ｎ／ｍｍ^２であった。すなわち、Ｎｏ．５はＮｏ．３の条件において、溝の深さを０．５ｍｍとしたものである。Ｎｏ．５で溝の深さを０．５ｍｍに増大しても、はんだバンプに生じる応力はＮｏ．３における溝の深さが０．２ｍｍの場合と同じ結果となり、応力を低減する効果は溝の深さに依存しないことがわかった。あるいは、溝の深さが０．２ｍｍであれば、配線基板を変形させるのに十分であり、それ以上深くしても効果は変わらないということであると考えられる。

次に、上述の実施形態における溝の形状について、配線基板側の溝２ｂを例にとって説明する。

配線基板２に形成された電極パッド２ａの形状は、図６に示すようにはんだバンプ８の形状に合わせて円形とすることが好ましい。この場合、電極パッド２ａの下側の部分を周囲から分離するための溝２ｂの形状を、図７に示すように円形の電極パッド２ａを取り囲むように形成した環状の溝とすることが好ましい。図８は図７に示す環状の溝２ｂを有する配線基板２に半導体装置４を実装して形成した配線基板組立体の断面図である。環状の溝２ｂは、図９に示すように全ての電極パッド２ａに対して設けてもよい。

電極パッド２ａが四辺形である場合は、電極パッド２ａの形状に合わせて溝も四辺形の枠状の溝とすることが好ましい。この場合、図１０に示すように、溝２ｂを格子状に形成することができる。図１１は図１０に示す四辺形状の溝２ｂを有する配線基板２に半導体装置４を実装して形成した配線基板組立体の断面図である。

マトリクス状に配列された複数のはんだバンプ８のうち、応力が集中しやすいはんだバンプ８は、配線基板２の変形が生じやすい外周部分である。そこで、図１２に示すように、特に半導体装置４の４隅部分付近に位置するはんだバンプ８に接合される電極パッド２ａにのみ溝２ｂを設けることとしてもよい。図１２に示すように、電極パッド２ａは配線基板２の表面において四辺形の領域にマトリクス状に配列されており、環状の溝２ｂは、電極パッド２ａが配置された四辺形の領域の４隅近傍に位置する電極パッド２ａにのみ設けられる。図１３は図１２に示す配線基板２に半導体装置を実装して形成した配線基板組立体の断面図である。

また、マトリクス状に配列された複数のはんだバンプ８のうち、最も応力が集中しやすいはんだバンプ８は、半導体装置４の４隅部分に位置する４個のはんだバンプ８である。そこで、図１４に示すように、特に半導体装置４の４隅に位置するはんだバンプ８に接合される電極パッド２ａにのみ溝２ｂを設けることとしてもよい。図１４に示すように、電極パッド２ａは配線基板２の表面において四辺形の領域にマトリクス状に配列されており、環状の溝２ｂは、電極パッド２ａが配置された四辺形の領域の４隅近傍に位置する電極パッド２ａにのみ設けられる。図１５は図１４に示す配線基板２に半導体装置を実装して形成した配線基板組立体の断面図である。

以上の実施形態では、配線基板２の溝２ｂについて説明したが、半導体装置４の溝４ｄについても同様な構成とすることができる。

本明細書は以下の事項を開示する
（付記１）
電子部品が実装される配線基板であって、
配線を有する基板と、
該基板の表面に形成され、前記電子部品の外部接続端子に接合される複数の電極パッドと、
前記基板の前記表面において、該電極パッドの各々の周囲に形成された溝と
を有し、
前記溝は、前記基板の各電極パッドの下側の部分をその周囲の部分から分離する空隙を形成する配線基板。
（付記２）
付記１記載の配線基板であって、
前記電極パッドの平面形状は四辺形であり、四辺形の電極パッドはマトリクス状に配列され、前記溝は前記電極パッドの間に格子状に延在する直線状の溝である配線基板。
（付記３）
付記２記載の配線基板であって、
前記直線状の溝は全体として前記基板の表面から凹んだ凹部を形成し、前記電極パッドは該凹部の底面から突出した部分の上に形成されている配線基板。
（付記４）
付記１記載の配線基板であって、
前記電極パッドの平面形状は円形であり、円形の電極パッドはマトリクス状に配列され、前記溝は前記電極パッドの各々を個別に包囲する環状の溝である配線基板。
（付記５）
付記４記載の配線基板であって、
前記電極パッドは四辺形の領域にマトリクス状に配列されており、
前記環状の溝は、前記電極パッドが配置された前記四辺形の領域の４隅近傍に位置する電極パッドにのみ設けられる配線基板。
（付記６）
付記４記載の配線基板であって、
前記電極パッドは四辺形の領域内にマトリクス状に配列されており、
前記環状の溝は、前記電極パッドが配置された前記四辺形の領域の４隅に位置する４個の電極パッドにのみ設けられる配線基板。
（付記７）
付記１乃至６のうちいずれか一項記載の配線基板と、
前記電極パッドに外部接続端子が接合されて実装された半導体装置と
を有し、
前記半導体装置と前記配線基板との間は、前記外部接続端子以外の部分は空隙である配線基板組立体。
（付記８）
付記７記載の配線基板組立体であって、
前記半導体装置は半導体基板と再配線基板とを含み、
該再配線基板の表面に形成された複数の電極の各々の周囲に溝が形成され、前記溝は、前記再配線基板の各電極の下側の部分をその周囲の部分から分離する空隙を形成する配線基板組立体。
（付記９）
半導体基板と、
該半導体基板上に形成された再配線基板と、
該再配線基板の表面に形成され、前記配線基板の外部接続端子に接合される複数の電極と、
前記再配線基板の前記表面において、該電極の各々の周囲に形成された溝と
を有する半導体装置であって、
前記溝は、前記再配線基板の各電極の下側の部分をその周囲の部分から分離する空隙を形成する半導体装置。

２配線基板
２ａ電極パッド
２ｂ溝
４半導体装置
４ａ半導体基板
４ｂ再配線基板
４ｃ電極
４ｄ溝
６受動素子
８はんだバンプ

Claims

電子部品が実装される配線基板であって、
配線を有する基板と、
該基板の表面に形成され、前記電子部品の外部接続端子に接合される複数の電極パッドと、
前記基板の前記表面において、該電極パッドの各々の周囲に形成された溝と
を有し、
前記溝は、前記基板の各電極パッドの下側の部分をその周囲の部分から分離する空隙を形成する配線基板。
請求項１記載の配線基板であって、
前記電極パッドの平面形状は四辺形であり、四辺形の電極パッドはマトリクス状に配列され、前記溝は前記電極の間に格子状に延在する直線状の溝である配線基板。
請求項１記載の配線基板であって、
前記電極パッドの平面形状は円形であり、円形の電極パッドはマトリクス状に配列され、前記溝は前記電極パッドの各々を個別に包囲する環状の溝である配線基板。
請求項３記載の配線基板であって、
前記電極パッドは四辺形の領域にマトリクス状に配列されており、
前記環状の溝は、前記電極パッドが配置された前記四辺形の領域の４隅近傍に位置する電極パッドにのみ設けられる配線基板。
請求項３記載の配線基板であって、
前記電極パッドは四辺形の領域内にマトリクス状に配列されており、
前記環状の溝は、前記電極パッドが配置された前記四辺形の領域の４隅に位置する４個の電極パッドにのみ設けられる配線基板。
請求項１乃至６のうちいずれか一項記載の配線基板と、
前記電極パッドに外部接続端子が接合されて実装された半導体装置と
を有し、
前記半導体装置と前記配線基板との間は、前記外部接続端子以外の部分は空隙である配線基板組立体。
半導体基板と、
該半導体基板上に形成された再配線基板と、
該再配線基板の表面に形成され、前記配線基板の外部接続端子に接合される複数の電極と、
前記再配線基板の前記表面において、該電極の各々の周囲に形成された溝と
を有する半導体装置であって、
前記溝は、前記再配線基板の各電極の下側の部分をその周囲の部分から分離する空隙を形成する半導体装置。