JP7120521B2 - 電子部品の製造方法及び半導体装置の製造方法 - Google Patents

電子部品の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7120521B2
JP7120521B2 JP2018240762A JP2018240762A JP7120521B2 JP 7120521 B2 JP7120521 B2 JP 7120521B2 JP 2018240762 A JP2018240762 A JP 2018240762A JP 2018240762 A JP2018240762 A JP 2018240762A JP 7120521 B2 JP7120521 B2 JP 7120521B2
Authority
JP
Japan
Prior art keywords
jig
electronic component
package
solder
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018240762A
Other languages
English (en)
Other versions
JP2020102568A (ja
Inventor
康之 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2018240762A priority Critical patent/JP7120521B2/ja
Priority to US16/721,007 priority patent/US11282809B2/en
Priority to CN201911324282.XA priority patent/CN111383923A/zh
Publication of JP2020102568A publication Critical patent/JP2020102568A/ja
Application granted granted Critical
Publication of JP7120521B2 publication Critical patent/JP7120521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、電子部品の製造方法及び半導体装置の製造方法に関する。
特許文献１には、熱処理により溶融したはんだによって実装基板の電極部にはんだバンプを形成する実装基板の製造方法、及び当該実装基板を備える半導体装置が記載されている。この実装基板の製造方法においては、基板の電極面に、スクリーン印刷法を用いてクリームはんだを印刷した後、熱処理を行いはんだを溶融させてはんだバンプを形成している。
特許文献２には、パッケージ内に設けられたマウント部の所定領域に半導体チップを半田付けしてなる半導体装置の製造工程が記載されている。この半導体装置の製造工程においては、パッケージのマウント部に対して隆起して形成されたチップ取付部上に、半導体チップを手作業によって半田により取り付けている。
特開２００２－２６１１２０号公報 特開平６－３１４７４９号公報
上記の特許文献１及び特許文献２に記載された半導体装置を製造する際、実装される電子部品の電極に溶融したはんだを付着させ、パッケージ又は基板等の被実装体に、当該電極のはんだ接続によって電子部品を実装する場合がある。そのような場合、例えば、溶融したはんだを、手作業によって電子部品の電極に付着させることが考えられる。
一方、電極のはんだ接続によって電子部品を被実装体に実装する際、電極のうち被実装体に接続される予定の位置に対し、はんだの付着位置が大きくずれていたり、付着したはんだの量が不足していたりすると、例えば、電極と被実装体との接続面積の不足等により、電子部品と被実装体との間において導通不良が発生しやすくなる。しかしながら、電極に手作業によってはんだを付着させる方法では、電極に対して所望の状態ではんだを付着させることが困難である。
本発明は、このような問題点に鑑みてなされたものであり、電極のはんだ接続によって電子部品を被実装体に実装する際に、電子部品と被実装体との間の導通不良を低減可能な電子部品の製造方法及び半導体装置の製造方法を提供することを目的とする。
上述した課題を解決するために、一実施形態に係る製造方法は、電極を端部に有する電子部品の製造方法であって、前記電子部品を載置させる載置面を含む台座に対し、前記台座に向けて傾斜する通路が形成された治具を、ヒータブロック上に載置する第１工程と、前記電極を前記通路に対向させて、前記電子部品を前記載置面に配置する第２工程と、前記通路にボール状のはんだを転がし、前記電極まで到達させる第３工程と、前記台座を介して前記はんだを融解し、前記融解したはんだを前記電極に付着させる第４工程、を含む電子部品の製造方法である。
また、別の実施形態に係る製造方法は、電極を端部に有する電子部品の製造方法であって、前記電子部品を載置させる載置面を含む台座に対し、前記台座に向けて傾斜する通路が形成された治具を、被実装体に載置し、且つ前記被実装体をヒータブロック上に載置する第１工程と、前記電極を前記通路に対向させて、前記電子部品を前記載置面に配置する第２工程と、前記通路にボール状のはんだを転がし、前記電極まで到達させる第３工程と、前記台座を介して前記はんだを融解し、前記融解したはんだを前記電極に付着させる第４工程、を含む電子部品の製造方法である。
本発明の一実施形態に係る製造方法によれば、電極のはんだ接続によって電子部品を被実装体に実装する際に、電子部品と被実装体との間の導通不良を低減可能となる。
図１は、一実施形態に係る半導体装置としての変調器の概略構成を示す平面図である。 図２は、図１のＩＩ―ＩＩ線に沿った断面図である。 図３は、一実施形態に係る治具の概略構成を示す斜視図である。 図４は、図３に示す治具を上方から見た平面図である。 図５は、図４のＶ－Ｖ線に沿った断面図である。 図６は、図３のＶＩ－ＶＩ線に沿った断面図である。 図７は、治具の台座付近を拡大して示す断面斜視図である。 図８は、電子部品の製造方法の手順を示すフローチャートである。 図９（ａ）～図９（ｄ）は、電子部品の製造方法の各工程を示す模式図である。 図１０（ａ）は、図９（ｂ）に示す治具を上方から見た平面図である。図１０（ｂ）は、治具の台座付近を拡大して示す斜視図である。 図１１（ａ）は、図９（ｃ）に示す治具を上方から見た平面図である。図１１（ｂ）は、図１１（ａ）のＸＩＢ－ＸＩＢ線に沿った断面図である。 図１２は、はんだが電極に到達した状態を示す斜視図である。 図１３（ａ）は、図９（ｄ）に示すパッケージ及び治具を上方から見た平面図である。図１３（ｂ）は、図１３（ａ）のＸＩＩＩＢ－ＸＩＩＩＢ線に沿った断面図である。 図１４（ａ）～図１４（ｃ）は、電子部品の製造方法の各工程を示す模式図である。 図１５（ａ）は、図１４（ａ）に示す治具を上方から見た平面図である。図１５（ｂ）は、図１４（ｂ）に示す治具を上方から見た平面図である。 図１６は、図１４（ｃ）に示すパッケージ及び治具を上方から見た平面図である。 図１７は、変形例に係る治具を示す断面図である。 図１８（ａ）～図１８（ｄ）は、変形例に係る電子部品の製造方法の各工程を示す模式図である。 図１９（ａ）は、１つの変形例に係る通路を有する治具の概略構成を示す斜視図である。図１９（ｂ）は図１９（ａ）のＸＩＸＢ－ＸＩＸＢ線に沿った断面図である。図１９（ｃ）は、図１９（ａ）に示す治具を上方から見た平面図である。 図２０（ａ）は、別の変形例に係る通路を有する治具の概略構成を示す斜視図である。図２０（ｂ）は、図２０（ａ）のＸＸＢ－ＸＸＢ線に沿った断面図である。図２０（ｃ）は、図２０（ｂ）のＸＸＣ－ＸＸＣ線に沿った断面図である。
［本発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。一実施形態に係る製造方法は、電極を端部に有する電子部品の製造方法であって、前記電子部品を載置させる載置面を含む台座に対し、前記台座に向けて傾斜する通路が形成された治具を、ヒータブロック上に載置する第１工程と、前記電極を前記通路に対向させて、前記電子部品を前記載置面に配置する第２工程と、前記通路にボール状のはんだを転がし、前記電極まで到達させる第３工程と、前記台座を介して前記はんだを融解し、前記融解したはんだを前記電極に付着させる第４工程、を含む電子部品の製造方法である。
この電子部品の製造方法においては、第１工程において準備する治具には、台座に向けて傾斜する通路が形成されている。第３工程において、ボール状のはんだは、通路を転がることで電極に向かって移動する。これにより、電極に到達する位置にはんだを位置決めすることができる。そして、第４工程において、電極に到達した位置ではんだが加熱融解することができる。以上により、はんだを常時同じ融解状態で電極に付着することができる。
別の製造方法においては、電極を端部に有する電子部品の製造方法であって、前記電子部品を載置させる載置面を含む台座に対し、前記台座に向けて傾斜する通路が形成された治具を、被実装体に載置し、且つ前記被実装体をヒータブロック上に載置する第１工程と、前記電極を前記通路に対向させて、前記電子部品を前記載置面に配置する第２工程と、前記通路にボール状のはんだを転がし、前記電極まで到達させる第３工程と、前記台座を介して前記はんだを融解し、前記融解したはんだを前記電極に付着させる第４工程、を含む電子部品の製造方法である。
この電子部品の製造方法においては、第１工程において、冶具を被実装体に載置し、被実装体をヒータブロック上に載置する。治具には、台座に向けて傾斜する通路が形成されている。第３工程において、ボール状のはんだは、通路を転がることで電極に向かって移動する。これにより、電極に到達する位置にはんだを位置決めすることができる。そして、第４工程において、電極に到達した位置ではんだが加熱融解することができる。以上により、はんだを常時同じ融解状態で電極に付着することができ、電子部品を被実装体へ移送する距離を短くできる。
更に別の製造方法は、上記の電子部品の製造方法の各工程を備え、前記第４工程の後、前記電子部品を前記治具から前記被実装体へ移送する、半導体装置の製造方法であってもよい。この場合、電極に到達した位置ではんだが加熱融解することができるため、電子部品と被実装体との間の導通不良を低減することができる。
上記の半導体装置の製造方法は、前記電子部品を前記被実装体へ移送した後、前記被実装体上に半導体素子を搭載する第５工程を更に備え、前記第５工程は、前記被実装体から前記治具を取り除き、前記治具を取り除いた領域に前記半導体素子を搭載してもよい。この場合、半導体素子が配置される配置領域を有効活用できる。
［本発明の実施形態の詳細］
本発明の実施形態に係る電子部品の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明においては、同一要素又は同一機能を有する要素には同一の符号を付し、重複する説明を省略する場合がある。また、図面には、Ｘ軸、Ｙ軸、及びＺ軸により規定される直交座標系Ｓを示す。
（半導体装置の構成）
図１及び図２を参照し、半導体装置１の構成について説明する。図１は、一実施形態に係る半導体装置としての変調器の概略構成を示す平面図である。半導体装置１は、変調器以外にもＩＣＲ（integrated coherent receiver:集積型コヒーレントレシーバ）などの半導体素子を用いることができる。また、パッケージ２の形状は異なるが(不図示)、半導体素子としてＦＥＴなども用いることができる。図２は、図１のＩＩ―ＩＩ線に沿った断面図である。図１に示される半導体装置１は変調器として動作し、半導体レーザー等から入力された光を変調して光信号として出力する装置である。図１及び図２に示されるように、半導体装置１は、パッケージ２と、電子部品としての複数（例えば４つ）のチップコンデンサ３Ａ（第１電子部品）及び複数（例えば２つ）のチップコンデンサ３Ｂ（第２電子部品）と、変調器４と、を備える。なお、図面において、変調器４は仮想線によって示されている。
パッケージ２は、複数のチップコンデンサ３Ａ，３Ｂ及び変調器４を収容する部材である。パッケージ２は、例えば、鉄、ニッケルおよびコバルト等の合金、銅およびタングステンの合金、又はセラミック（酸化アルミニウム）によって形成されている。パッケージ２は、ベース部２１と、フレーム部２２とを有する。ベース部２１は、矩形板状を呈している。フレーム部２２は、矩形環状を呈しており、ベース部２１の主面２１ａの周縁部からベース部２１の厚み方向（ここでは、Ｚ方向）に沿って延在している。ベース部２１及びフレーム部２２によって複数のチップコンデンサ３Ａ，３Ｂ及び変調器４を収容するための収容空間Ｖが形成されている。
パッケージ２の長さ方向（ここでは、Ｘ方向）の一方側（図１及び図２における紙面右側）の側部には、収容空間Ｖからフレーム部２２を貫通して外部空間に突出するフィードスルー２３が設けられている。フィードスルー２３は、パッケージ２の幅方向（ここでは、Ｙ方向）の全長に亘って延びるセラミック層２３ａと、セラミック層２３ａに積層され、チップコンデンサ３Ａ，３Ｂが実装されるための所定の配線パターン（図４参照）を形成する複数のメタライズ層２３ｂと、を有する。一例として、セラミック層２３ａは、アルミナによって形成されている。メタライズ層２３ｂは、例えばチタン、白金、及び金を含む多膜層（下からＴｉ／Ｐｔ／Ａｕ）、又はタングステンによって形成されている。メタライズ層２３ｂには、例えば外部空間の回路（不図示）等に接続されるリードピン（例えば図９等参照）が接合される。
図１及び図２に示されるように、パッケージ２の長さ方向の他方側（図１及び図２における紙面左側）の側部には、フレーム部２２を貫通して収容空間Ｖ及び外部空間に連通するウィンドウパイプ２４が設けられている。本実施形態において、ウィンドウパイプ２４には、２つの挿通孔２４ａが形成されている。２つの挿通孔２４ａは、パッケージ２の幅方向に沿って並んで配置されている。ウィンドウパイプ２４は、例えばコバール等の合金、又は鉄とニッケルの合金によって形成されている。
パッケージ２の収容空間Ｖには、変調器４が配置されるためのステージ２５が設けられている。ステージ２５は、平坦な支持面２５ａを含む矩形板状を呈している。ステージ２５は、ベース部２１の主面２１ａの略中央部に固定されている。支持面２５ａは、変調器４が配置される領域Ｒ１（配置領域）を構成している。パッケージ２の長さ方向において、ステージ２５の一方側にはフィードスルー２３が隣接している。パッケージ２の長さ方向において、ステージ２５の他方側には、ブロック２６が配置されている。ブロック２６は、フレーム部２２に固定されている。ステージ２５とブロック２６とは、凹部２７（第１嵌合部）を介して隣り合っている。すなわち、パッケージ２には、領域Ｒ１の側方に位置する凹部２７が形成されている。凹部２７からは、ベース部２１が露出している。図１に示されるように、凹部２７の幅方向（ここでは、Ｙ方向）のサイズは、ステージ２５の幅方向（ここでは、Ｙ方向）のサイズよりも大きい。凹部２７は、ステージ２５の一部を囲むＵ字形状を呈している。凹部２７は、拡幅部２７ａを有している。拡幅部２７ａは、ステージ２５の幅方向に沿ってステージ２５を挟む位置に形成されている。拡幅部２７ａは、ステージ２５の支持面２５ａを臨む方向（ここでは、Ｚ方向）から見て、ステージ２５の端部からパッケージ２の長さ方向の他方側に向かってパッケージ２の幅方向に徐々に拡幅する形状を呈している。
パッケージ２の収容空間Ｖには、複数の電子部品が実装されている。電子部品は、はんだ１０（後述）を付着させたチップコンデンサ３Ａ、又は、はんだ１０を付着させたチップコンデンサ３Ｂによって構成されている。チップコンデンサ３Ａ，３Ｂはそれぞれ略直方体形状を呈しており、長手方向の両端部に電極Ｐを有している。電極Ｐは、すず（Ｓｎ）又は金（Ａｕ）等によって形成されている。本実施形態において、チップコンデンサ３Ａ，３Ｂは、互いに同じ寸法形状を有している。チップコンデンサ３Ａ，３Ｂの長手方向のサイズは、チップコンデンサ３Ａ，３Ｂの短手方向のサイズの倍以上である。一例として、チップコンデンサ３Ａ，３Ｂの長手方向のサイズは０．６ｍｍであり、チップコンデンサ３Ａ，３Ｂの短手方向のサイズは０．３ｍｍであり、チップコンデンサ３Ａ，３Ｂの高さ方向のサイズは０．３ｍｍである。
図１に示されるように、チップコンデンサ３Ａは、長手方向が第１方向（ここでは、Ｘ方向）に沿う向きに配置され、Ｘ方向における両端部に電極Ｐを有している。チップコンデンサ３Ａは、Ｘ方向に沿って隣り合う２つのメタライズ層２３ｂそれぞれに各電極Ｐがはんだ接合されることによって、パッケージ２に実装されている。チップコンデンサ３Ｂは、その長手方向が第２方向（ここでは、Ｙ方向）に沿う向きに配置され、Ｙ方向における両端部に電極Ｐを有している。チップコンデンサ３Ｂは、Ｙ方向に沿って隣り合う２つのメタライズ層２３ｂそれぞれに各電極Ｐがはんだ接合されることによって、パッケージ２に実装されている。
図１及び図２に示されるように、パッケージ２には、複数のはんだ１０と、複数の規制部１１とが設けられている。はんだ１０は、各電極Ｐをメタライズ層２３ｂに接合している。規制部１１は、フィードスルー２３上ではんだ１０が流動することを規制する。規制部１１は、例えばアルミナコート等のセラミック材料によって形成されている。各チップコンデンサ３Ａ，３Ｂの一方側及び他方側には、一対の規制部１１が設けられている。すなわち、各チップコンデンサ３Ａ，３Ｂは、一対の規制部１１に挟まれている。本実施形態において、各チップコンデンサ３Ａ，３Ｂは、Ｘ方向に沿って一対の規制部１１に挟まれている。一対の規制部１１は、複数のチップコンデンサ３Ａ，３Ｂのうちのいずれか１つを挟んでいてもよく、複数のチップコンデンサ３Ａ，３Ｂのうちのいずれか２つ以上を一括して挟んでいてもよく、複数のチップコンデンサ３Ａ，３Ｂの全てを一括して挟んでいてもよい。本実施形態では、４つのチップコンデンサ３Ａが一括して一対の規制部１１に挟まれており、２つのチップコンデンサ３Ｂそれぞれが一対の規制部１１に挟まれている。
変調器４は、パッケージ２における領域Ｒ１に配置されている。具体的には、変調器４は、ステージ２５の支持面２５ａに固着されている。変調器４には、光導波路（不図示）と当該光導波路に接続された複数のパッド（不図示）とが設けられている。光導波路は、例えば、ウィンドウパイプ２４の一方の挿通孔２４ａに接続された光入力ポート（不図示）を起点としてパッケージ２の長さ方向の一方側に向かって延びると共にＵ字状に折り返して、ウィンドウパイプ２４の他方の挿通孔２４ａに接続された光出力ポート（不図示）に戻る形状を呈している。各パッドは、例えばワイヤボンディング（不図示）等によって、フィードスルー２３の配線（各メタライズ層２３ｂ）に接続されている。
（治具の構成）
次に、図３～図７を参照し、一実施形態に係る半導体装置としての半導体装置１を製造する際に用いられる治具の構成について説明する。以下の説明においては、半導体装置１を製造する際の治具の上下方向に準じて、Ｚ方向を上下方向として「上」及び「下」を用いる場合がある。図３は、一実施形態に係る治具の概略構成を示す斜視図である。図３に示される治具５は、半導体装置１を製造する工程のうち、チップコンデンサ３Ａ，３Ｂの各電極Ｐをパッケージ２のメタライズ層２３ｂにはんだ接続する際に用いられる。治具５は、略矩形板状を呈しており、はんだが付着しにくい材料（例えば、ステンレス：クロムとニッケルの合金、アルミナ：酸化アルミニウム、又はアルミニウム等）によって形成されている。
図４は、図３に示す治具５を上方から見た平面図である。図５は、図４のＶ－Ｖ線に沿った断面図である。図６は、図３のＶＩ－ＶＩ線に沿った断面図である。なお、図４及び図５は、治具５がパッケージ２上に載置された状態を示している。また、図５では、パッケージ２のうちステージ２５の手前側が省略されている。図４及び図５に示されるように、治具５は、パッケージ２における領域Ｒ１から凹部２７に亘る領域Ｒ２（載置領域）に載置される。一例として、治具５のサイズは、変調器４よりも大きく、且つパッケージ２の収容空間Ｖよりも小さい。本実施形態において、治具５が載置される領域Ｒ２は、領域Ｒ１の全てを含む。なお、領域Ｒ２は、領域Ｒ１の全てを含んでいなくてもよく、領域Ｒ１の少なくとも一部を含んでいればよい。
治具５の最大外形のうち、長さ方向（パッケージ２の長さ方向と同じ方向であって、ここではＸ方向）におけるサイズＤ１は、例えば３０ｍｍ以下且つ３ｍｍ以上であってもよく、一例として１０ｍｍ又は８．０ｍｍである。治具５の幅方向（パッケージ２の幅方向と同じ方向であって、ここではＹ方向）におけるサイズＤ２は、例えば３０ｍｍ以下且つ３ｍｍ以上であってもよく、一例として１０ｍｍ又は９．０ｍｍである。治具５の最大外形のうち、治具５の厚み方向（パッケージ２のベース部２１の厚み方向と同じ方向であって、ここではＹ方向）におけるサイズＤ３は、例えば２．５ｍｍ以下且つ１．３ｍｍ以上であってもよく、一例として２ｍｍ又は１．５ｍｍである。
治具５は、パッケージ２上に載置された状態において、パッケージ２のベース部２１側に位置する底面５ａと、底面５ａと反対側に位置する主面５ｂと、側面５ｃ，５ｄ，５ｅ，５ｆを含む。側面５ｃ，５ｄは、治具５の長さ方向に沿って互いに対向しており、パッケージ２上に載置された状態において、フィードスルー２３が設けられている側に側面５ｃが位置し、ウィンドウパイプ２４が設けられている側に側面５ｄが位置する。側面５ｅ，５ｆは、治具５の幅方向に沿って互いに対向している。
図３及び図４に示されるように、治具５における主面５ｂには、複数（ここでは４つ）の突起５１と、複数（ここでは４つ）の通路（通路５２Ａ，５２Ｂ）が設けられている。複数の突起５１は、チップコンデンサ３Ａ，３Ｂを保持する。すなわち、治具５は、チップコンデンサ３Ａ，３Ｂを保持する保持部を有する。複数の突起５１は、主面５ｂの中央部にチップコンデンサ３Ａ，３Ｂを保持するための保持空間Ｗを形成している。複数の突起５１は、上方から見た主面５ｂの四隅のそれぞれから、上方から見た主面５ｂの中央に向かって延在し、当該保持空間Ｗを介して互いに対向している。保持部は、複数の突起５１の先端（保持空間Ｗに臨む方向における突起５１の端部）によって形成されている。
本実施形態において、複数の突起５１は、互いに同じ寸法形状を有する。第１方向（ここでは、Ｘ方向）に沿って隣り合う突起５１の先端同士の距離Ｌ１は、チップコンデンサ３Ａの短手方向におけるサイズよりも僅かに大きく、且つチップコンデンサ３Ｂの長手方向におけるサイズよりも小さい。第２方向（ここでは、Ｙ方向）に沿って隣り合う突起５１の先端同士の距離Ｌ２は、チップコンデンサ３Ｂの短手方向におけるサイズよりも僅かに大きく、且つチップコンデンサ３Ａの長手方向におけるサイズよりも小さい。本実施形態では、距離Ｌ１，Ｌ２は互いに同じであって、例えば、０．５ｍｍ未満且つ０．３５ｍｍ以上であってもよく、一例として０．４０ｍｍである。
複数の通路は、Ｘ方向に沿って延在する複数（ここでは２つ）の通路５２Ａ（第１通路）と、Ｙ方向に沿って延在する複数（ここでは、２つ）の通路５２Ｂ（第２通路）とを含む。通路５２Ａ，５２Ｂは、それぞれ保持空間Ｗに連通している。２つの通路５２Ａは、Ｘ方向に保持空間Ｗを挟んで位置し、２つの通路５２Ｂは、Ｙ方向に保持空間Ｗを挟んで位置している。換言すると、複数の通路５２Ａ，５２Ｂは、全体として十字形状を呈している。
２つの通路５２Ａは、それぞれ、Ｙ方向に沿って隣り合う２つの突起５１に挟まれた空間によって形成されている。２つの通路５２Ｂは、それぞれ、Ｘ方向に沿って隣り合う２つの突起５１に挟まれた空間によって形成されている。図３及び図４に示されるように、本実施形態においては、複数の通路５２Ａ，５２Ｂを囲む領域と、複数の突起５１が形成された領域とが面一となっている。各通路５２Ａ，５２Ｂは、保持空間Ｗに向けて下方に傾斜して窪む溝によって形成されている。また、複数の通路５２Ａ，５２Ｂが複数の溝のそれぞれによって形成されていることにより、隣り合う２つの当該溝同士によって突起５１が形成されている。全ての通路５２Ａ，５２Ｂは、上方に（治具５がパッケージ２上に載置された状態において、収容空間Ｖに）開放している。
通路５２Ａ，５２Ｂの幅（２つの突起５１に挟まれた空間）は、保持空間Ｗに近づくにつれて狭くなっている。通路５２Ａ，５２Ｂの幅は、当該通路５２Ａ，５２Ｂの起点（保持空間Ｗから最も遠い部分）から保持空間Ｗに向かう間に、例えば、１／３～１／６に縮小しており、一例として１／４程度縮小している。本実施形態において、通路５２Ａ，５２Ｂの幅は、保持空間Ｗに近づくにつれて連続的に狭くなっている。なお、通路５２Ａ，５２Ｂの幅は、保持空間Ｗに近づくにつれて段階的に狭くなっていてもよく、その場合には、後述するボール状のはんだ１０の直径よりも小さい段階ごとに狭くなるように形成されているとよい。
図３及び図６に示されるように、治具５がパッケージ２上に載置された状態において、通路５２Ａ，５２Ｂの底面５２ａは、保持空間Ｗに向けてパッケージ２の底面２ａ（パッケージ２が載置される水平な面に略平行な面であって、ここでは、ＸＹ平面に略平行な面）に対して下方に傾斜している。すなわち、治具５がパッケージ２上に載置された状態において、通路５２Ａ，５２Ｂの底面５２ａの高さは、保持空間Ｗに連通する位置において、最も低くなっている。換言すると、通路５２Ａ，５２Ｂは、保持空間Ｗに連通する終点Ｔにおいて、最も深くなっている。本実施形態において、底面２ａに対する底面５２ａの傾斜角は、例えば１５°未満且つ３°以上であってもよく、一例として５°である。
図３及び図６に示されるように、治具５は、台座５３を有している。台座５３は、２つの通路５２Ａの終点Ｔの間及び２つの通路５２Ｂの終点Ｔの間に形成されている。図７は、治具の台座５３付近を拡大して示す断面斜視図である。図６及び図７に示されるように、台座５３は、チップコンデンサ３Ａ，３Ｂを載置させる載置面５３ａと、通路５２Ａ、５２Ｂの底面５２ａ側から載置面５３ａまで延在する複数の側面５３ｂと、を含む。
載置面５３ａは、治具５がパッケージ２上に載置された状態において、底面２ａに略平行な平坦面である。載置面５３ａの中央部の幅方向（ここでは、Ｘ方向及びＹ方向）のサイズＤ４は、チップコンデンサ３Ａ，３Ｂの長手方向におけるサイズよりも小さい。したがって、保持空間Ｗにチップコンデンサ３Ａ，３Ｂが配置される際、載置面５３ａの中央部には、チップコンデンサ３Ａ，３Ｂの長手方向における一部（例えば中央部）が載置される。サイズＤ４は、例えば隣り合う突起５１の先端同士の距離Ｌ１，Ｌ２（図４参照）よりも短く、一例として０．３ｍｍである。また、終点Ｔにおける底面５２ａに対する載置面５３ａの高さＨは、例えば後述するボール状のはんだ１０の直径よりも小さく、一例として０．１ｍｍである。
複数の側面５３ｂは、Ｘ方向に沿って隣り合う突起５１の先端同士、及び、Ｙ方向に沿って隣り合う突起５１の先端同士を接続している。複数の側面５３ｂは、例えば互いに同じ寸法形状を有する。複数の側面５３ｂは、Ｘ方向に沿って互いに対向する２つの側面５３ｂと、Ｙ方向に沿って互いに対向する２つの側面５３ｂと、を含む。Ｘ方向に沿って互いに対向する２つの側面５３ｂは、当該側面５３ｂのＹ方向の中央部に向かうにつれて互いに近づく向きに湾曲する曲面形状を呈している。同様に、Ｙ方向に沿って互いに対向する２つの側面５３ｂは、当該側面５３ｂのＸ方向の中央部に向かうにつれて互いに近づく向きに湾曲する曲面形状を呈している。すなわち、側面５３ｂは、隙間Ｕを形成しており、当該隙間Ｕの幅は、各通路５２Ａ，５２Ｂの終点Ｔから保持空間Ｗ側に更に向かうにつれて狭くなっている。
図３及び図４に戻り、治具の主面５ｂには、複数（ここでは、４つ）の凹部５４と、枠部５５とが更に設けられている。複数の凹部５４は、保持空間Ｗ及び通路５２Ａ，５２Ｂとは離間した位置に設けられている。４つの凹部５４は、上方から見た主面５ｂの四隅にそれぞれ位置している。枠部５５は、主面５ｂに載置される各部品（例えば、チップコンデンサ３Ａ，３Ｂ、ボール状のはんだ１０等）が主面５ｂの外部に落下することを規制する。枠部５５は、主面５ｂ側に形成された各部（突起５１、通路５２Ａ，５２Ｂ、台座５３、凹部５４等）を囲む部分である。枠部５５は、上方から見た主面５ｂの周縁部の全周に亘って延在し、底面５ａと反対側に突出している。
図５に示されるように、治具５における底面５ａは、治具５がパッケージ２上に載置される際、ステージ２５の支持面２５ａに対向する。治具５には、この底面５ａ側において、凸部５６（第２嵌合部）が形成されている。凸部５６は、治具５がパッケージ２のステージ２５上に載置された際に、底面５ａからステージ２５の支持面２５ａよりも下方に突出して、パッケージ２の凹部２７に嵌合する。したがって、側面５ｄにおける治具５の厚みは、側面５ｃにおける治具５の厚みよりも大きい。凸部５６は、凹部２７に対応する位置に設けられ、凹部２７に対応する寸法形状を有する。図４及び図５に示されるように、凸部５６のＸ方向のサイズは、凹部２７のＸ方向のサイズよりも僅かに小さい。凸部５６のＹ方向のサイズは、凹部２７のＹ方向のサイズよりも僅かに小さい。凸部５６は、ステージ２５の支持面２５ａを臨む方向から見て、凹部２７の拡幅部２７ａに対応して拡幅する拡幅部５６ａを有している。
図３～図５に戻り、治具５における側面５ｅには、側面５ｆ側に近づく向きに段階的に窪む凹状部５７が形成されている。同様に、治具５における側面５ｆには、側面５ｅ側に近づく向きに窪む凹状部５７が形成されている。側面５ｅ，５ｆの凹状部５７同士は、Ｙ方向に沿って互いに対向して位置している。各凹状部５７のＸ方向における位置は、治具５のＸ方向の重心と一致している。
（電子部品の製造方法）
続けて、図８～図１６を参照し、一実施形態に係る電子部品の製造方法として、上述した半導体装置１の製造方法について説明する。図８は、電子部品の製造方法の手順を示すフローチャートである。図９（ａ）～図９（ｄ）は、電子部品の製造方法の各工程を示す模式図である。
図８に示されるように、電子部品の製造方法においては、まず、工程Ｓ１を行う。工程Ｓ１では、上述した治具５を準備する。このとき、治具５と共に上述したパッケージ２を準備し、パッケージ２上に治具５を載置する。ここでは、例えばピンセット（不図示）等で治具５を把持し、手作業により行う。治具５を把持する際には、側面５ｅ，５ｆの凹状部５７を把持する。そして、図４及び図５に示されるように、パッケージ２の領域Ｒ２に治具５を載置する。これにより、パッケージ２のステージ２５の支持面２５ａに底面５ａを配置すると共に、パッケージ２の凹部２７と治具５の凸部５６とを互いに嵌合させる。なお、パッケージ２には、リードピンＬ等が接続されていてもよい。
次に、工程Ｓ２（第１工程）を行う。図９（ａ）に示されるように、工程Ｓ２では、工程Ｓ１において準備した治具５及びパッケージ２をヒータブロック６上に搭載する。この際、治具５及びパッケージ２は、ヒータブロック６で吸着され保持される。ヒータブロック６における治具５及びパッケージ２を搭載した面６ａは、例えば水平面（すなわち、ＸＹ平面）に略平行となっている。このとき、治具５は一定の姿勢に維持される。また、治具５はパッケージ２上に載置された状態である。続く工程においても同様であり、本実施形態においては、治具５をパッケージ２上に載置した状態で、且つ治具５を一定の姿勢に維持した状態で後述する工程Ｓ９まで行う。これにより、工程Ｓ９までの間、治具５の通路５２Ａ，５２Ｂの各底面５２ａは、保持空間Ｗに向けて水平面に対して下方に傾斜する（図３及び図６参照）。
次に、工程Ｓ３を行う。工程Ｓ３では、ヒータブロック６の加熱を開始する。例えば、ヒータブロック６における面６ａが所定温度（本実施形態では、２３０℃）まで上昇するようにヒータブロック６を設定し、所定時間が経過するまで待機する。以下の工程において、加熱を停止するまでは、ヒータブロック６における面６ａが所定温度に維持される。なお、予め加熱されたヒータブロック６上に治具５を載置し、治具５上にパッケージ２を搭載しても良い。
次に、工程Ｓ４（第２工程）を行う。本実施形態では、まず、上述したチップコンデンサ３Ａをパッケージ２に実装する。この工程Ｓ４では、図９（ｂ）に示されるように、電子部品本体としてのチップコンデンサ３Ａを治具５に配置する。ここでは、チップコンデンサ３Ａをピンセット等で把持し、手作業により行う。図１０（ａ）は、図９（ｂ）に示す治具５を上方から見た平面図である。図１０（ｂ）は、治具５の台座５３付近を拡大して示す斜視図である。図１０に示されるように、チップコンデンサ３Ａを実装する際には、２つの通路５２Ａのそれぞれに電極Ｐが臨む状態で保持空間Ｗにチップコンデンサ３Ａを配置する。具体的には、チップコンデンサ３Ａの中央部を台座５３の載置面５３ａに載置する。
次に、工程Ｓ５（第３工程）を行う。工程Ｓ５では、図９（ｃ）に示されるように、ボール状のはんだ１０を治具５に投入する。図１１（ａ）は、図９（ｃ）に示す治具５を上方から見た平面図である。図１１（ｂ）は、図１１（ａ）のＸＩＢ－ＸＩＢ線に沿った断面図である。図１２は、はんだ１０が電極Ｐに到達した状態を示す斜視図である。図１１及び図１２に示されるように、チップコンデンサ３Ａを実装する際の工程Ｓ５においては、通路５２Ａに沿ってボール状のはんだ１０を転がして、チップコンデンサ３Ａの電極Ｐまではんだ１０を到達させる。具体的には、はんだ１０をピンセット等で把持し、手作業により通路５２Ａにおける起点側にはんだ１０を載置することにより、はんだ１０を通路５２Ａに沿って転がす。
このとき、２つの通路５２Ａのそれぞれに沿ってはんだ１０を転がして、それぞれの電極Ｐまではんだ１０を到達させる。はんだ１０のサイズは、例えば直径０．２ｍｍ程度である。ここで、図１１（ｂ）に示されるように、治具５は、電極Ｐに対向する対向面５ｇを有する。対向面５ｇは、台座５３の載置面５３ａよりも下方に位置している。したがって、はんだ１０が電極Ｐに到達したとき、台座５３によって形成された隙間Ｕは、電極Ｐと対向面５ｇとによって維持される。
その状態で、工程Ｓ６（第４工程）を行う。工程Ｓ６では、はんだ１０を加熱しつつ、はんだ１０が融解するまで待機する。例えば、所定時間（本実施形態では、５秒程度）が経過するまで待機する。所定時間が経過すると、はんだ１０が融解し、チップコンデンサ３Ａは電極Ｐにはんだを付着させた状態となる。このとき、融解したはんだ１０の一部が隙間Ｕに流れ込み、チップコンデンサ３Ａは電極Ｐの底面Ｐａ（図１３（ｂ）参照）にもはんだ１０を付着させた状態となる。これにより、電子部品（すなわち、はんだ１０を付着させた電子部品本体）が製造される。
加熱融解したはんだ１０が電極Ｐに付着した状態で、工程Ｓ７を行う。工程Ｓ７では、図９（ｄ）に示されるように、チップコンデンサ３Ａをパッケージ２の所定の実装位置上に移送する。このとき、融解したはんだ１０は、それぞれの電極Ｐに付着している。ここでは、チップコンデンサ３Ａをピンセット等で把持し、手作業により行う。なお、当該移送は、図１２に破線で示されるように、治具５の凹部５４を用いて、電極Ｐに付着したはんだ１０の状態を調節した後に行ってもよい。具体的には、凹部５４の縁、側面、又は底面等を用いて、電極Ｐに付着したはんだ１０のうち余剰な量を除去したり、電極Ｐに対するはんだ１０の位置を微調整したり、はんだ１０の濡れ性を調整したりすることにより、はんだ１０の状態を調節する。
図１３（ａ）は、図９（ｄ）に示すパッケージ２及び治具５を上方から見た平面図である。図１３（ｂ）は、図１３（ａ）のＸＩＩＩＢ－ＸＩＩＩＢ線に沿った断面図である。図１３に示されるように、実装位置上（例えば、Ｘ方向に沿って互いに隣り合う２つのメタライズ層２３ｂ上）に移送されたチップコンデンサ３Ａは、治具５の保持空間Ｗに配置されていた状態と同様の姿勢でフィードスルー２３のメタライズ層２３ｂにはんだ接続される。
次に、工程Ｓ８を行う。工程Ｓ８では、工程Ｓ７において実装位置上に移送したチップコンデンサ３Ａが、電極Ｐのはんだ接続によってパッケージ２に実装される電子部品のうち最後の電子部品であるか否かを確認する。最後の電子部品ではない場合、工程Ｓ４に戻る。以後、最後の電子部品に対する工程Ｓ７が完了するまでは、工程Ｓ４～工程Ｓ７を繰り返し行う。
本実施形態においては、次の工程Ｓ４～工程Ｓ７として、上述したチップコンデンサ３Ｂをパッケージ２に実装する際の各工程を行う。図１４（ａ）～図１４（ｄ）は、チップコンデンサ３Ｂを実装する際の各工程を示す模式図である。ここでの工程Ｓ４では、図１４（ａ）に示されるように、電子部品本体としてのチップコンデンサ３Ｂを治具５に配置する。図１５（ａ）は、図１４（ａ）に示す治具５を上方から見た平面図である。図１５（ａ）に示されるように、チップコンデンサ３Ｂを実装する際には、工程Ｓ４において、通路５２Ｂに電極Ｐが臨む状態で、保持空間Ｗにチップコンデンサ３Ｂを手作業により配置する。このとき、２つの通路５２Ｂのそれぞれに電極Ｐが臨む状態でチップコンデンサ３Ｂを配置する。具体的には、チップコンデンサ３Ｂの中央部を台座５３の載置面５３ａに載置する。
次に、工程Ｓ５を行う。工程Ｓ５では、図１４（ｂ）に示されるように、ボール状のはんだ１０を治具５に投入する。図１５（ｂ）は、図１４（ｂ）に示す治具５を上方から見た平面図である。図１５（ｂ）に示されるように、チップコンデンサ３Ｂを実装する際の工程Ｓ５においては、通路５２Ｂに沿ってはんだ１０を転がして、チップコンデンサ３Ｂの電極Ｐまではんだ１０を到達させる。具体的には、はんだ１０をピンセット等で把持し、手作業により通路５２Ｂにおける起点側にはんだ１０を載置することにより、はんだ１０を通路５２Ｂに沿って転がす。このとき、２つの通路５２Ｂのそれぞれに沿ってはんだ１０を転がして、それぞれの電極Ｐまではんだ１０を到達させる。
次に、工程Ｓ６，Ｓ７を順に行う。工程Ｓ６は、上述したチップコンデンサ３Ａを実装する際の工程Ｓ６と同様である。工程Ｓ７では、図１４（ｃ）に示されるように、チップコンデンサ３Ｂをパッケージ２の所定の実装位置上に移送する。このとき、融解したはんだ１０は、それぞれの電極Ｐに付着している。なお、上述したチップコンデンサ３Ａを実装する際の工程Ｓ６と同様に、治具５の凹部５４を用いて電極Ｐに付着したはんだ１０の状態を調節した後に、チップコンデンサ３Ｂを実装位置上に移送してもよい。
図１６は、図１４（ｃ）に示すパッケージ２及び治具５を上方から見た平面図である。図１６に示されるように、実装位置上（例えば、Ｙ方向に沿って互いに隣り合う２つのメタライズ層２３ｂ上）に移送されたチップコンデンサ３Ｂは、治具５の保持空間Ｗに配置されていた状態と同様の姿勢でフィードスルー２３のメタライズ層２３ｂにはんだ接続される。以後、同様に、チップコンデンサ３Ａ，３Ｂの別に応じて通路５２Ａ，５２Ｂを使い分けて、工程Ｓ４～工程Ｓ７をそれぞれ行う。
最後の電子部品に対する工程Ｓ７が完了したら（すなわち、工程Ｓ８において、電極Ｐのはんだ接続によってパッケージ２に実装される電子部品のうち最後の電子部品であることを確認したら）、工程Ｓ９を行う。工程Ｓ９では、ヒータブロック６の加熱を停止する。このとき、治具５及びパッケージ２をヒータブロック６上から移動させ、治具５及びパッケージ２を冷却する。そして、融解していたはんだ１０が硬化することによって、チップコンデンサ３Ａ，３Ｂのパッケージ２への実装が完了する。
次に、工程Ｓ１０を行う。工程Ｓ１０では、パッケージ２から治具５を撤去する。ここでは、例えばピンセット等を用いて治具５を把持し、手作業により行う。治具５を把持する際には、側面５ｅ，５ｆの凹状部５７を把持する。なお、工程Ｓ１０は、工程Ｓ９の前に行ってもよく、工程Ｓ９の途中で行ってもよい。
次に、パッケージ２上から治具５が撤去された状態で、工程Ｓ１１（第５工程）を行う。工程Ｓ１１では、変調器４（図１及び図２参照）をパッケージ２の領域Ｒ１に配置する。なお、このとき、パッケージ２における領域Ｒ２（図４及び図５参照）から治具５が撤去されている。したがって、変調器４を領域Ｒ１に配置することが可能である。その後、変調器４の各パッドを、例えばワイヤボンディング等によって、フィードスルー２３の各メタライズ層２３ｂに接続する。最後に、パッケージ２の上部に蓋部材（不図示）を設けることにより収容空間Ｖを気密封止して、半導体装置１の製造が完了する。
（作用）
以上に説明したように、本実施形態に係る電子部品の製造方法において、工程Ｓ１において準備する治具５には、保持空間Ｗに連通する通路５２Ａ，５２Ｂが形成されている。また、この通路５２Ａ，５２Ｂの幅は、保持空間Ｗに近づくにつれて狭くなっている。これにより、工程Ｓ５において、通路５２Ａ，５２Ｂにおける保持空間Ｗに連通する位置よりも幅の広い位置に供給されたボール状のはんだ１０は、徐々に幅が狭くなる通路５２Ａ，５２Ｂを転がることで保持空間Ｗの電極Ｐに向かって移動する。これにより、ボール状のはんだ１０を供給する位置の自由度を高くしつつ、通路５２Ａ，５２Ｂに沿って当該はんだ１０が転がる間に、電極Ｐに到達する位置にはんだ１０を位置決めすることができる。そして、電極Ｐに到達した位置ではんだ１０が加熱融解するので、工程Ｓ７では、加熱融解したはんだ１０を電極Ｐの一定の範囲内に付着させた状態で、パッケージ２に電極Ｐをはんだ接続できる。以上により、チップコンデンサ３Ａ，３Ｂとパッケージ２との間の導通不良を低減可能となる。
上記の電子部品の製造方法においては、治具５を一定の姿勢に維持した状態で工程Ｓ５を行い、工程Ｓ５において、通路５２Ａ，５２Ｂの底面５２ａは、保持空間Ｗに向けて水平面に対して下方に傾斜している。この構成によれば、工程Ｓ５において、傾斜した通路５２Ａ，５２Ｂ上にボール状のはんだ１０を載置することにより、当該はんだ１０はこの通路５２Ａ，５２Ｂに沿って斜め下方に転がるので、当該はんだ１０をより確実に電極Ｐまで到達させることができる。
上記の電子部品の製造方法においては、パッケージ２上に治具５を載置した状態で工程Ｓ５及び工程Ｓ７を行っている。この構成によれば、工程Ｓ７において、電極Ｐにはんだ１０が付着した状態のチップコンデンサ３Ａ，３Ｂを移送する距離を短くできる。これにより、移送中に、電極Ｐに付着したはんだ１０の状態が悪化することが抑制され、チップコンデンサ３Ａ，３Ｂとパッケージ２との間の導通不良を更に低減可能となる。
上記の電子部品の製造方法は、工程Ｓ７の後に、パッケージ２上に変調器４を配置する工程Ｓ１１を更に備え、工程Ｓ５及び工程Ｓ７において治具５が載置される領域Ｒ２は、パッケージ２における変調器４が配置される領域Ｒ１の少なくとも一部を含み、工程Ｓ１１では、領域Ｒ２から治具５が撤去された状態で、領域Ｒ１に変調器４を配置している。これにより、変調器４が配置される領域Ｒ１を有効活用できる。
上記の電子部品の製造方法において、パッケージ２には、領域Ｒ１の側方に位置する凹部２７が形成されており、治具５には、凹部２７と嵌合する凸部５６が形成されており、工程Ｓ１では、凹部２７と凸部５６とを互いに嵌合させて、治具５をパッケージ２上に載置している。この構成によれば、凹部２７及び凸部５６の嵌合により、パッケージ２に対する治具５の相対移動が規制されるので、作業中に治具５の位置がずれることを抑制できる。
上記の電子部品の製造方法において、治具５は、チップコンデンサ３Ａ，３Ｂを載置させる載置面５３ａを含む台座５３を有し、工程Ｓ５において、治具５のうち電極Ｐに対向する対向面５ｇは、載置面５３ａよりも下方に位置していてもよい。この構成によれば、電極Ｐに到達したボール状のはんだ１０が加熱融解すると、隙間Ｕに流れ込んで電極Ｐの底面Ｐａに付着する。これにより、工程Ｓ７では、加熱融解したはんだ１０を電極Ｐの底面Ｐａの一定の範囲内に付着させた状態で、パッケージ２に電極Ｐをはんだ接続できる。したがって、パッケージ２へのチップコンデンサ３Ａ，３Ｂの実装の作業性を向上できる。
上記の電子部品の製造方法において、チップコンデンサ３Ａ，３Ｂは、互いに対向する一対の端部のそれぞれに電極Ｐを有している。複数の通路５２Ａ，５２Ｂは、第１方向（Ｘ方向）に沿って保持空間Ｗを挟んで位置し、Ｘ方向に沿ってそれぞれ延在する一対の通路５２Ａを含む。工程Ｓ４では、それぞれの通路５２Ａに電極Ｐが臨む状態で、保持空間Ｗにチップコンデンサ３Ａ，３Ｂを配置する。工程Ｓ５では、それぞれの通路５２Ａに沿ってボール状のはんだ１０を転がして、それぞれの電極Ｐまではんだ１０を到達させる。工程Ｓ７では、加熱融解したはんだ１０がそれぞれの電極Ｐに付着した状態で、チップコンデンサ３Ａ，３Ｂをパッケージ２の実装位置上に移送して、パッケージ２にそれぞれの電極Ｐをはんだ接続する。この構成によれば、加熱融解したはんだ１０を各電極Ｐの一定の範囲内に付着させた状態で、パッケージ２に各電極Ｐをはんだ接続できる。したがって、一対の端部のそれぞれに電極Ｐを有するチップコンデンサ３Ａ，３Ｂとパッケージ２との間の導通不良を低減可能となる。
上記の製造方法において、半導体装置１は、電子部品としてのチップコンデンサ３Ａ，３Ｂを備える。チップコンデンサ３Ａは、Ｘ方向における端部に電極Ｐを有する。チップコンデンサ３Ｂは、Ｘ方向に交差する第２方向（Ｙ方向）における端部に電極Ｐを有する。複数の通路５２Ａ，５２Ｂは、Ｘ方向に沿って延在する通路５２Ａと、Ｙ方向に沿って延在する通路５２Ｂと、を含む。チップコンデンサ３Ａをパッケージ２に実装する際には、工程Ｓ４において、通路５２Ａに電極Ｐが臨む状態で、保持空間Ｗにチップコンデンサ３Ａを配置し、工程Ｓ５において、通路５２Ａに沿ってボール状のはんだ１０を転がす。また、チップコンデンサ３Ｂをパッケージ２に実装する際には、工程Ｓ５において、通路５２Ｂに電極Ｐが臨む状態で、保持空間Ｗにチップコンデンサ３Ｂを配置し、工程Ｓ５において、通路５２Ｂに沿ってボール状のはんだ１０を転がす。この構成によれば、チップコンデンサ３Ａをパッケージ２に実装する際、及び、チップコンデンサ３Ｂをパッケージ２に実装する際のそれぞれにおいて、チップコンデンサ３Ａ，３Ｂの姿勢を維持したままで工程Ｓ７を行うことができる。これにより、チップコンデンサ３Ａ，３Ｂを互いに異なる姿勢によってパッケージ２に実装する際の作業性を向上できる。
上記の製造方法において、治具５には、保持空間Ｗ及び通路５２Ａ，５２Ｂとは離間した位置に凹部５４が形成されており、工程Ｓ７では、凹部５４を用いて電極Ｐに付着したはんだ１０の状態を調節した後に、チップコンデンサ３Ａをパッケージ２の実装位置上に移送する。この構成によれば、凹部５４の縁によってはんだ１０の状態を調節するので、パッケージ２へのチップコンデンサ３Ａ，３Ｂの実装の作業性を向上できる。
（変形例）
本発明に係る電子部品の製造方法は、上述した実施形態に限られるものではなく、種々の変形が可能である。例えば、工程Ｓ１において準備される治具は、上述した治具５に限定されない。図１７は、変形例に係る治具を示す断面図である。図１７に示される治具５Ａには、底面５ａにおける凸部５６が設けられていない。治具５Ａの底面５ａ及び底壁５ｈは、治具５ＡのＸ方向の全長に亘って延在している。治具５Ａは、その他の点において治具５と同様の構成を備えている。なお、治具５Ａの寸法形状は、上述した治具５の寸法形状と異なっていてもよい。例えば、治具５Ａは、主面５ｂに臨む方向（ここでは、Ｚ方向）から見て、パッケージ２の収容空間Ｖよりも大きくてもよい。すなわち、治具５Ａは、パッケージ２に収容可能に構成されていなくてもよい。
上述した各工程において、治具５Ａはパッケージ２上に載置された状態でなくてもよい。図１８（ａ）～（ｄ）は、変形例に係る電子部品の製造方法の各工程を示す模式図である。本変形例では、上記実施形態と同様に、半導体装置１を製造する例について説明する。本変形例に係る工程Ｓ１は、図１７に示される治具５Ａを準備する点において上記実施形態に係る工程Ｓ２と相違し、その他の点については上記実施形態に係る工程Ｓ２と同様である。
図１８（ａ）に示されるように、本変形例に係る工程Ｓ２は、治具５Ａ及びパッケージ２を互いに離間させてヒータブロック６上に搭載する点において上記実施形態に係る工程Ｓ２と相違し、その他の点については上記実施形態に係る工程Ｓ２と同様である。具体的には、工程Ｓ２として、治具５Ａを直接ヒータブロック６上に載置する。なお、この状態であっても、上記実施形態の場合と同様に、治具５Ａが一定の姿勢に維持される。また、ヒータブロック６における治具５Ａ及びパッケージ２を搭載した面６ａは、水平面（例えば、ＸＹ平面）に略平行となっている。これにより、治具５Ａの通路５２Ａ，５２Ｂの各底面５２ａは、保持空間Ｗに向けて水平面に対して下方に傾斜する（図３及び図６参照）。
続く工程においても同様であり、本変形例においては、治具５Ａをヒータブロック６上に載置した状態で、且つ治具５Ａを一定の姿勢に維持した状態で工程Ｓ９まで行う。具体的には、図１８（ｂ）に示されるように、本変形例に係る工程Ｓ４は、電子部品本体としてのチップコンデンサ３Ａを、直接ヒータブロック６上に載置された治具５Ａに配置する点で上記実施形態に係る工程Ｓ４と相違する。一方、その他の点については上記実施形態に係る工程Ｓ４と同様に行う。続けて、図１８（ｃ）に示されるように、本変形例に係る工程Ｓ５では、ボール状のはんだ１０を、直接ヒータブロック６上に載置された治具５Ａに投入する点で上記実施形態に係る工程Ｓ５と相違する。一方、その他の点については上記実施形態に係る工程Ｓ５と同様に行う。
本変形例に係る工程Ｓ７は、図１８（ｄ）に示されるように、直接ヒータブロック６上に載置された治具５Ａからチップコンデンサ３Ａを取り出して、当該チップコンデンサ３Ａをパッケージ２上の所定の実装位置に移送する点において上記実施形態に係る工程Ｓ７と相違する。一方、その他の点については上記実施形態に係る工程Ｓ７と同様に行う。続けて、上記実施形態と同様に工程Ｓ８，Ｓ９，Ｓ１１を行う。なお、本変形例に係る製造方法においては工程Ｓ１０を省略する。その後、上記実施形態と同様に、変調器４の各パッドを、例えばワイヤボンディング等によって、フィードスルー２３の各メタライズ層２３ｂに接続する。最後に、パッケージ２の上部に蓋部材（不図示）を設けることにより収容空間Ｖを気密封止して、半導体装置１の製造が完了する。
以上に説明したように、本変形例に係る電子部品の製造方法においては、治具５Ａを用いてチップコンデンサ３Ａ，３Ｂを実装するので、上記実施形態と同様の作用効果が得られる。
また、上記実施形態及び変形例において、治具５，５Ａは、溝によって形成された通路５２Ａ，５２Ｂを有していたが、通路は、溝によって形成されている場合に限定されない。図１９及び図２０は、変形例に係る通路を説明するための図である。なお、図１９及び図２０においては、便宜上、通路以外の図示を簡略化している。図１９（ａ）は、１つの変形例に係る通路を有する治具の概略構成を示す斜視図である。図１９（ｂ）は図１９（ａ）のＸＩＸＢ－ＸＩＸＢ線に沿った断面図である。図１９（ｃ）は、図１９（ａ）に示す治具を上方から見た平面図である。
図１９に示される治具５Ｂは、主面５ｂに設けられた突起５１に代えて、主面５ｂに設けられた一対の壁部材５８を有する点、及び、複数の通路５２Ａ，５２Ｂに代えて、１つの通路５２Ｃ（第１通路，第２通路）を備える点において治具５，５Ａと相違し、その他の点においては、治具５又は治具５Ａと同様に構成されている。一対の壁部材５８は、Ｘ方向又はＹ方向に沿って互いに対向している。通路５２Ｃは、当該一対の壁部材５８によって形成されている点で通路５２Ａ，５２Ｂと相違し、その他の点においては通路５２Ａ又は通路５２Ｂと同様に構成されている。
図２０（ａ）は、別の変形例に係る通路を有する治具の概略構成を示す斜視図である。図２０（ｂ）は、図２０（ａ）のＸＸＢ－ＸＸＢ線に沿った断面図である。図２０（ｃ）は、図２０（ｂ）のＸＸＣ－ＸＸＣ線に沿った断面図である。図２０に示される治具５Ｃには、主面５ｂに設けられた突起５１に代えて、スリット５ｓ及び一対の挿通孔５９が設けられている点、及び、複数の通路５２Ａ，５２Ｂに代えて、２つの通路５２Ｄ（第１通路，第２通路）を備える点において治具５，５Ａと相違し、その他の点においては、治具５又は治具５Ａと同様に構成されている。
スリット５ｓは、主面５ｂから底面５ａに向けて延び、下端部において保持空間Ｗを構成している。一対の挿通孔５９は、治具５の内部に設けられている。一対の挿通孔５９のそれぞれは、主面５ｂから保持空間Ｗに向けて延びて、スリット５ｓまで貫通している。通路５２Ｄは、当該一対の挿通孔５９によって形成されている点で通路５２Ａ，５２Ｂと相違し、その他の点においては通路５２Ａ又は通路５２Ｂと同様に構成されている。
また、本発明は、変調器として動作する半導体装置１を製造する場合に限定されない。半導体装置としては、はんだ接続によって電子部品が実装された種々の半導体装置を適用することができる。本発明に係る製造方法により、半導体装置として、例えばレーザー出力装置、レシーバ等を製造してもよい。
また、電子部品は、上述したチップコンデンサ３Ａ，３Ｂに限定されない。電子部品としては、端部に電極を有する種々の電子部品（例えば、サーミスタ、インダクタ、抵抗等）を適用することができる。なお、適用される電子部品において被実装体にはんだ接続される電極の数、及び電子部品の向きに応じて、治具５，５Ａにおける複数の通路５２Ａ，５２Ｂのうちの一部を任意に省略してもよい。
また、電子部品が実装される対象は、パッケージ２に限定されない。電子部品が実装される被実装体としては、種々のパッケージ又は基板を適用することができる。
１…半導体装置、２…パッケージ（被実装体）、２ａ…底面、３Ａ…チップコンデンサ（第１電子部品）、３Ｂ…チップコンデンサ（第２電子部品）、４…変調器、５，５Ａ，５Ｂ，５Ｃ…治具、５ａ…底面、５ｂ…主面、５ｃ…側面、５ｄ…側面、５ｅ…側面、５ｆ…側面、５ｇ…対向面、５ｈ…底壁、５ｓ…スリット、６…ヒータブロック、６ａ…面、１０…はんだ、１１…規制部、２１…ベース部、２１ａ…主面、２２…フレーム部、２３…フィードスルー、２３ａ…セラミック層、２３ｂ…メタライズ層、２４…ウィンドウパイプ、２４ａ…挿通孔、２５…ステージ、２５ａ…支持面、２６…ブロック、２７…凹部（第１嵌合部）、２７ａ…拡幅部、５１…突起、５２Ａ，５２Ｃ，５２Ｄ…通路（第１通路）、５２Ｂ…通路（第２通路）、５２ａ…底面、５３…台座、５３ａ…載置面、５３ｂ…側面、５４…凹部、５５…枠部、５６…凸部（第２嵌合部）、５６ａ…拡幅部、５７…凹状部、５８…壁部材、５９…挿通孔、Ｄ１，Ｄ２，Ｄ３，Ｄ４…サイズ、Ｈ…高さ、Ｌ１，Ｌ２…距離、Ｐ…電極、Ｒ１…領域（配置領域）、Ｒ２……領域（載置領域）、Ｔ…終点、Ｕ…隙間、Ｖ…収容空間、Ｗ…保持空間。

Claims (4)

  1. 電極を端部に有する電子部品の製造方法であって、
    前記電極を含む電子部品本体を載置させる載置面を含む台座に対し、前記台座に向けて傾斜する通路が形成された治具を、ヒータブロック上に載置する第１工程と、
    前記電極を前記通路に対向させて、前記電子部品本体を前記載置面に配置する第２工程と、
    前記通路にボール状のはんだを転がし、前記電極まで到達させる第３工程と、
    前記台座を介して前記はんだを融解し、前記融解したはんだを前記電極に付着させる第４工程、を含む電子部品の製造方法。
  2. 電極を端部に有する電子部品の製造方法であって、
    前記電極を含む電子部品本体を載置させる載置面を含む台座に対し、前記台座に向けて傾斜する通路が形成された治具を、被実装体に載置し、且つ前記被実装体をヒータブロック上に載置する第１工程と、
    前記電極を前記通路に対向させて、前記電子部品本体を前記載置面に配置する第２工程と、
    前記通路にボール状のはんだを転がし、前記電極まで到達させる第３工程と、
    前記台座を介して前記はんだを融解し、前記融解したはんだを前記電極に付着させる第４工程、を含む電子部品の製造方法。
  3. 請求項２に記載された電子部品の製造方法の各工程を備え、
    前記第４工程の後、前記電子部品を前記治具から前記被実装体へ移送する、半導体装置の製造方法。
  4. 前記電子部品を前記被実装体へ移送した後、前記被実装体上に半導体素子を搭載する第５工程を更に備え、
    前記第５工程は、前記被実装体から前記治具を取り除き、前記治具を取り除いた領域に前記半導体素子を搭載する、請求項３に記載の半導体装置の製造方法。
JP2018240762A 2018-12-25 2018-12-25 電子部品の製造方法及び半導体装置の製造方法 Active JP7120521B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018240762A JP7120521B2 (ja) 2018-12-25 2018-12-25 電子部品の製造方法及び半導体装置の製造方法
US16/721,007 US11282809B2 (en) 2018-12-25 2019-12-19 Method of manufacturing electronic component and method of manufacturing semiconductor device
CN201911324282.XA CN111383923A (zh) 2018-12-25 2019-12-20 制造电子部件的方法和制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018240762A JP7120521B2 (ja) 2018-12-25 2018-12-25 電子部品の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020102568A JP2020102568A (ja) 2020-07-02
JP7120521B2 true JP7120521B2 (ja) 2022-08-17

Family

ID=71096908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018240762A Active JP7120521B2 (ja) 2018-12-25 2018-12-25 電子部品の製造方法及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11282809B2 (ja)
JP (1) JP7120521B2 (ja)
CN (1) CN111383923A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230540A (ja) 2000-02-16 2001-08-24 Murata Mfg Co Ltd モジュール基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127660U (ja) * 1991-05-15 1992-11-20 日本電気株式会社 チツプコンデンサ搭載型半導体装置
JPH06314749A (ja) 1993-04-28 1994-11-08 Mitsubishi Electric Corp 半導体装置
US6336581B1 (en) * 2000-06-19 2002-01-08 International Business Machines Corporation Solder ball connection device and capillary tube thereof
JP2002261120A (ja) 2001-03-06 2002-09-13 Sony Corp 実装基板とその製造方法および半導体装置
JP4555119B2 (ja) * 2005-02-22 2010-09-29 アルプス電気株式会社 面実装型電子回路ユニット
WO2009156970A1 (en) * 2008-06-26 2009-12-30 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
CN101901735A (zh) * 2010-07-26 2010-12-01 潮州市晨歌电光源有限公司 一种电极组件
JP6048215B2 (ja) * 2013-02-28 2016-12-21 株式会社デンソー 電子部品及び電子制御装置
CN104538530B (zh) * 2014-12-08 2017-12-12 北京国联万众半导体科技有限公司 发光二极管封装件
JP2016129205A (ja) * 2015-01-09 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20170054055A (ko) * 2015-11-09 2017-05-17 삼성전자주식회사 볼 박스 및 이를 구비하는 솔더볼 어태치 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230540A (ja) 2000-02-16 2001-08-24 Murata Mfg Co Ltd モジュール基板の製造方法

Also Published As

Publication number Publication date
US20200203306A1 (en) 2020-06-25
CN111383923A (zh) 2020-07-07
JP2020102568A (ja) 2020-07-02
US11282809B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
US7667299B2 (en) Circuit board and method for mounting chip component
JP2007511103A (ja) バンプ−オン−リードフリップチップ相互接続
JP4102969B2 (ja) 半導体装置
US7455213B2 (en) Apparatus for manufacturing semiconductor devices, method of manufacturing the semiconductor devices, and semiconductor device manufactured by the apparatus and method
JP4586583B2 (ja) 半導体装置の接合方法
JP7120521B2 (ja) 電子部品の製造方法及び半導体装置の製造方法
JP2003243448A (ja) 半導体装置及びその製造方法並びに電子機器
JP3636030B2 (ja) モジュール基板の製造方法
WO2007013344A1 (ja) 半田付け実装構造およびその製造方法、並びにその利用
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JPH1050928A (ja) 半導体装置およびその製造方法
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JP7038334B1 (ja) スイッチ
JP2011066078A (ja) 回路モジュールおよびその製造方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JPH0957432A (ja) 半田供給用キャリア
JP2001036224A (ja) 樹脂製配線基板及びその製造方法
WO2019176912A1 (ja) 半導体モジュールおよびその製造方法
JPH1167945A (ja) 電子回路モジュール
WO2021112073A1 (ja) 電子部品実装用基体、電子部品実装体およびその製造方法、ならびに電子機器
JP3716720B2 (ja) 電子部品集合体
JP2019160984A (ja) 実装基板および実装構造および実装方法
WO2024034482A1 (ja) 半導体装置、及び半導体装置の製造方法
US20240155766A1 (en) Connecting arrangement
JP3587329B2 (ja) プリント配線板、回路基板及び実装方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20210721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220722

R150 Certificate of patent or registration of utility model

Ref document number: 7120521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150