JP2019160984A - 実装基板および実装構造および実装方法 - Google Patents

実装基板および実装構造および実装方法 Download PDF

Info

Publication number
JP2019160984A
JP2019160984A JP2018045091A JP2018045091A JP2019160984A JP 2019160984 A JP2019160984 A JP 2019160984A JP 2018045091 A JP2018045091 A JP 2018045091A JP 2018045091 A JP2018045091 A JP 2018045091A JP 2019160984 A JP2019160984 A JP 2019160984A
Authority
JP
Japan
Prior art keywords
solder
chip
recess
support surface
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018045091A
Other languages
English (en)
Inventor
日▲高▼直哉
Naoya Hidata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2018045091A priority Critical patent/JP2019160984A/ja
Publication of JP2019160984A publication Critical patent/JP2019160984A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】電極の配置領域を大きくすることなく電子部品チップを高精度に位置決めできる実装基板を提供する。【解決手段】実装基板は、基材と、台座と、はんだとを有している。台座は、基材の上面に配置され、凹部を有している。台座の基材と反対側の面(上面)には、周囲より高さが低い凹部が設けられ、凹部の周囲は、基材の上面から所定の高さに電子部品チップを支持する支持面となっている。凹部には、自身の上面が、支持面より低くなるように、はんだが充填されている。以上の構成とすると、加熱によりはんだが溶融した場合に、はんだが膨張して支持面で支持された電子部品チップの電極に、はんだが接触する。そして、その後冷却することにより、電子部品チップの電極と凹部の内壁とをはんだ接合することができる。【選択図】 図1

Description

本発明は、実装基板および実装構造および実装方法に関する。
プリント配線板等の実装基板の電極上に、はんだを供給し、電子部品裏面の電極をこのはんだと接触させ、加熱によって電極面とはんだを合金化して、電子部品を固着する実装方法が知られている。このような実装の中には、例えば、光学式センサや磁気式センサなどのように、基板への実装位置の精度によってセンサ自体の精度が大きく左右されるものや、ジャイロセンサなどのように実装姿勢に精度が左右されるものがある。このため、はんだ接合における、位置決め精度を向上する方法が検討されている。
例えば特許文献1には、基板上の電極(ランド)に対して、所定の位置に複数個の突起を設け、これらの突起が電子部品のリードを挟み込むように搭載しで、はんだ付けを行うことにより、電子部品を高精度に位置決めして実装する技術が開示されている。
また、特許文献2には、基板上の電極に、実装領域の外側に伸びる延伸部を設ける方法が開示されている。この方法では、溶融した余分な、はんだが延伸部に流出するため、溶融したはんだの上で電子部品が横に滑ることが防止することができる。このため、例えば電子部品の位置をアーム等で固定しておき、はんだ接合を行えば、はんだ溶融時の電子部品の位置ずれが防止され、高い位置精度で電子部品を実装することができる。
特開2001−085817号公報 特開2015−018842号公報
しかしながら、特許文献1の技術のように、複数個の突起がリードを隙間なく挟み込むように設計すると、リードの寸法バラツキにより突起の間に入らないものが出ることを避けられないという問題がある。また、あるリードの寸法バラツキを許容するように、リードと突起の間に遊びを設けると、はんだが溶融した際に、電子部品が動いて、位置決め精度が悪化する、さらに、ずれる方向が予測できないという問題がある。
また特許文献2の技術では、電子部品の実装領域の外側に延伸部を設けている。このため、電極の占める領域が大きくなってしまうという問題がある。その結果、高密度に部品を配置する場合や、実装基板の外形を小さくする場合に、電極レイアウトが制約され設計が困難になるという問題がある。
本発明は、上記の問題に鑑みてなされたものであり、電極の配置領域を大きくすることなく電子部品チップを高精度に位置決めできる実装基板を提供することを目的としている。
上記の課題を解決するため、実装基板は、基材と、台座と、はんだとを有している。台座は、基材の上面に配置され、凹部を有している。台座の基材と反対側の面(上面)には、周囲より高さが低い凹部が設けられ、凹部の周囲は、基材の上面から所定の高さに電子部品チップを支持する支持面となっている。凹部には、自身の上面が、支持面より低くなるように、はんだが充填されている。以上の構成とすると、加熱によりはんだが溶融した場合に、はんだが膨張して支持面で支持された電子部品チップの電極に、はんだが接触する。そして、その後冷却することにより、電子部品チップの電極と凹部の内壁とをはんだ接合することができる。
本発明の効果は、電極の配置領域を大きくすることなく電子部品チップを高精度に位置決めできる実装基板を提供できることである。
第1の実施形態の実装基板を示す断面図である。 第2の実施形態の実装基板とチップを示す平面図である。 第2の実施形態の実装構造を示す平面図と断面図である。 第2の実施形態の製造工程の一例を示す断面図である。 第2の実施形態に製造工程の別の一例を示す断面図である。 第3の実施形態の実装基板とチップを示す平面図である。 第3の実施形態の実装構造を示す平面図と断面図である。 第4の実施形態の実装基板を示す平面図である。 第4の実施形態のチップを示す平面図である。 第4の実施形態の実装構造を示す平面図である。 第4の実施形態の実装構造を示す断面図である。 第5の実施形態の実装基板を示す平面図である。 第5の実施形態の実装構造を示す平面図である。 第5の実施形態の実装構造を示す断面図である。 第6の実施の形態の製造方法を示す断面図である。 第7の実施の形態の製造方法を示す断面図である。 第8の実施の形態の製造方法の一部を示す断面図である。 第8の実施の形態の製造方法の別の一部を示す断面図である。
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお各図面の同様の構成要素には同じ番号を付し、説明を省略する場合がある。
(第1の実施形態)
図1は、第1の実施形態の実装基板を示す断面図である。実装基板は、基材1と、台座2と、はんだ3とを有している。
台座2は、基材1の上面に配置され、凹部2aを有している。台座2の基材と反対側の面(以降の説明では、上面と称する)には、周囲より高さが低い凹部2aが設けられ、凹部の周囲は、基材1の上面から所定の高さに電子部品チップを支持する支持面2bとなっている。
凹部2aには、自身の上面が、支持面2bより低くなるように、はんだ3が充填されている。
以上の構成とすると、加熱によりはんだが溶融した場合に、はんだが膨張して支持面2bで支持された電子部品チップの電極にはんだ接触する。そして、その後冷却することにより、電子部品チップの電極と凹部2aの内壁とをはんだ接合することができる。
以上説明したように、本実施形態によれば、電極の配置領域を大きくすることなく電子部品チップを高精度に位置決めできる実装基板を構成することができる。
(第2の実施形態)
図2は、第2の実施形態の実装基板10と、実装基板10に実装するチップ20を示す平面図である。
図2(a)に示すように、実装基板10では、基材11上に台座12が設けられている。台座12の上面はチップ20を支持する支持面12bとなっており、支持面12bの内部には、高さが支持面12bより低い凹部12aが設けられている。凹部2aには、自身の上面が、支持面12bよりも低くなるように、はんだ13が充填されている。
図2(b)に示すように、チップ20は、チップ本体21と、チップ本体21の一面に配置され、台座12に対応するチップ電極22を有している。
図3は、実装基板10とチップ20とをはんだ接合した状態を示す平面図と断面図である。この例では、台座12の外形とチップ電極22の外形は矩形で、略同一としている。また、台座12は、はんだ13と反応する材料で形成されているものとする。なお、チップ電極22と支持面12bの外形は、楕円形や、その他の形状でも良く、また両者が同じでなくても良い。
図3(b)は、図3(a)のA−A´における断面図である。図3(b)に示すように、両者が接合された時には、チップ電極22の表面が支持面12bに支持された状態で、チップ電極22と凹部12bの内壁とが、はんだ13により接合している。この時、接合部と離れた位置、例えば凹部12aの基材11側には、はんだ13の無い空間14があっても、接合強度や位置決め精度に影響はない。
次に、チップ20を実装基板10上に載置してから、はんだ接合が完了するまでの工程について説明する。図4は、工程の流れを示す断面図である。まず図4(a)に示すように、吸着口51を持つアーム50が、チップ20のチップ電極22と反対の面を吸着し、チップ電極22が支持面12bに支持されるようにチップ20をセットする。この時、はんだ13の上面は、支持面12bより低いため、チップ電極22とはんだ13との間には空間15ができる。この時の位置決め精度は、アーム50の機械精度で決まるため、非常に高精度に制御することが可能である。
次に、図4(b)に示すように、アーム50でチップ20の位置を固定したまま、全体を加熱してはんだ13を溶融する。すると、はんだ13が熱膨張することにより、はんだ13とチップ電極22とが接触する。そして、はんだ13が、はんだ濡れ性を有するチップ電極22と凹部12aの内壁に濡れ広がる。この時、はんだ13が支持面12bより上に溢れると、アーム50が押し上げられて、チップ2の位置がずれる可能性がある。このため、はんだ13の量は、溶融時に支持面12bを超えないようにしておくことが望ましい。このようにしておくと、チップ20の位置決め精度を、アーム50の位置決め精度に保つことができる。
次に図4(c)に示すように、アーム50でチップ20の位置を固定したまま、全体を冷却して、はんだ13を固化することにより、はんだ接合が完了する。この時、接合部と関係のない位置、例えば凹部12aの基材11側に空間14ができる場合があるが、接合部の接合強度や位置決め精度には影響しない。
上述したように、溶融時にはんだ13が支持面12b上に溢れてしまうと、位置決め精度が低下してしまう。このため、はんだ13が溢れないように、予めはんだ13の量を図4の例よりも少なくして、マージンを稼いでおくことも可能である。図5に、その場合の工程の例を示す。
まず、図5(a)に示すように、チップ20を位置決めして、支持面12b上に、チップ電極22を載置する。この時、図4(a)の場合よりも、空間15が大きくなる。次に図5(b)に示すように、アーム50でチップ20の位置を固定したまま、加熱してはんだ13を溶融する。溶融により、はんだ13は、凹部12aの内壁とチップ電極22に濡れ広がる。この時、接合部と関係ない位置、例えば、凹部12aの基材11側に空間14ができても問題ない。
次に図5(c)に示すように、アーム50でチップ20の位置を固定したまま、全体を冷却してはんだ13を固化し接合が完了する。この時、図4(c)の例よりも空間14が大きくなるが、接合強度や位置決め精度には影響しない。
以上説明したように、本実施形態によれば、チップ20を実装基板10に対して精度よく位置決めして実装することができる。そして、台座12の作用により、実装基板10の垂直方向、すなわち高さ方向の位置決め精度も高く保つことができる。
(第3の実施形態)
第2の実施形態では、台座全体を、はんだと反応する材料で構成したが、台座の凹部の内壁がはんだと反応する材料であれば、全体は、はんだと反応しない材料であっても良い。本実施形態では、そのような構成の例について説明する。
図6は、本実施形態の実装基板30と、これに実装するチップ40とを示す平面図である。図6(a)に示すように、実装基板30は、基材31と、台座32とを有している。そして、台座32は、凹部32aと、支持面32bとを有している。凹部32aの内壁には、はんだと反応する材料からなる接合層32cが形成されている。
チップ40は、チップ本体41と、実装時に支持面32bに接合するチップ電極42を有している。
図7(a)、(b)は、チップ40を実装基板30に実装した状態を示す平面図と、断面図である。はんだ33によって、チップ電極42と接合層32cとが接合されている。また、接合部と関係ない位置には、空間34が存在している。はんだ接合の仕組みについては第2の実施形態と同様なため、説明は省略するが、第2の実施形態と同様に、チップ40を実装基板30に精度良く位置決めして、実装することができる。
(第4の実施形態)
第1から第3の実施形態では、台座が1つの例を用いて説明したが、複数の台座を持つ実装基板と、これに対応するチップ電極を持つチップとを用いて、位置決め精度の良い実装を行うことも可能である。
図8は、基材110上に、4つの台座120を持つ実装基板100を示す平面図である。各台座120は、凹部120aと、支持面120bとを有している。そして、凹部120aの中には、自身の上面が支持面120bを超えない量のはんだ130が充填されている。なお、ここでは台座120全体が、はんだ130と反応する材料で形成されているものとして説明するが、第3の実施形態のように、凹部120aの内壁だけが、はんだ130と反応する材料で形成されている場合も、同様である。
図9は、実装基板100に実装するチップ200を示す平面図である。チップ200は、チップ本体210と、台座120に接合するチップ電極220とを有している。
図10はチップ200を実装基板100に実装した実装構造300を示す平面図である。各台座120に、対応するチップ電極220が接合している。
図11は、図10のB−B´における断面図である。第2の実施形態と同様に、各台座120の支持面120bに、各チップ電極220が位置決めされて、はんだ130で接合されている。なお、接合部と関係ない位置に、空間140があっても良い。
上記のように、本実施形態によれば、複数の台座と、チップ電極とを精度よく位置決めして実装できる。したがって、本実施形態によれば、例えば、光学式センサや磁気式センサやジャイロセンサなどのように、性能が基板への実装位置精度に左右される電子部品を効率よく製造することができる。
(第5の実施形態)
第1から第4の実施の形態では、実装基板とチップ電極との電気的な接続を考慮していなかったが、チップ電極と実装基板の配線との電気的な接続が必要な場合でも、同様な実装形態を用いることができる。
図12は、チップと電気的な接続を必要とする実装基板101の例を示す平面図である。実装基板101は、第4の実施形態の実装基板100に加えて、台座120の下部に配線につながるコンタクトメタル140を有している。その他の構成は第4の実施形態と同様であるため説明を省略する。
図13は、第4の実施形態と同様のチップ200を、実装基板101に実装した実装構造301を示す平面図である。チップ電極220の下部に、コンタクトメタル140が配置されている。コンタクトメタル140の材料には、例えば、Ti、Ni、Ptなどの金属を用いることができる。
図14は、図13のC−C´における断面を示す断面図である。この構成では、はんだ130の溶融時に、はんだ130は、凹部120aの内壁、チップ電極220に加えて、コンタクトメタル140上にも濡れ広がる。次いで、冷却により、はんだ130を固化すると、凹部120aを埋めきれない分だけ、空間150が発生する。しかしながら、はんだ130は、コンタクトメタル140と凹部120aとチップ電極220を接続する状態で固化しているため、チップ電極220とコンタクトメタル140とは電気的に接続されている。空間150は、上記した、はんだ130の濡れ性により、例えば、凹部120aの中央近辺に発生し、電気的な接続の妨げにはならない。
以上説明したように、本実施形態によれば、チップを実装基板上に高精度に位置決めして実装するとともに、電気的な接続も形成することができる。
(第6の実施形態)
本実施形態では、実装基板の製造方法の一例について説明する。図15は、製造方法の工程の例を示す断面図である。
まず、図15(a)に示すように、基材110の一面に、コンタクトメタル140の元となるコンタクトメタル層148を形成し、その上に台座120の元となる台座金属層128を形成する。基材110の材料には、例えば、Si、InP、GaAsなどを用いることができる。台座金属層128の材料には、例えば。Au、Cuなどの金属を用いることができる。
次にフォトレジスト160を積層し、フォトリソグラフィーによって、図15(b)に示すように、フォトレジスト160に、開口部160aを形成する。
次に、フォトレジスト160をマスクとして、図15(c)に示すように、台座金属層128をエッチングし、開口部128aを形成する。
次に、フォトレジスト160を除去し、開口部128aのコンタクトメタル層148の上に、はんだ130を充填する。この時、図15(d)に示すように、はんだ130の上面が、台座金属層128の上面より低くなるようにする。コンタクトメタル層148の材料には、例えば、Ti、Ni、Ptを用いることができる。はんだ130の材料には、例えば、AuSnなどのSn系のはんだ材料や、Inといった材料が適用できる。
次に、図15(e)に示すように、開口部128aおよびその周囲をカバーするように、フォトレジスト160をパターニングする。
次に、図15(f)に示すように、このフォトレジスト160をマスクとして、台座金属層128をエッチングする。
そして、フォトレジスト160を除去すると、台座金属層128によって形成され、凹部にはんだ130gは充填された台座120が完成する。
以上説明したように、本実施形態によれば、一般的な半導体製造技術を用いて、第1乃至第5の実施形態のいずれかの実装基板を製造することができる。
(実施例1)
初めに基材110を洗浄し、基材110表面に付着している異物を取り除いた。
次にき、コンタクトメタル層148を、1umの厚みで成膜し、台座金属層128を35umの厚みで基材1上に成膜した。
次にフォトレジスト160を、スピンコート法で2umの厚みに成膜し、露光・現像を行い、幅200umのパターンを形成した。
次に台座金属層128をドライエッチングにて除去した。
次にフォトレジスト160を、ウェットエッチングで除去後、台座金属層128の凹部に、はんだ130を、印刷法で30umの厚みで供給した。
次にフォトレジスト160を、スピンコート法で2umの厚みに成膜し、露光・現像を行い、幅400umのパターンを形成した。
次に台座金属層128をウェットエッチングにて除去した。
最後にフォトレジスト160を、ウェットエッチングにて除去後、残った台座金属層128の上部を4.6um研磨し、支持面を形成し、台座120を備えた実装基板を製造した。
(第7の実施形態)
本実施形態では、実装基板の製造方法の別の一例について説明する。図16は、この製造方法の一例の工程を示す断面図である。
まず、図16(a)に示すように、基材110の一面に、フォトレジスト160を形成しコンタクトメタル140の元となるコンタクトメタル層148を形成し、その上に台座120の元となる台座金属層128を形成する。
次にフォトレジスト160を積層し、フォトリソグラフィーによって、図16(a)に示すように、開口部160bを形成する。
次に、図16(b)に示すように、接合層の元となる接合金属層129を積層する。
次に、開口部160bの上の凹部にはんだ130を充填する。この時、図16(c)に示すように、はんだ130の上面が、接合金属層129の上面より低くなるようにする。
次に、図16(d)に示すように、接合金属層129をエッチングする時のマスクとなるマスク金属層161を積層する。マスク金属層161には、例えば、接合金属層1293をエッチングする際に、同時にエッチングされないCr、Tiなどを用いることができる。
次に、図16(e)に示すように、はんだ130が充填された凹部およびその周囲をカバーするように、フォトレジスト160をパターニングする。
次に図16(f)に示すように、フォトレジスト160をマスクとして、マスク金属層161と接合金属層129とをエッチングする。
次にフォトレジスト160をエッチングまたはアッシングし、マスク金属層161のパターン下以外のフォトレジスト160を除去する。この処理により、図16(g)に示すように、マスク金属層161のパターン下部にはフォトレジスト160からなる台座120rが形成される。
最後に、マスク金属層161を除去し、図16(h)に示すように、凹部内に接合層を持った台座120が完成する。
以上説明したように、本実施形態によれば、一般的な半導体製造技術を用いて、第1乃至第5の実施形態のいずれかの実装基板を製造することができる。
(第8の実施形態)
本実施形態では、実装基板の製造方法の別の一例について説明する。図17Aおよび図17Bは、この製造方法の一例の工程を示す断面図である。
まず、図17A(a)に示すように、基材110をエッチングする時のマスクとなるマスク層162とフォトレジスト160とを積層する。
次に、フォトリソグラフィーにより、図17A(b)に示すように、マスク層162とフォトレジスト160とをパターニングする。
次にフォトレジスト160を除去し、パターン化されたマスク層162をマスクとして基材110をエッチングし、図17A(c)に示すように、台座の元となる凸部110aを形成する。次に図17A(d)に示すように、マスク層162を除去する。
次に、図17B(e)に示すように、コンタクトメタル層149と、接合金属層129を全面に積層する。
次に、台座の凹部に対応する、隣接する凸部110aの間の凹部に、はんだ130を充填する。この時、図17B(f)に示すように、はんだ130の上面が、接合金属層129の上面より低くなるようにする。
次に、コンタクトメタル層149と、接合金属層129とを、厚み分だけエッチングして除去し、図17B(g)に示すように、凹部に、コンタクトメタルと接合層とはんだとを持つ台座120が完成する。
そして、フォトレジスト160を除去すると、台座金属層128によって形成され、凹部にはんだ130gは充填された台座120が完成する。
以上説明したように、本実施形態によれば、一般的な半導体製造技術を用いて、第1乃至第8の実施形態のいずれかの実装基板を製造することができる。
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上記実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
1、11、110 基材
2、12、120 台座
2a、12a、120a 凹部
2b、12b、120b 支持面
3、13、130 はんだ
10、30、100、101 実装基板
14、15、34 空間
20、40、200 チップ
21、41、210 チップ本体
22、42、220 チップ電極
32c 接合層
50 アーム

Claims (10)

  1. 基材と、
    前記基材上に配置され、前記基材から所定高さに位置する支持面と、前記支持面に囲まれた凹部とを有する台座と、
    自身の上面が前記支持面より低くなるように前記凹部に充填された、はんだ、と
    を有することを特徴とする実装基板。
  2. 前記はんだの溶融温度では、前記はんだの上面が前記支持面より高くなる
    ことを特徴とする請求項1に記載の実装基板。
  3. 前記凹部の内壁が、前記はんだと反応する材料である
    ことを特徴とする請求項1または請求項2に記載の実装基板。
  4. 前記台座が金属である
    ことを特徴とする請求項3に記載の実装基板。
  5. 前記台座が有機系の材料から構成され、
    前記内壁が前記はんだと反応する金属で被覆されている
    ことを特徴とする請求項3に記載の実装基板。
  6. 前記基材と前記台座との間に、コンタクトメタルを有する
    ことを特徴とする請求項1乃至5のいずれかに記載の実装基板。
  7. 請求項1乃至6のいずれか一項に記載の実装基板と、一面にチップ電極を有するチップ電子部品とを有し、
    前記支持面で前記チップ電極を支持し、
    前記チップ電極と前記凹部の内壁とを前記はんだで接合した
    ことを特徴とする実装構造。
  8. 請求項6の実装基板と、一面にチップ電極を有するチップ電子部品とを有し、
    前記支持面で前記チップ電極を支持し、
    前記チップ電極と前記コンタクトメタルとを前記はんだで接合した
    ことを特徴とする実装構造。
  9. 前記基材上に、前記基材から所定高さに位置する支持面と、前記支持面に囲まれた凹部とを有する台座を形成し、
    自身の上面が前記支持面より低くなるように前記凹部に、はんだを充填する
    ことを特徴とする実装基板の製造方法。
  10. 請求項1乃至6のいずれか一項に記載の実装基板と、一面にチップ電極を有するチップ電子部品とを用い、
    前記支持面で前記チップ電極を支持し、
    前記チップ電極と前記凹部の内壁とを前記はんだで接合する
    ことを特徴とする実装方法。
JP2018045091A 2018-03-13 2018-03-13 実装基板および実装構造および実装方法 Pending JP2019160984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018045091A JP2019160984A (ja) 2018-03-13 2018-03-13 実装基板および実装構造および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018045091A JP2019160984A (ja) 2018-03-13 2018-03-13 実装基板および実装構造および実装方法

Publications (1)

Publication Number Publication Date
JP2019160984A true JP2019160984A (ja) 2019-09-19

Family

ID=67996598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018045091A Pending JP2019160984A (ja) 2018-03-13 2018-03-13 実装基板および実装構造および実装方法

Country Status (1)

Country Link
JP (1) JP2019160984A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023053412A1 (ja) * 2021-09-30 2023-04-06 株式会社メイコー はんだ実装用ランドを有する基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171891A (ja) * 1990-11-05 1992-06-19 Nec Corp 表面実装用パッドを有する多層プリント配線板及びその製造方法
JPH05315776A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 表面実装型部品の冷却構造
JP2002329560A (ja) * 2001-05-01 2002-11-15 Nec Computertechno Ltd 表面実装用変換スペーサ、及びこれを用いたスルーホール実装型電子部品の電子基板への表面実装方法
JP2005150299A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp 半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器
JP2005347460A (ja) * 2004-06-02 2005-12-15 Fujikura Ltd 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP2008218483A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2013175590A (ja) * 2012-02-24 2013-09-05 Denso Corp プリント基板
JP2016178202A (ja) * 2015-03-20 2016-10-06 古河電気工業株式会社 回路基板と電子部品との接合構造、電子回路基板、回路基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171891A (ja) * 1990-11-05 1992-06-19 Nec Corp 表面実装用パッドを有する多層プリント配線板及びその製造方法
JPH05315776A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 表面実装型部品の冷却構造
JP2002329560A (ja) * 2001-05-01 2002-11-15 Nec Computertechno Ltd 表面実装用変換スペーサ、及びこれを用いたスルーホール実装型電子部品の電子基板への表面実装方法
JP2005150299A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp 半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器
JP2005347460A (ja) * 2004-06-02 2005-12-15 Fujikura Ltd 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP2008218483A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2013175590A (ja) * 2012-02-24 2013-09-05 Denso Corp プリント基板
JP2016178202A (ja) * 2015-03-20 2016-10-06 古河電気工業株式会社 回路基板と電子部品との接合構造、電子回路基板、回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023053412A1 (ja) * 2021-09-30 2023-04-06 株式会社メイコー はんだ実装用ランドを有する基板

Similar Documents

Publication Publication Date Title
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
JPH09130009A (ja) 混成集積回路装置とその製造方法
JP2002124544A (ja) Cof用テープキャリアおよびこれを用いて製造されるcof構造の半導体装置
JP2009105139A (ja) 配線基板及びその製造方法と半導体装置
JP6373642B2 (ja) 半導体装置
JP2009016451A (ja) 配線回路基板と電子部品との接続構造
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
JP6953630B2 (ja) 熱的貫通接触部を備える導体路基板の形成方法並びに導体路基板
JP2019160984A (ja) 実装基板および実装構造および実装方法
WO2019012849A1 (ja) 電子回路基板
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2005203616A (ja) チップ部品実装構造及びチップ部品実装方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2007109884A (ja) 実装基板および半導体装置
JP6237827B2 (ja) サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5393391B2 (ja) プリント配線板及び電子機器
JPH0537146A (ja) 配線基板
JP3978906B2 (ja) Icパッケージ
JP3606530B2 (ja) プリント配線板
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JPH0766318A (ja) 半導体装置
JP2006245187A (ja) 半導体装置の製造方法
JP6880875B2 (ja) 実装方法
JP3839455B2 (ja) 半田処理用治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220705