JP3606530B2

JP3606530B2 - プリント配線板

Info

Publication number: JP3606530B2
Application number: JP23234194A
Authority: JP
Inventors: 弘基佐藤; 純三郎白井
Original assignee: 日本シイエムケイ株式会社
Priority date: 1994-09-01
Filing date: 1994-09-01
Publication date: 2005-01-05
Anticipated expiration: 2020-01-05
Also published as: JPH0878815A

Description

【０００１】
【産業上の利用分野】
本発明は、導電パターンが形成されたプリント基板に半導体素子を取り付けて構成されるプリント配線板に関する。
【０００２】
【従来の技術】
従来プリント配線板として、例えばガラスクロスにエポキシ系樹脂を含浸させて成る基板本体の表面に導電パターンを形成するとともに、その基板本体の表面上に半導体素子を載置して構成されたものが知られている。半導体素子は、その外周壁面から突出する複数のリードフレームを有し、これらのリードフレームは導電パターンにハンダ付けされて電気的に接続される。このようなプリント配線板は例えばコンピュータの回路の一部として用いられ、コンピュータが高性能化するに従い、プリント配線板の回路構成は複雑化し、各半導体素子のリードフレームの数は増加する傾向にある。
【０００３】
【発明が解決しようとする課題】
一方コンピュータの筐体内には多くの装置が配設されるため、各プリント配線板の大きさは制限されており、したがってリードフレームの数の増加に伴い、各リードフレーム間の間隔、およびリードフレームに接続される導電パターン間の間隔をそれぞれ短くする必要がある。このため、リードフレームと導電パターンとのハンダ付けが、かなり高い熟練度を要する困難な作業となってきた。またプリント配線板をできるだけ小形化するためには、プリント基板と半導体素子の各厚さはできるだけ薄いことが好ましい。しかし、プリント基板と半導体素子を薄く成形することは、技術的に困難な点も多く、製造コストを増大させるという問題を生じる。
【０００４】
本発明は、半導体素子のプリント基板への取り付け作業において高度な熟練度を必要とせず、またプリント基板と半導体素子を現状よりも薄く成形する必要がない、安価なプリント配線板を得ることを目的としている。
【０００５】
【課題を解決するための手段】
本発明に係るプリント配線板は、外周壁面に、所定間隔毎にリードフレームが突設された半導体素子と、この半導体素子に対応した大きさの凹部が形成され、この凹部の内壁面には、リードフレームと同じ間隔毎に設けられ、かつ凹部の深さ方向に延びる係合溝が形成されたプリント基板とを備え、半導体素子は、リードフレームを係合溝に係合させてプリント基板に取り付けられ、このプリント基板に形成された導電パターンに電気的に接続されることを特徴としている。
【０００６】
【作用】
リードフレームを係合溝に係合させることにより、半導体素子とプリント基板の導電パターンが電気的に接続するため、リードフレーム間および導電パターン間の間隔が短くても、半導体素子のプリント基板への取り付け作業は容易である。また、半導体素子はプリント基板の凹部に嵌め込まれるため、プリント基板および半導体素子を薄型化する必要がない。
【０００７】
【実施例】
以下図示実施例により本発明を説明する。
図１は、本発明の第１実施例であるプリント配線板を分解して示す斜視図である。
【０００８】
プリント配線板は、プリント基板１０に形成された凹部１１に半導体素子２０を取り付けて構成される。半導体素子２０は板状を有し、その外周壁面２１には、所定間隔毎にリードフレーム２２が突設されている。これらのリードフレーム２２は弾性を有する金属部材により成形され、途中において折曲されて、先端は半導体素子２０の底面の近傍に位置している。凹部１１は、半導体素子２０よりも一回り大きく成形される。凹部１１の内壁面１２には、リードフレーム２２と同じ間隔毎に設けられ、かつ凹部１１の深さ方向に延びる係合溝１３が形成されている。
【０００９】
プリント基板１０は、第１および第２の基板本体１４、１５を積層して構成される。これらの基板本体１４、１５はガラスクロスにエポキシ系樹脂を含浸させて構成され、各基板本体１４、１５の面には、導電パターン１６が設けられている。第１の基板本体１４に設けられた導電パターン１６は、凹部１１の近傍において係合溝１３の上端部に接続し、係合溝１３の面に形成された導電層に電気的に接続している。また第２の基板本体１５に設けられた導電パターン１６の一部は凹部１１内まで延びており、係合溝１３の導電層に電気的に接続している。
【００１０】
次に図２を参照して、半導体素子２０のプリント基板への取り付け構造を説明する。
【００１１】
凹部１１は、上方に配置される第１の基板本体１４に設けられた開口と、下方に配置される第２の基板本体１５により形成される。導電パターン１６は銅箔の上に銅メッキを施して形成され、第１の基板本体１４の上面と、第２の基板本体１５の上下の面とにそれぞれ設けられる。すなわち導電パターン１６は３層に設けられており、本実施例のプリント配線板は３層構造である。プリント基板１０の所定の位置には、第１および第２の基板本体１４、１５を貫通するスルーホール１７が穿設される。スルーホール１７の表面には銅メッキが施され、このスルーホール１７を介して、第１の基板本体１４の上面に設けられた導電パターン１６と、第２の基板本体１５に設けられた導電パターン１６とが電気的に接続される。
【００１２】
半導体素子２０はリードフレーム２２を係合溝１３に係合させてプリント基板に取り付けられる。上述したようにリードフレーム２２は弾性を有しており、図２に示すようにリードフレーム２２を係合溝１３内に係合させるとともに、半導体素子２０の下面２０ａを凹部１１の底面１１ａから離間させた状態で、半導体素子２０は凹部１１内に保持される。リードフレーム２２はハンダにより係合溝１３に固定され、これにより半導体素子２０は導電パターン１６に電気的に接続される。
【００１３】
図３は、第１の基板本体１４の係合溝１３の近傍における断面構造を拡大して示している。導電パターン１６は基板本体１４の表面において他の部分よりも隆起している。導電パターン１６は、例えばエッチングにより所定の形状に成形された銅箔３１の表面に、銅メッキ３２を施して形成される。この銅メッキ３２は係合溝１３の表面にも施され、したがって係合溝１３の面すなわち導電層は導電パターン１６に電気的に接続している。
【００１４】
図４は基板本体１４の係合溝１３の近傍を上方から見た図である。本実施例において、各係合溝１３は円弧状の断面を有し、この円弧の中心Ｃは、凹部の内壁面１２とほぼ同じ平面上に位置している。すなわち各係合溝１３は半円状の断面を有し、各円弧状断面の深さはほぼ同じである。導電パターン１６は例えば０．１５ｍｍの幅を有し、また係合溝１３の近傍において幅広部Ｂを有している。この幅広部Ｂは、後述するように、リードフレーム２２を係合溝１３にハンダ付けする時、溶融状態のハンダを保持するために設けられている。
【００１５】
半導体素子２０のプリント基板１０への取り付け工程を説明する。
まず凹部１１の中に半導体素子２０を嵌め込み、リードフレーム２２を係合溝１３に係合させる。そして溶融状態のハンダ（スーパーソルダ：商品名）を導電パターン１６の係合溝１３の近傍に乗せると、このハンダは、幅広部Ｂにおいて盛り上がった状態で保持される。幅広部Ｂの近傍を加熱すると、ハンダはさらに溶け、毛細管現象により係合溝１３内に流動する。次いで、例えば空気流を半導体素子２０の周縁部に当てて冷却することにより、ハンダは固化し、リードフレーム２２は導電パターン１６に電気的に接続する。
【００１６】
以上のように本実施例では、プリント基板１０に設けた凹部１１の係合溝１３にリードフレーム２２を係合させ、係合溝１３内にハンダを流し込んで、リードフレーム２２を係合溝１３に固定するとともに導電パターン１６に電気的に接続させている。このように、リードフレーム２２を係合溝１３に係合させることにより半導体素子２０がプリント基板１０に取り付けられるため、半導体素子２０の位置決めは容易である。また、幅広部Ｂに保持されたハンダ（スーパーソルダ：商品名）が係合溝１３内に流入して固化することにより、リードフレーム２２が係合溝１３に固定され、導電パターン１６に電気的に接続するため、リードフレーム間および導電パターン間の間隔が短くても、ハンダ付け作業は非常に簡単であり、熟練を要しない。
【００１７】
また半導体素子２０が凹部１１内に嵌め込まれる構成のため、プリント配線板の厚さは、プリント基板１０と半導体素子２０の厚さの合計よりは小さくなる。したがってプリント基板１０と半導体素子２０をそれぞれ薄く成形する必要がなく、これらの製造が容易となり、製造コストを低減させることが可能となる。
【００１８】
さらに本実施例によれば、半導体素子２０のリードフレーム２２が基板本体１０の表面上に突出しないので、この分だけ基板本体１０を小形化することが可能である。
【００１９】
図５は、第２実施例における係合溝１３の構成を示す図である。
第２実施例では、各係合溝１３は円弧状の断面を有しているが、第１実施例と異なり、各円弧の中心Ｃ１，Ｃ２の位置は、１つ置きに変化している。すなわち、第１の係合溝１３の円弧中心Ｃ１は内壁面１２とほぼ同じ平面上に位置し、第１の係合溝１３に隣接する第２の係合溝１３’の円弧中心Ｃ２は、内壁面１２よりも凹部１１側に位置している。換言すると、各係合溝の円弧状断面の深さは、この係合溝に隣接する係合溝の深さとは異なっており、第２の係合溝１３’の深さは、第１の係合溝１３の深さの例えば１／２である。第２実施例のその他の構成は、第１実施例と同様である。
【００２０】
このような構成によれば、内壁面１２における係合溝１３，１３’間の距離を短縮することができるので、プリント基板１０上における各導電パターン１６間の距離を短くすることができ、プリント配線回路をさらに小形化することが可能となる。
【００２１】
なお、プリント配線板の層構造は３層に限定されず、さらに多層の導電パターンを有する構造にも本発明を適用することができる。
【００２２】
【発明の効果】
以上のように本発明によれば、半導体素子のプリント基板への取り付け作業において高度な熟練度を必要とせず、またプリント配線板と半導体素子を現状よりも薄く成形する必要がない、安価なプリント配線板を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例であるプリント配線板を示す分解斜視図である。
【図２】半導体素子のプリント基板への取り付け構造を示す断面図である。
【図３】基板本体の係合溝の近傍における断面構造を示す、一部を断面とした斜視図である。
【図４】基板本体の係合溝の近傍を上方から見た図である。
【図５】第２実施例における係合溝の近傍を上方から見た図である。
【符号の説明】
１０プリント基板
１１凹部
１２内壁面
１３係合溝
２０半導体素子
２１外周壁面
２２リードフレーム

Claims

外周壁面に、所定間隔毎にリードフレームが突設された半導体素子と、この半導体素子に対応した大きさの凹部が形成され、この凹部の内壁面には、前記リードフレームと同じ間隔毎に設けられ、かつ前記凹部の深さ方向に延びる係合溝が形成され、前記係合溝の面に導電層が形成されたプリント基板とを備え、前記半導体素子は、リードフレームを前記係合溝に係合させて前記プリント基板に取り付けられ、このプリント基板の上面に形成された、前記係合溝の近傍に幅広部を有し、前記導電層に電気的に接続された導電パターンに電気的に接続されることを特徴とするプリント配線板。
前記係合溝が円弧状の断面を有することを特徴とする請求項１に記載のプリント配線板。
各係合溝の円弧状断面の深さが、ほぼ同じであることを特徴とする請求項２に記載のプリント配線板。
各係合溝の円弧状断面の深さが、この係合溝に隣接する係合溝の円弧状断面の深さとは異なることを特徴とする請求項２に記載のプリント配線板。
プリント基板は複数の基板本体を積層して形成され、前記凹部は、上方に位置する基板本体に設けられた開口と、下方に位置する基板本体とにより形成されることを特徴とする請求項１に記載のプリント配線板。
前記半導体素子の下面は凹部の底面から離間することを特徴とする請求項１に記載のプリント配線板。
前記リードフレームが弾性を有することを特徴とする請求項６に記載のプリント配線板。