JPH0451064B2 - - Google Patents

Info

Publication number
JPH0451064B2
JPH0451064B2 JP59170838A JP17083884A JPH0451064B2 JP H0451064 B2 JPH0451064 B2 JP H0451064B2 JP 59170838 A JP59170838 A JP 59170838A JP 17083884 A JP17083884 A JP 17083884A JP H0451064 B2 JPH0451064 B2 JP H0451064B2
Authority
JP
Japan
Prior art keywords
hole
printed pattern
pattern
circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59170838A
Other languages
English (en)
Other versions
JPS6148928A (ja
Inventor
Osamu Arakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujinon Corp
Original Assignee
Fuji Photo Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Optical Co Ltd filed Critical Fuji Photo Optical Co Ltd
Priority to JP59170838A priority Critical patent/JPS6148928A/ja
Publication of JPS6148928A publication Critical patent/JPS6148928A/ja
Publication of JPH0451064B2 publication Critical patent/JPH0451064B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はハイブリツド集積回路に係り、特に軽
量、薄形化を図つたハイブリツド集積回路に関す
る。
〔発明の背景〕
従来のハイブリツド集積回路として、例えば、
第１図に示すものがあり、所定の大きさのセラミ
ツク基板１００上に回路図に従つて、その接続線
に該当するパターン（金属箔）を配設し、各パタ
ーン間にモノリシツクIC１２、コンデンサ１４
及び印刷抵抗１６等をボンデイングによつて接続
した構成となつている。外部回路との接続は図示
せぬピンによつてなされ、セラミツク基板１０の
側部に突出して設けられる。各素子を固定して振
動を防止し且つ絶縁を維持するために、第２図に
示すように素子装着面にエポキシ樹脂１８等で被
覆される。更に、必要に応じてパツケージが被着
される。
しかし、従来のハイブリツド集積回路によれ
ば、厚みを有する基板上に素子を載置し、ワイヤ
１７をボンデイング後更にその上方から樹脂１８
によつて固定する構造がとられているため、全体
の厚みが大きくなり、狭いスペース例えば内視鏡
挿入部内に組込むことができない不都合がある。
〔発明の目的〕
本発明は、このような事情に鑑みてなされたも
ので、全体の厚みを薄くできるようにしたハイブ
リツド集積回路を提案することを目的としてい
る。
〔発明の概要〕
本発明は、前記目的を達成するために、表面に
結線用のパターンが設けられた素子を、所定のプ
リントパターンが施されたサブストレートに設置
し、装着した素子の厚み相当の厚みを有すると共
に各素子の上面が露出可能な開口を有すると共に
スルーホールが所定位置に設けられたセラミツク
等の絶縁材を介挿して、該絶縁及び各素子の上面
にプリントパターンが下面に配設されると共に該
パターンに接続されたスルーホールを有するフイ
ルムを設置し、スルーホール内にハンダ又はコン
ダクテイブエポキシ樹脂を流し込むようにしたも
のである。
〔実施例〕
以下、添付図面に従つて本発明に係るハイブリ
ツド集積回路の好ましい実施例を詳説する。
第３図は本発明の一実施例を示す組立斜視図で
ある。
素子２０の各々は、その種類を問わず同一高さ
に設定し、各々の表面には結線用のプリントパタ
ーン２２が設けられる。これら素子２０の底面を
接着剤等によつて所定位置に固定設置するセラミ
ツク等の材料を用いたサブストレート２４の表面
には、素子２０を含んで所望の回路を構成するた
めのプリントパターン２６が予め設けられてい
る。このサブストレート２４のプリント面には、
素子２０の高さと一の厚みを有し、サブストレー
ト２４に装着した素子２０の表面を露出させる開
口２８及びプリントパターン２６と素子２０のプ
リントパターン２６を電気的に接続する為のスル
ーホール３２の設けられたセラミツク等による介
挿板３０が、接着剤等を用いて被着される。更
に、介挿板３０及び素子２０のプリントパターン
２２の上面には、スルーホール３２に対応するス
ルーホール３４、及び該スルーホール３４を囲
み、素子２０のプリントパターン２２に接触して
電気的に接続されるプリントパターン３６が下面
に形成されたフイルム４０が接着剤等を用いて貼
り合わせられる。
以上の構成において、その組立方法を説明する
と、先ず、所望の回路構成に従つて表面にプリン
トパターン２６が形成されたサブストレート２４
のパターン面の所定の位置に所定の素子２０を接
着剤等を用いて固定する。ついで方向を合わせ
て、素子２０の表面のプリントパターン２２が開
口２８より露出するように介挿板３０を、サブス
トレート２４のパターン面に重ね合せる。この重
ね合せ面に予め接着剤が塗付されているため、両
者は固着される。更に、内面に接着剤の塗付され
たスルーホール３４をスルーホール３２に位置合
せをして介挿板３０の表面にフイルム４０を接着
し、一体化されたハイブリツド回路の厚み方向の
両側から所定の圧力を加えて、各部材を密着させ
る。こののち第４図に示すようにスルーホール３
４からハンダ５０（或いはコンダクテイブエポキ
シ樹脂）を流し込んで、プリントパターン２６と
３６を電気的に接続する。このスルーホール３４
及び３２へのハンダ流し込みによつて、従来のワ
イヤボンデイングに相当する作業を行なつたこと
になる。以上の処理により完成したハイブリツド
回路は第４図の如くとなり、厚みを薄くできるば
かりか、樹脂による盛り付けが不要になる。特
に、本発明は装置や機器と一体的に組込まれるカ
スタムICに適している。
〔発明の効果〕
以上説明したように本発明に係るハイブリツド
集積回路によれば、表面にプリントパターンが形
成された素子の両側にプリントパターン面を配設
し、両パターン面間に配設したスルーホールによ
つて回路を構成するようにしたため、全体の厚み
を小さくし、小型化を図ることができる。
【図面の簡単な説明】
第１図は従来のハイブリツド集積回路を示す斜
視図、第２図は該回路の断面図、第３図は本発明
の一実施例を示す組立斜視図、第４図は第３図の
実施例の断面図である。 ２０……素子、２２，２６，３６……プリント
パターン、２４……サブストレート、２８……開
口、３０……介挿板、３２，３４……スルーホー
ル、４０……フイルム、５０……ハンダ。

Claims (1)

    【特許請求の範囲】
  1. １ 所望の回路に応じたプリントパターンが片面
    に形成された基材と、統一された高さを有し前記
    基材のプリント面の所定位置に固定設置されると
    共に表面にプリントパターンが設けられた素子
    と、該素子の高さと同一の厚み及び前記素子のプ
    リントパターン面が露出する開口を有すると共に
    該プリントパターンに接続される第１のスルーホ
    ールが設けられて前記基材に被着される介挿板
    と、前記素子のプリントパターンに接触するプリ
    ントパターン及び前記第１のスルーホールに対応
    する第２のスルーホールが設けられて前記素子の
    表面及び前記介挿板の表面に設置されるフイルム
    と、前記第１のスルーホールと前記第２のスルー
    ホール内に流入されて各パターンを電気的に接続
    する接続部材とを設けたことを特徴とするハイブ
    リツド集積回路。
JP59170838A 1984-08-16 1984-08-16 ハイブリッド集積回路 Granted JPS6148928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59170838A JPS6148928A (ja) 1984-08-16 1984-08-16 ハイブリッド集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59170838A JPS6148928A (ja) 1984-08-16 1984-08-16 ハイブリッド集積回路

Publications (2)

Publication Number Publication Date
JPS6148928A JPS6148928A (ja) 1986-03-10
JPH0451064B2 true JPH0451064B2 (ja) 1992-08-18

Family

ID=15912264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170838A Granted JPS6148928A (ja) 1984-08-16 1984-08-16 ハイブリッド集積回路

Country Status (1)

Country Link
JP (1) JPS6148928A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737337Y2 (ja) * 1988-04-20 1995-08-23 株式会社村田製作所 回路部品
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
US5552326A (en) * 1995-03-01 1996-09-03 Texas Instruments Incorporated Method for forming electrical contact to the optical coating of an infrared detector using conductive epoxy
JP4916530B2 (ja) * 2009-06-11 2012-04-11 ヤマハ発動機株式会社 エンジン
JP4916529B2 (ja) * 2009-06-11 2012-04-11 ヤマハ発動機株式会社 エンジン
JP4916527B2 (ja) * 2009-06-11 2012-04-11 ヤマハ発動機株式会社 自動二輪車用エンジン
JP4916528B2 (ja) * 2009-06-11 2012-04-11 ヤマハ発動機株式会社 自動二輪車用エンジン
JP2009197810A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン

Also Published As

Publication number Publication date
JPS6148928A (ja) 1986-03-10

Similar Documents

Publication Publication Date Title
JP2001308260A (ja) 半導体装置
WO2003005445A1 (fr) Dispositif a semiconducteur et module a semiconducteur
JPH0451064B2 (ja)
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH04273200A (ja) シールド装置
JPH0458189B2 (ja)
JP3269506B2 (ja) 半導体装置
JPH05152703A (ja) 混成集積回路装置
JPH0249731Y2 (ja)
JP2000301065A (ja) 圧電振動装置
JP2544272Y2 (ja) 混成集積回路
JP2504586Y2 (ja) 電子部品用パッケ―ジ
JPS62115761A (ja) 混成集積回路
JPS6120757Y2 (ja)
JP3716726B2 (ja) 電子部品ケースおよびその製造方法
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造
JPH0719858B2 (ja) 混成集積回路装置の製造方法
JPS58210686A (ja) 電子回路装置
JPH0451488Y2 (ja)
JPH0739244Y2 (ja) 混成集積回路装置
JP2533929B2 (ja) 電子素子実装用パッケ―ジ
JPH04181792A (ja) 印刷配線板の接続装置
JPH0430565A (ja) 高出力用混成集積回路装置
JPH0558665B2 (ja)
JPH11284474A (ja) 振動素子用パッケージ及び振動素子を含む装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees