JPS6120757Y2 - - Google Patents
Info
- Publication number
- JPS6120757Y2 JPS6120757Y2 JP1980051652U JP5165280U JPS6120757Y2 JP S6120757 Y2 JPS6120757 Y2 JP S6120757Y2 JP 1980051652 U JP1980051652 U JP 1980051652U JP 5165280 U JP5165280 U JP 5165280U JP S6120757 Y2 JPS6120757 Y2 JP S6120757Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- printed circuit
- semiconductor
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000011888 foil Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 238000005219 brazing Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
この考案は、複数個の外部接続用電極を有する
半導体素子に於て、その外部接続用電極を取扱い
容易な外部リードとして引出し得る半導体装置の
構造に関するものである。
半導体素子に於て、その外部接続用電極を取扱い
容易な外部リードとして引出し得る半導体装置の
構造に関するものである。
先ず、この種の従来装置の構造を第１図に示
し、説明する。第１図は従来装置の断面図を示
す。
し、説明する。第１図は従来装置の断面図を示
す。
図に於て、１は複数個の外部接続用電極を有す
る半導体素子、２はセラミツク基板、３はセラミ
ツク基板２に印刷焼成された厚膜電極、４は半導
体素子１に内蔵困難なコンデンサチツプ、５は接
続用ろう材、６は半導体素子１の外部接続用電極
を引き出すボンデイングワイヤ、７は外部リー
ド、８はヒートシンクを形成し取付台となるマウ
ントプレート、９はセラミツク基板２とマウント
プレート８とを接着する接着剤、１０は素子を包
含するモールド部材、である。
る半導体素子、２はセラミツク基板、３はセラミ
ツク基板２に印刷焼成された厚膜電極、４は半導
体素子１に内蔵困難なコンデンサチツプ、５は接
続用ろう材、６は半導体素子１の外部接続用電極
を引き出すボンデイングワイヤ、７は外部リー
ド、８はヒートシンクを形成し取付台となるマウ
ントプレート、９はセラミツク基板２とマウント
プレート８とを接着する接着剤、１０は素子を包
含するモールド部材、である。
なお上記ボンデイングワイヤ６、及び外部リー
ド７は、半導体素子１の外部接続用電極の数だけ
あるわけである。
ド７は、半導体素子１の外部接続用電極の数だけ
あるわけである。
次にこの様に構成された従来装置の組立方法に
ついて、説明する。
ついて、説明する。
まず、セラミツク基板２に印刷焼成された厚膜
電極３上に半導体素子１及び、コンデンサチツプ
４を乗せ、ろう材５にて、接続する、その後、半
導体素子１の外部接続用電極をボンデイングワイ
ヤ６により厚膜電極３上に夫々引き出す。そし
て、外部リード７をろう材５にて接続する。次に
上記セラミツク基板２を取付台となるマウントプ
レート８上に接着剤９により接着する。そして、
最後に、モールド部材により包含するものであ
る。
電極３上に半導体素子１及び、コンデンサチツプ
４を乗せ、ろう材５にて、接続する、その後、半
導体素子１の外部接続用電極をボンデイングワイ
ヤ６により厚膜電極３上に夫々引き出す。そし
て、外部リード７をろう材５にて接続する。次に
上記セラミツク基板２を取付台となるマウントプ
レート８上に接着剤９により接着する。そして、
最後に、モールド部材により包含するものであ
る。
以上の様な従来装置においては、半導体素子
１、コンデンサチツプ４、及び外部リード７を保
持する為に、厚膜電極３を印刷焼成したセラミツ
ク基板２が用いられておりこのセラミツク基板２
が高価となる。
１、コンデンサチツプ４、及び外部リード７を保
持する為に、厚膜電極３を印刷焼成したセラミツ
ク基板２が用いられておりこのセラミツク基板２
が高価となる。
また、外部接続用電極を外部リード７に引き出
す為に、ボンデイングワイヤ６と、セラミツク基
板２に印刷焼成された厚膜電極３とを介している
為、接続箇所が、多くなりそれだけ信頼性も低い
ものとなつていた。
す為に、ボンデイングワイヤ６と、セラミツク基
板２に印刷焼成された厚膜電極３とを介している
為、接続箇所が、多くなりそれだけ信頼性も低い
ものとなつていた。
さらに、セラミツク基板２がマウントプレート
８に接着剤９により接着されており、半導体素子
１からマウントプレート８までの熱低抗が大きく
なる、それに補なう為に大きなマウントプレート
８が必要となる。
８に接着剤９により接着されており、半導体素子
１からマウントプレート８までの熱低抗が大きく
なる、それに補なう為に大きなマウントプレート
８が必要となる。
又、半導体素子１の外部接続用電極をボンデイ
ングワイヤで一旦厚膜電極上に引き出す為及び、
外部リード７を接続する為の接続パツドが必要と
なりセラミツク基板２が大きくなり、装置全体と
して大きなものとなる等の欠点があつた。
ングワイヤで一旦厚膜電極上に引き出す為及び、
外部リード７を接続する為の接続パツドが必要と
なりセラミツク基板２が大きくなり、装置全体と
して大きなものとなる等の欠点があつた。
この考案は、上記従来装置のもつ種々の欠点を
除去するためになされたもので、すぐれた半導体
装置の構造を提供するものである。
除去するためになされたもので、すぐれた半導体
装置の構造を提供するものである。
以下、第２図、第３図に示すこの考案の一実施
例について説明する。
例について説明する。
第２図は上記実施例の断面図、第３図はその構
成図を示し、４個の外部接続用電極を有する半導
体素子について例示する。
成図を示し、４個の外部接続用電極を有する半導
体素子について例示する。
図に於て１１は、外部接続用突起電極１１ａを
有する半導体素子、１２は導電金属箔１２ａが、
絶縁シート１２ｂにより保持されてなる柔軟性の
あるプリント基板で、１２ｃは上記半導体素子１
１の外部接続用電極１１ａが通るように設けられ
た穴、８８は上記半導体素子１１の位置決め用凸
部８８ａと、取付穴８８ｂとを有し、ヒートシン
クを形成するマウントプレート、である。
有する半導体素子、１２は導電金属箔１２ａが、
絶縁シート１２ｂにより保持されてなる柔軟性の
あるプリント基板で、１２ｃは上記半導体素子１
１の外部接続用電極１１ａが通るように設けられ
た穴、８８は上記半導体素子１１の位置決め用凸
部８８ａと、取付穴８８ｂとを有し、ヒートシン
クを形成するマウントプレート、である。
次に、上記の様に構成されたこの考案の組立方
法について説明する。
法について説明する。
まず、マウントプレート８８に設けられた位置
決め用凸部８８ａ上に半導体素子１１を乗せろう
材５にて接続する。
決め用凸部８８ａ上に半導体素子１１を乗せろう
材５にて接続する。
その後、プリント基板１２の絶縁シート側が、
上記半導体素子１１の表面に接する様に、そし
て、半導体素子１１の外部接続用電極１１ａが、
プリント基板１２に設けられた穴１２ｃにはまる
様にプリント基板１２を乗せ外部接続用電極１１
ａと、導電金属箔１２ａとをろう材５にて接続す
る。次に、プリント基板１２の導電金属箔１２ａ
上にコンデンサチツプ４を乗せろう材５にて接属
する。そして最後に、モールド部材により包含す
るものである。
上記半導体素子１１の表面に接する様に、そし
て、半導体素子１１の外部接続用電極１１ａが、
プリント基板１２に設けられた穴１２ｃにはまる
様にプリント基板１２を乗せ外部接続用電極１１
ａと、導電金属箔１２ａとをろう材５にて接続す
る。次に、プリント基板１２の導電金属箔１２ａ
上にコンデンサチツプ４を乗せろう材５にて接属
する。そして最後に、モールド部材により包含す
るものである。
この様にこの考案による装置の場合、高価なセ
ラミツク基板の必要がなく、また、半導体素子１
１の外部接続用電極１１ａを外部に引き出す為
に、同一のプリント基板１２で引き出されている
為、接続箇所が、最少になり信頼性が高くなる。
ラミツク基板の必要がなく、また、半導体素子１
１の外部接続用電極１１ａを外部に引き出す為
に、同一のプリント基板１２で引き出されている
為、接続箇所が、最少になり信頼性が高くなる。
さらに、半導体素子１１が、直接マウントプレ
ート８８にろう付されている為、半導体素子１１
からマウントプレート８８までの熱抵抗が小さ
く、マウントプレート８８を小さく出来る。
ート８８にろう付されている為、半導体素子１１
からマウントプレート８８までの熱抵抗が小さ
く、マウントプレート８８を小さく出来る。
又、プリント基板１２上にコンデンサチツプ４
を接続するので、実装効率が高く、装置全体とし
てより小さくする事が出来る。
を接続するので、実装効率が高く、装置全体とし
てより小さくする事が出来る。
その上、外部リードは、柔軟性のあるプリント
基板１２である為、外部リードへのストレスに対
し、内部を保護する事が出来る、等すぐれた効果
がある。
基板１２である為、外部リードへのストレスに対
し、内部を保護する事が出来る、等すぐれた効果
がある。
以上の様に、この考案によれば、信頼性に於て
すぐれた装置を得ることが出来、さらには、より
コンパクトで安価な装置を得る事が出来るもので
ある。
すぐれた装置を得ることが出来、さらには、より
コンパクトで安価な装置を得る事が出来るもので
ある。
そして、特に大電力用集積半導体素子と、該半
導体素子に内蔵困難な素子を含む装置、の場合に
その効果が大きいものである。
導体素子に内蔵困難な素子を含む装置、の場合に
その効果が大きいものである。
第１図は、従来装置の断面図、第２図は、この
考案の一実施例の断面図、第３図は、その構成図
を示す。 図中、１は半導体素子、２はセラミツク基板、
３は厚膜電極、４はコンデンサチツプ、５は接続
用ろう材、６はボンデイングワイヤ、７は外部リ
ード、８はマウントプレート、９は接着剤、１０
はモールド部材、１１は半導体素子で、１１ａは
その外部接続用突起電極、１２は柔軟性のあるプ
リント基板で、１２ａはその導電金属箔、１２ｂ
はその絶縁シート、１２ｃはそれぞれあけられた
穴、８８はマウントプレートで、８８ａはその凸
部、８８ｂはその取付穴を示す。尚、各図中同一
符号は同一、又は相当部分を示す。
考案の一実施例の断面図、第３図は、その構成図
を示す。 図中、１は半導体素子、２はセラミツク基板、
３は厚膜電極、４はコンデンサチツプ、５は接続
用ろう材、６はボンデイングワイヤ、７は外部リ
ード、８はマウントプレート、９は接着剤、１０
はモールド部材、１１は半導体素子で、１１ａは
その外部接続用突起電極、１２は柔軟性のあるプ
リント基板で、１２ａはその導電金属箔、１２ｂ
はその絶縁シート、１２ｃはそれぞれあけられた
穴、８８はマウントプレートで、８８ａはその凸
部、８８ｂはその取付穴を示す。尚、各図中同一
符号は同一、又は相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 複数個の外部接続用突起電極を有する半導体
素子、該半導体素子の位置決め用凸部を有する
ヒートシンクを形成し、取付穴を有するマウン
トプレート、上記半導体素子の突起電極が通る
ように穴が設けられ、一端が上記半導体素子の
突起電極と夫々接続される複数個の導電金属箔
が、絶縁シートにより保持されてなる柔軟性の
あるプリント基板、及び上記半導体素子を包含
するモールド部材とで構成され、上記プリント
基板の絶縁シート側が上記半導体素子表面に接
する様に取付られ、上記半導体素子の突起電極
が、上記プリント基板の穴を通り上記絶縁シー
トを介して上記導電金属箔に接続されてなる半
導体装置。 (2) 上記半導体素子の突起電極から、上記モール
ド部材外に引き出されたリードが柔軟性のある
プリント基板により構成されたことを特徴とす
る実用新案登録請求の範囲第１項記載の半導体
装置。 (3) 上記プリント基板上に、上記半導体素子とは
別の半導体素子、又は受動素子をマウントして
構成されたことを特徴とする実用新案登録請求
の範囲第１項または、第２項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980051652U JPS6120757Y2 (ja) | 1980-04-14 | 1980-04-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980051652U JPS6120757Y2 (ja) | 1980-04-14 | 1980-04-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56154168U JPS56154168U (ja) | 1981-11-18 |
| JPS6120757Y2 true JPS6120757Y2 (ja) | 1986-06-21 |
Family
ID=29646549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980051652U Expired JPS6120757Y2 (ja) | 1980-04-14 | 1980-04-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120757Y2 (ja) |
-
1980
- 1980-04-14 JP JP1980051652U patent/JPS6120757Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56154168U (ja) | 1981-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452278B1 (en) | Low profile package for plural semiconductor dies | |
| US4459607A (en) | Tape automated wire bonded integrated circuit chip assembly | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| JPS5896756A (ja) | マルチチップパッケージ | |
| JP2001250911A (ja) | 樹脂封止形電力用半導体装置 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| KR20010041593A (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| USRE37416E1 (en) | Method for manufacturing a modular semiconductor power device | |
| KR100843734B1 (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
| JPS6120757Y2 (ja) | ||
| JPS6148928A (ja) | ハイブリッド集積回路 | |
| JPH0669119B2 (ja) | 電子部品の熱放散装置 | |
| JPS6125248Y2 (ja) | ||
| JPS6250063B2 (ja) | ||
| JPS6120760Y2 (ja) | ||
| JPS6125247Y2 (ja) | ||
| JPS6240443Y2 (ja) | ||
| JPS5810849A (ja) | 集積回路装置 | |
| JPS5996759A (ja) | 半導体装置 | |
| JPS6112678Y2 (ja) | ||
| JPH0458189B2 (ja) | ||
| JP3036484B2 (ja) | 半導体装置とその製造方法 | |
| JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JP2570889B2 (ja) | Ｌｓｉ用ケース |