JP3325460B2 - 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ - Google Patents

半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ

Info

Publication number
JP3325460B2
JP3325460B2 JP14447496A JP14447496A JP3325460B2 JP 3325460 B2 JP3325460 B2 JP 3325460B2 JP 14447496 A JP14447496 A JP 14447496A JP 14447496 A JP14447496 A JP 14447496A JP 3325460 B2 JP3325460 B2 JP 3325460B2
Authority
JP
Japan
Prior art keywords
insulating base
terminal
circuit board
electric circuit
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14447496A
Other languages
English (en)
Other versions
JPH09326449A (ja
Inventor
祥司 植垣
慎吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14447496A priority Critical patent/JP3325460B2/ja
Publication of JPH09326449A publication Critical patent/JPH09326449A/ja
Application granted granted Critical
Publication of JP3325460B2 publication Critical patent/JP3325460B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の外部
電気回路基板への実装構造及びこれに用いられる半導体
素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ（大規模
集積回路素子）等の半導体集積回路素子を収容するため
の半導体素子収納用パッケージは、一般にアルミナセラ
ミックス等の電気絶縁材料から成り、その上面中央部に
半導体素子を収容するための凹所を有する絶縁基体と、
前記絶縁基体の凹所周辺から下面にかけて導出されるタ
ングステン、モリブデン等の高融点金属粉末から成る複
数個のメタライズ配線層と、前記絶縁基体下面に形成さ
れ、メタライズ配線層が電気的に接続された複数個の端
子パッドと、前記端子パッドに取着された半田から成る
端子と、蓋体とから構成されており、絶縁基体の凹所底
面に半導体集積回路素子をガラス、樹脂等から成る接着
剤を介して接着固定させるとともに半導体集積回路素子
の各電極とメタライズ配線層とをボンディングワイヤー
等の電気的接続手段を介して電気的に接続し、しかる
後、前記絶縁基体の上面に蓋体をガラス、樹脂等の封止
材を介して接合させ、絶縁基体と蓋体とから成る容器内
部に半導体集積回路素子を気密に封止することによって
半導体装置となる。
【０００３】かかる半導体装置は、絶縁基体下面の端子
パッドに取着された半田から成る端子を外部電気回路基
板の接続パッド上に載置当接させ、しかる後、前記半田
から成る端子を約２００〜２５０℃の温度で加熱溶融さ
せて外部電気回路基板の接続パッドに接合させるととも
にこれを冷却固化させることにより外部電気回路基板に
実装され、同時に半導体素子収納用パッケージの内部に
収容されている半導体集積回路素子の各電極がメタライ
ズ配線層及び半田から成る端子を介して外部電気回路基
板に電気的に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置の外部電気回路基板への実装構造におい
ては、半導体集積回路素子を収容する半導体素子収納用
パッケージの絶縁基体がアルミナセラミックスから成
り、その熱膨張係数が約７×１０-6／℃であるのに対
し、外部電気回路基板は一般にガラスエポキシ樹脂から
成り、その熱膨張係数が２×１０-5／℃で両者大きく相
違することから、絶縁基体下面の端子パッドに取着され
た半田から成る端子を約２００〜２５０℃の温度で加熱
溶融させて外部電気回路基板の接続パッドに接合させた
場合、これを常温まで冷却すると絶縁基体に比較して外
部電気回路基板が大きく熱収縮して下方に反ろうとし、
その結果、前記外部電気回路基板が下方に反ろうとする
力により半田から成る端子のうち、特に絶縁基体外周部
に位置する端子に大きな引っ張り応力が発生してしま
い、またこれを更に低温環境下に置くと前記引っ張り応
力も更に大きくなってしまう。このため、前記絶縁基体
及び外部電気回路基板に半導体素子の作動時に発生する
熱が繰り返し印加されると、前記絶縁基体及び外部電気
回路基板が常温または低温に戻るときに前記外部電気回
路基板が下方に反ろうとする力による大きな引っ張り応
力が半田から成る端子に繰り返し印加されることとな
り、その結果、半田から成る端子が破断してしまい、半
導体素子収納用パッケージの内部に収容する半導体集積
回路素子の各電極を長期間にわたり外部電気回路に電気
的に正常に接続することができないという欠点を有して
いた。
【０００５】
【課題を解決するための手段】本発明の半導体装置の実
装構造は、下面に多数の端子パッドが形成されている絶
縁基体と、蓋体とから成る容器内部に半導体素子が収容
されている半導体装置を、上面に接続パッドが形成され
た外部電気回路基板に、前記端子パッドと接続パッドと
を半田から成る端子を介して接合することにより実装し
て成る半導体装置の実装構造であって、前記端子パッド
及び接続パッドが形成されている領域を取り囲む位置
に、前記絶縁基体と外部電気回路基板とを互いに固定す
る、前記絶縁基体の各辺中央部又は各角部にそれぞれ個
別の固定部材が、前記絶縁基体及び前記外部電気回路基
板の少なくとも一方に、前記半田から成る端子が溶融す
る温度以下の温度で軟化溶融する熱可塑性樹脂又は半田
から成る接着部材により接合されて配設されていること
を特徴とするものであり、前記端子パッド及び接続パッ
ドが形成されている領域を取り囲む位置に、前記絶縁基
体と外部電気回路基板とを互いに固定する、前記絶縁基
体の各辺中央部又は各角部にそれぞれ個別の固定部材が
配設されていることから、半導体集積回路素子の作動時
に発生する熱が絶縁基体及び外部電気回路基板に印加さ
れ、これらが常温又は低温に戻るときに外部電気回路基
板が下方に大きく反ろうとしても該反ろうとする力は、
前記固定部材により良好に吸収され、その結果、半田か
ら成る端子に大きな引っ張り応力が印加されることはな
い。また、前記固定部材は絶縁基体の各辺中央部又は各
角部にそれぞれ個別の部材として配設されていることか
ら、半田から成る端子を外部電気回路基板の接続パッド
に接合させた後、絶縁基体下面と外部電気回路基板との
間に残留するフラックス等を容易に洗浄除去することが
可能となる。
【０００６】また、本発明の半導体装置の実装構造によ
れば、前記固定部材が、絶縁基体及び外部電気回路基板
の少なくとも一方に、半田から成る端子が溶融する温度
以下の温度で軟化溶融する熱可塑性樹脂又は半田から成
る接着部材により接合されて配設されていることから、
半導体装置を外部電気回路基板から取り外す必要が生じ
た場合に、半田から成る端子を溶融させると同時に前記
接着部材を軟化溶融させることにより半導体装置を外部
電気回路基板から容易に取り外すことができる。
【０００７】更に、本発明の半導体素子収納用パッケー
ジは、下面に多数の端子パッドが形成されている絶縁基
体と、蓋体とから成る半導体素子収納用パッケージであ
って、前記絶縁基体はその外周部で前記端子パッドが形
成されている領域を取り囲む位置に、前記絶縁基体の各
辺中央部又は各角部にそれぞれ個別に配設された、前記
絶縁基体下面から突出する固定部材が接合されていると
ともに、前記多数の端子パッドに、半田から成る端子が
その一部を前記固定部材下端より下方に突出させるよう
にして接合されていることを特徴とするものであり、絶
縁基体の外周部で前記端子パッドが形成されている領域
を取り囲む位置に、前記絶縁基体の各辺中央部又は各角
部にそれぞれ個別に配設された、前記絶縁基体下面から
突出する固定部材が接合されていることから、半導体素
子収納用パッケージ内部に半導体集積回路素子を収容し
て半導体装置となした後、これを外部電気回路基板に実
装する際に絶縁基体下面と外部電極回路基板との間に実
装に必要な所定の隙間を容易に形成することができる。
また、前記固定部材は絶縁基体の各辺中央部又は各角部
にそれぞれ個別の部材として配設されていることから、
半田から成る端子を外部電気回路基板の接続パッドに接
合させた後、絶縁基体下面と外部電気回路基板との間に
残留するフラックス等を容易に洗浄除去することが可能
となる。また更に、本発明の半導体素子収納用パッケー
ジは、前記多数の端子パッドに半田から成る端子がその
一部を前記固定部材下端より下方に突出させるようにし
て接合されていることから、半導体素子収納用パッケー
ジ内部に半導体集積回路素子を収容して半導体装置とな
した後、これを外部電極回路基板に実装する際に半田か
ら成る端子を外部電気回路基板の接続パッドに容易、且
つ確実に接続することができる。
【０００８】
【発明の実施の形態】次に本発明を添付の図面を基にし
て詳細に説明する。図１は、本発明にかかる半導体装置
の実装構造の一実施形態を示し、Ａは半導体装置、Ｂは
外部電気回路基板である。
【０００９】前記半導体装置Ａは、半導体集積回路素子
３を、主に絶縁基体１と蓋体２とから構成される半導体
素子収納用パッケージの内部に気密に封止することによ
って形成される。
【００１０】前記半導体素子収納用パッケージを構成す
る絶縁基体１は、その上面中央部に半導体集積回路素子
３が載置搭載される凹所１ａを有しており、該凹所１ａ
底面には半導体集積回路素子３がガラス、樹脂等の接着
剤を介して接着固定される。前記絶縁基体１は、アルミ
ナセラミックスやムライトセラミックス、窒化アルミニ
ウムセラミックス、炭化珪素質セラミックス、ガラスセ
ラミックス等の電気絶縁材料から成り、例えばアルミナ
セラミックスから成る場合、アルミナ、シリカ、マグネ
シア、カルシア等の原料粉末に適当な有機バインダー、
溶剤、可塑剤、分散剤等を添加混合して泥漿物を作ると
ともに該泥漿物を従来周知のドクターブレード法等のシ
ート成形法を採用してシート状のセラミックグリーンシ
ートとなし、しかる後、前記セラミックグリーンシート
に適当な打ち抜き加工を施すとともにこれを複数枚積層
し、約１６００℃の温度で焼成することによって製作さ
れる。
【００１１】また、前記絶縁基体１は、半導体素子３が
載置収容される凹所１ａの周辺から下面にかけて複数個
のメタライズ配線層４が被着形成されており、更に前記
絶縁基体１の下面には前記メタライズ配線層４が電気的
に接続されているとともに後述する半田から成る端子６
が取着される端子パッド４ａが被着形成されている。前
記メタライズ配線層４及び端子パッド４ａは、タングス
テン、モリブデン、マンガン等の高融点金属粉末から成
り、タングステン等の高融点金属粉末に適当な有機バイ
ンダー、溶剤、可塑剤を添加混合して得た金属ペースト
を絶縁基体１と成るセラミックグリーンシートに所定パ
ターンに印刷塗布しておき、これをセラミックグリーン
シートと同時に焼成することによって絶縁基体１の所定
位置に所定パターンに被着形成される。
【００１２】前記メタライズ配線層４は、半導体集積回
路素子３の各電極を端子パッド４ａに電気的に接続する
作用を為し、絶縁基体１の凹所１ａ周辺に位置する部位
には半導体集積回路素子３の各電極がボンディングワイ
ヤー５を介して電気的に接続される。
【００１３】また前記メタライズ配線層４と電気的に接
続されている端子パッド４ａは、絶縁基体１に後述する
半田から成る端子６を取着するための下地金属として作
用し、該端子パッド４ａには半田から成る端子６が取着
されている。
【００１４】前記端子パッド４ａに取着されている半田
から成る端子６は、絶縁基体１の下面から略球状に突出
する突出部６ａを有しており、該突出部６ａを有する半
田から成る端子６は、半導体集積回路素子３の各電極が
接続されている端子パッド４ａを外部電気回路基板Ｂの
接続パッド７に電気的に接続するとともに半導体装置Ａ
を外部電気回路基板Ｂ上に実装させる作用を為す。
【００１５】一方、前記蓋体２は、鉄−ニッケル−コバ
ルト合金等の金属やアルミナセラミックスやガラス等の
絶縁物から成り、絶縁基体１の上面にガラス、樹脂等の
封止材を介して接合されることにより絶縁基体１の凹所
１ａに収容された半導体集積回路素子３を気密に封止す
る作用を為す。
【００１６】尚、前記蓋体２は、蓋体２が例えば鉄−ニ
ッケル−コバルト合金から成る場合、鉄−ニッケル−コ
バルト合金から成る板材を所定形状に打ち抜くことによ
って製作される。
【００１７】前記主に絶縁基体１と蓋体２とから成る半
導体素子収納用パッケージは、絶縁基体１の凹所１ａ底
面に半導体集積回路素子３をガラス、樹脂等から成る接
着剤を介して接着固定するとともに該半導体集積回路素
子３の各電極をメタライズ配線層４に電気的に接続し、
しかる後、絶縁基体１の上面に蓋体２をガラス、樹脂等
の封止材を介して接合させ、絶縁基体１と蓋体２とから
成る容器内部に半導体集積回路素子３を気密に封止する
ことによって半導体装置Ａとなる。
【００１８】また、前記半導体装置Ａは、絶縁基体１下
面の端子パッド４ａに取着されている半田から成る端子
６を外部電気回路基板Ｂの接続パッド７上に載置当接さ
せ、しかる後、前記半田から成る端子６を約２００〜２
５０℃の温度で加熱溶融させ、半田から成る端子６を接
続パッド７に接合させることによって外部電気回路基板
Ｂ上に実装される。
【００１９】前記半導体装置Ａが実装される外部電気回
路基板Ｂとしては、例えばガラス−エポキシ樹脂等の電
気絶縁材料から成るプリント配線基板が好適に使用さ
れ、その上面には銅等の良導電材料から成る接続パッド
７が被着形成されている。
【００２０】前記外部電気回路基板Ｂは、半導体装置Ａ
を支持する支持部材として作用し、また接続パッド７は
半導体装置Ａの半導体集積回路素子３の各電極を所定の
外部電気回路に接続する作用を為す。
【００２１】尚、前記接続パッド７を有する外部電気回
路基板Ｂは、ガラス−エポキシ樹脂板の上面に銅から成
る導体箔を接着剤を介して被着させ、しかる後、前記銅
から成る導体箔をエッチング加工法により所定パターン
に加工することによって製作される。
【００２２】更に、本発明の半導体装置の実装構造にお
いては、前記半導体素子収納用パッケージの絶縁基体１
下面の端子パッド４ａ及び外部電気回路基板Ｂの接続パ
ッド７が形成されている領域を取り囲む位置に、前記絶
縁基体１と外部電気回路基板Ｂとを互いに固定する、絶
縁基体１の各辺中央部又は各角部にそれぞれ個別の固定
部材８が配設されており、該固定部材８は、エポキシ樹
脂、アクリル樹脂、銀ロウや半田等から成る接着部材
９、９’を介して絶縁基体１及び外部電気回路基板Ｂに
接合されている。
【００２３】前記固定部材８は、アルミナセラミックス
やムライトセラミックス、窒化アルミニウムセラミック
ス、炭化珪素質セラミックス、ガラスセラミックス等の
セラミックスや鉄−ニッケル−コバルト合金や銅等の金
属、あるいはガラス−エポキシ樹脂等の樹脂から成り、
外部電気回路基板Ｂに実装された半導体装置Ａを外部電
気回路基板Ｂに強固に固定するとともに該実装された半
導体装置Ａ内の半導体集積回路素子３が作動時に発生す
る熱により絶縁基体１と外部電気回路基板Ｂとの間に両
者の熱膨張係数の相違に起因して発生する大きな熱応力
を吸収する作用を為し、半導体集積回路素子３の作動時
に発生する熱が絶縁基体１及び外部電気回路基板Ｂに印
加され、これらが常温又は低温に戻るときに外部電気回
路基板Ｂが下方に大きく反ろうとしても該反ろうとする
力は、前記固定部材８により良好に吸収されて、その結
果、半田から成る端子６に大きな引っ張り応力が印加さ
れて半田から成る端子６が破断することはなく、半導体
素子収納用パッケージの内部に収容する半導体集積回路
素子３の各電極を外部電気回路に長期間にわたり確実に
接続させることができる。
【００２４】また前記固定部材８は、その一部が絶縁基
体１の下面から所定高さ突出するようにして予め半導体
素子収納用パッケージの絶縁基体１に接合させておく
と、半導体装置Ａを半田から成る端子６を溶融させて外
部電気回路基板Ｂに実装する際、絶縁基体１下面と外部
電気回路基板Ｂとの間に半導体装置Ａの実装高さとして
必要な所定の間隔を容易に形成することができる。従っ
て前記固定部材８は、その一部が絶縁基体１の下面から
所定高さ突出するようにして予め半導体素子収納用パッ
ケージの絶縁基体１に接合させておくことが好ましい。
この場合、前記絶縁基体１下面に取着させた半田から成
る端子６の絶縁基体１下面から突出する高さを、前記固
定部材８が絶縁基体１下面から突出する高さより高いも
のとしておくと、半田から成る端子６を溶融させて半導
体装置Ａを外部電気回路基板Ｂに実装する際に、溶融し
た端子６が外部電気回路基板Ｂの接続パッド７に容易、
且つ確実に接触して端子パッド４ａと接続パッド７とを
良好に電気的、機械的に接続することができる。従って
前記半田から成る端子６の絶縁基体１下面から突出する
高さは、前記固定部材８が絶縁基体１下面から突出する
高さより高いものとしておくことが好ましい。
【００２５】更に前記固定部材８は、その下面側に絶縁
基体１の下面外周部に突出する所定厚みの突出部８ａ
を、絶縁基体１の下面中心部を囲む少なくとも３個所に
位置するように設けておくと、絶縁基体１外周部を固定
部材８の突出部８ａに載置させるとともにこれらを外部
電気回路基板Ｂ上に載置させることにより絶縁基体１下
面と外部電気回路基板Ｂとの間に半導体装置Ａの実装高
さとして必要な所定の間隔を更に容易に形成することが
できる。従って前記固定部材８はその下面側に絶縁基体
１の下面外周部に突出する所定厚みの突出部８ａを、絶
縁基体１の下面中心部を取り囲む少なくとも３個所に位
置するように設けておくことが好ましい。
【００２６】また更に、前記固定部材８を絶縁基体１及
び外部電気回路基板Ｂに接合させている接着部材９、
９’は、例えばエポキシ樹脂等の熱硬化性樹脂やアクリ
ル樹脂等の熱可塑性樹脂、或いは銀ロウや半田等から成
り、固定部材８を絶縁基体１及び外部電気回路基板Ｂに
接合させるには、例えば半導体装置Ａの絶縁基体１外周
部に固定部材８をエポキシ樹脂等の熱硬化性樹脂やアク
リル樹脂等の熱可塑性樹脂、或いは銀ロウや半田等から
成る接着部材９を介して予め接合させておくとともに該
固定部材８が接合された半導体装置Ａの絶縁基体１下面
の端子パッド４ａに取着された半田から成る端子６を外
部電気回路基板Ｂの接続パッド７に溶融接合させた後、
固定部材８と外部電気回路基板Ｂとをエポキシ樹脂等の
熱硬化性樹脂やアクリル樹脂等の熱可塑性樹脂、或いは
銀ロウや半田等の接着部材９’で接合する方法や、半導
体装置Ａの絶縁基体１下面の端子パッド４ａに取着され
た半田から成る端子６を外部電気回路基板Ｂの接続パッ
ド７に溶融接合させた後に固定部材８を絶縁基体１と外
部電気回路基板Ｂとにエポキシ樹脂等の熱硬化性樹脂や
アクリル樹脂等の熱可塑性樹脂、或いは銀ロウや半田等
の接着部材９、９’を介して接合する方法、外部電気回
路基板Ｂの上面に固定部材８をエポキシ樹脂等の熱硬化
性樹脂やアクリル樹脂等の熱可塑性樹脂、或いは銀ロウ
や半田等の接着部材９’を介して予め接合させておくと
ともに半導体装置Ａの絶縁基体１下面の端子パッド４ａ
に取着された半田から成る端子６を固定部材８が接合さ
れた外部電気回路基板Ｂの接続パッド７に溶融接合させ
た後、固定部材８と絶縁基体１とをエポキシ樹脂等の熱
硬化性樹脂やアクリル樹脂等の熱可塑性樹脂、或いは銀
ロウや半田等の接着部材９で接合する方法、あるいは半
導体装置Ａの絶縁基体１下面の端子パッド４ａに取着さ
れた半田から成る端子６を外部電気回路基板Ｂの接続パ
ッド７に溶融接合させるのと同時に固定部材８と絶縁基
体１及び外部電気回路基板Ｂとをエポキシ樹脂等の熱硬
化性樹脂やアクリル樹脂等の熱可塑性樹脂、或いは銀ロ
ウや半田等の接着部材９、９’で接合する方法等の方法
が採用され得る。
【００２７】前記固定部材８を絶縁基体１及び外部電気
回路基板Ｂに接合する接着部材９、９’は、少なくとも
その一方を、半田から成る端子６が溶融する温度以下の
温度で軟化溶融する熱可塑性樹脂又は半田で形成してお
くと、例えば外部電気回路基板Ｂに実装された半導体装
置Ａを交換するために外部電気回路基板Ｂから取り外す
必要が生じた際等に半田から成る端子６を溶融させるの
と同時に接着部材９、９’の少なくとも一方を軟化溶融
させることにより半導体装置Ａを外部電気回路基板Ｂか
ら容易に取り外すことができる。従って、前記固定部材
８を絶縁基体１及び外部電気回路基板Ｂに接合する接着
部材９、９’は、少なくともその一方を半田から成る端
子６が溶融する温度以下の温度で軟化溶融する熱可塑性
樹脂又は半田で形成しておくことが好ましい。
【００２８】尚、本発明の半導体装置の実装構造は、上
述の実施形態に限定されるものではなく本発明の要旨を
逸脱しない範囲であれば種々の変更は可能であり、例え
ば、上述の実施形態では、固定部材８は、絶縁基体１の
外周部に接着部材９、９’を介して接合されていたが、
前記固定部材８は、図２に示すように例えば絶縁基体１
と同一材料で、絶縁基体１と一体的に形成されていても
よく、この場合、固定部材８を絶縁基体１に接着部材９
を介して接合する手間を省略することができるとともに
接合部材８を絶縁基体１に極めて強固に接合することが
できる。前記固定部材８を絶縁基体１と同一材料で、絶
縁基体１と一体的に形成するには、絶縁基体１となるセ
ラミックグリーンシートの一部に固定部材８となるセラ
ミックグリーンシートを積層し、これらを同時に焼成す
ることによって外周部に絶縁基体１と固定部材８とを一
体的に形成する方法が採用される。
【００２９】また、固定部材８は、絶縁基体１の端子パ
ッド４ａと外部電気回路基板Ｂの接続パッド７が形成さ
れている領域を取り囲む位置に、絶縁基体１の各辺中央
部や各角部にそれぞれ個別の部材として配設されている
のがよい。この場合、半田から成る端子６を外部電気回
路基板Ｂの接続パッド７に接合させた後、絶縁基体１下
面と外部電気回路基板Ｂとの間に残留するフラックス等
を容易に洗浄除去することが可能となる。
【００３０】
【発明の効果】本発明の半導体装置の実装構造によれ
ば、絶縁基体の端子パッド及び外部電気回路基板の接続
パッドが形成されている領域を取り囲む位置に、前記絶
縁基体と外部電気回路基板とを互いに固定する、前記絶
縁基体の各辺中央部又は各角部にそれぞれ個別の固定部
材が、前記絶縁基体及び前記外部電気回路基板の少なく
とも一方に、前記半田から成る端子が溶融する温度以下
の温度で軟化溶融する熱可塑性樹脂又は半田から成る接
着部材により接合されて配設されていることから、半導
体集積回路素子の作動時に発生する熱が絶縁基体及び外
部電気回路基板に印加され、これらが常温又は低温に戻
るときに外部電気回路基板が下方に大きく反ろうとして
も該反ろうとする力は、前記固定部材により良好に吸収
され、その結果、半田から成る端子に大きな引っ張り応
力が印加されて半田から成る端子が破断することはな
く、従って半導体素子収納用パッケージ内に収容された
半導体集積回路素子の各電極を外部電気回路に長期間に
わたり正常に接続することができる。また、前記固定部
材は絶縁基体の各辺中央部又は各角部にそれぞれ個別の
部材として配設されていることから、半田から成る端子
を外部電気回路基板の接続パッドに接合させた後、絶縁
基体下面と外部電気回路基板との間に残留するフラック
ス等を容易に洗浄除去することが可能となる。更に、本
発明の半導体装置の実装構造によれば、前記固定部材
が、絶縁基体及び外部電気回路基板の少なくとも一方
に、半田から成る端子が溶融する温度以下の温度で軟化
溶融する熱可塑性樹脂又は半田から成る接着部材により
接合されて配設されていることから、半導体装置を外部
電気回路基板から取り外す必要が生じた場合に、半田か
ら成る端子を溶融させると同時に前記接着部材を軟化溶
融させることにより半導体装置を外部電気回路基板から
容易に取り外すことができる。
【００３１】また、本発明の半導体素子収納用パッケー
ジによれば、絶縁基体の外周部で前記端子パッドが形成
されている領域を取り囲む位置に、前記絶縁基体の各辺
中央部又は各角部にそれぞれ個別に配設された、前記絶
縁基体下面から突出する固定部材が接合されているとと
もに、前記多数の端子パッドに、半田から成る端子がそ
の一部を前記固定部材下端より下方に突出させるように
して接合されていることから、半導体素子収納用パッケ
ージ内部に半導体集積回路素子を収容して半導体装置と
なした後、これを外部電気回路基板に実装する際に絶縁
基体下面と外部電気回路基板との間に半導体装置の実装
に必要な所定の隙間を容易に形成することができる。ま
た、前記固定部材は絶縁基体の各辺中央部又は各角部に
それぞれ個別の部材として配設されていることから、半
田から成る端子を外部電気回路基板の接続パッドに接合
させた後、絶縁基体下面と外部電気回路基板との間に残
留するフラックス等を容易に洗浄除去することが可能と
なる。
【００３２】更に、本発明の半導体素子収納用パッケー
ジによれば、前記多数の端子パッドに半田から成る端子
をその一部が前記固定部材下端より下方に突出するよう
にして接合させていることから、半導体素子収納用パッ
ケージ内部に半導体集積回路素子を収容して半導体装置
となした後、これを外部電極回路基板に実装する際に半
田から成る端子を外部電気回路基板の接続パッドに容易
に接続することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の実装構造の一実施形態例
を示す断面図である。
【図２】本発明の半導体装置の実装構造の他の実施形態
例を示す断面図である。
【符号の説明】
１・・・・・・絶縁基体 ２・・・・・・蓋体 ３・・・・・・半導体集積回路素子 ４・・・・・・メタライズ配線層 ４ａ・・・・・端子パッド ６・・・・・・半田から成る端子 ７・・・・・・接続パッド ８・・・・・・固定部材 ９・・・・・・接着部材 Ａ・・・・・・半導体装置 Ｂ・・・・・・外部電気回路基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】下面に多数の端子パッドが形成されている
    絶縁基体と、蓋体とから成る容器内部に半導体素子が収
    容されている半導体装置を、上面に接続パッドが形成さ
    れた外部電気回路基板に、前記端子パッドと接続パッド
    とを半田から成る端子を介して接合することにより実装
    して成る半導体装置の実装構造であって、前記端子パッ
    ド及び接続パッドが形成されている領域を取り囲む位置
    に、前記絶縁基体と外部電気回路基板とを互いに固定す
    る、前記絶縁基体の各辺中央部又は各角部にそれぞれ個
    別の固定部材が、前記絶縁基体及び前記外部電気回路基
    板の少なくとも一方に、前記半田から成る端子が溶融す
    る温度以下の温度で軟化溶融する熱可塑性樹脂又は半田
    から成る接着部材により接合されて配設されていること
    を特徴とする半導体装置の実装構造。
  2. 【請求項２】下面に多数の端子パッドが形成されている
    絶縁基体と、蓋体とから成る半導体素子収納用パッケー
    ジであって、前記絶縁基体はその外周部で前記端子パッ
    ドが形成されている領域を取り囲む位置に、前記絶縁基
    体の各辺中央部又は各角部にそれぞれ個別に配設され
    た、前記絶縁基体下面から突出する固定部材が接合され
    ているとともに、前記多数の端子パッドに、半田から成
    る端子がその一部を前記固定部材下端より下方に突出さ
    せるようにして接合されていることを特徴とする半導体
    素子収納用パッケージ。
JP14447496A 1996-06-06 1996-06-06 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ Expired - Fee Related JP3325460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14447496A JP3325460B2 (ja) 1996-06-06 1996-06-06 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14447496A JP3325460B2 (ja) 1996-06-06 1996-06-06 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH09326449A JPH09326449A (ja) 1997-12-16
JP3325460B2 true JP3325460B2 (ja) 2002-09-17

Family

ID=15363144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14447496A Expired - Fee Related JP3325460B2 (ja) 1996-06-06 1996-06-06 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3325460B2 (ja)

Also Published As

Publication number Publication date
JPH09326449A (ja) 1997-12-16

Similar Documents

Publication Publication Date Title
JP3426717B2 (ja) 光半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3325460B2 (ja) 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ
JP3652844B2 (ja) 光半導体素子収納用パッケージ
JP3556567B2 (ja) 電子部品収納用パッケージ
JPH11340350A (ja) 電子装置用容器およびその封止方法
JP3838940B2 (ja) 配線基板
JP2763417B2 (ja) 半導体素子収納用パッケージの製造方法
JP3297603B2 (ja) 半導体素子収納用パッケージ
JP3181015B2 (ja) 半導体素子収納用パッケージ
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP2003179175A (ja) 配線基板
JP2002158305A (ja) 電子部品収納用パッケージ
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP3441170B2 (ja) 配線基板
JP3176251B2 (ja) 半導体素子収納用パッケージ
JPH09162324A (ja) 半導体素子収納用パッケージ
JP3439844B2 (ja) 半導体素子収納用パッケージ
JP2002353350A (ja) 電子部品収納用パッケージ
JPH1074856A (ja) 半導体素子収納用パッケージ
JPH10189799A (ja) 半導体装置の実装構造及び実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees