JP2570889B2 - Ｌｓｉ用ケース - Google Patents
Ｌｓｉ用ケースInfo
- Publication number
- JP2570889B2 JP2570889B2 JP2144868A JP14486890A JP2570889B2 JP 2570889 B2 JP2570889 B2 JP 2570889B2 JP 2144868 A JP2144868 A JP 2144868A JP 14486890 A JP14486890 A JP 14486890A JP 2570889 B2 JP2570889 B2 JP 2570889B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- ceramic substrate
- input
- case
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSI用ケースに関し、特に多ピンのLSIを実装
するLSI用ケースに関する。
するLSI用ケースに関する。
従来のこの種のケースの構造を第３図および第４図に
示す。第３図は従来の技術によるLSI用ケースの構成の
一例を示す縦断面図、第４図は第３図を入出力ピン側か
ら見た平面図（但し、キャップを取除いてある）であ
る。
示す。第３図は従来の技術によるLSI用ケースの構成の
一例を示す縦断面図、第４図は第３図を入出力ピン側か
ら見た平面図（但し、キャップを取除いてある）であ
る。
第３図および第４図を見るに,LSI1はセラミック基板4
Aの中央付近に接着剤３にて固着され、LSI1の四辺に配
したリード２の先端反セラミック基ば4Aの表面に設けた
パッド５に接合される。一方セラミック基板4AのLSI実
装面側の周辺には入出力ピン６が直立して設けられてお
り、入出力ピン６とパッド５とはパターン８で電気的に
接続されている。パターン８はセラミック基板４を積層
する時設けるもので、タングステン等の金属にて形成さ
れる。入出力ピン６は、前記パターン８の先端にロウ付
けされてセラミック基板4Aに直角に取付けられる。この
ような構成で、LSI1の電気信号や電源入力端子はケース
の入出力ピン６に取出されることになる。さらに、LSI1
を包み込み形状のキャップ7Aがセラミック基板4Aに固着
され、LSI1を機械的に保護すると共に外気から遮断す
る。このような構成のLSI用ケースがプリント基板状に
実装されて使用に供されていた。
Aの中央付近に接着剤３にて固着され、LSI1の四辺に配
したリード２の先端反セラミック基ば4Aの表面に設けた
パッド５に接合される。一方セラミック基板4AのLSI実
装面側の周辺には入出力ピン６が直立して設けられてお
り、入出力ピン６とパッド５とはパターン８で電気的に
接続されている。パターン８はセラミック基板４を積層
する時設けるもので、タングステン等の金属にて形成さ
れる。入出力ピン６は、前記パターン８の先端にロウ付
けされてセラミック基板4Aに直角に取付けられる。この
ような構成で、LSI1の電気信号や電源入力端子はケース
の入出力ピン６に取出されることになる。さらに、LSI1
を包み込み形状のキャップ7Aがセラミック基板4Aに固着
され、LSI1を機械的に保護すると共に外気から遮断す
る。このような構成のLSI用ケースがプリント基板状に
実装されて使用に供されていた。
しかし、上述した従来のLSI用ケースの構造では次は
様な欠点がある。入出力ピン６がLSI1の実装面に構成さ
れているため、セラミック基板４の周辺にしか設けられ
ず、ピンの数を多く必要とする場合はセラミック基板４
の外形を大きくせざるを得なかった。基板外形を大きく
することは、LSIを大量に使用する電子計算機等では、L
SI用ケースを半田付して実装するプリント板の大きさが
大きくなると共に、信号の接続長が長くなるために性能
が低下する結果を招いていた。またLSI用ケースのLSI1
のリードから入出力ピン６までを接続しているパターン
８が長くなるため、信号の伝播に遅延が生じ性能を低下
させていた。
様な欠点がある。入出力ピン６がLSI1の実装面に構成さ
れているため、セラミック基板４の周辺にしか設けられ
ず、ピンの数を多く必要とする場合はセラミック基板４
の外形を大きくせざるを得なかった。基板外形を大きく
することは、LSIを大量に使用する電子計算機等では、L
SI用ケースを半田付して実装するプリント板の大きさが
大きくなると共に、信号の接続長が長くなるために性能
が低下する結果を招いていた。またLSI用ケースのLSI1
のリードから入出力ピン６までを接続しているパターン
８が長くなるため、信号の伝播に遅延が生じ性能を低下
させていた。
さらに、LSIからの放熱はアルミナ等のセラミック基
板の伝導により外部に逃げるが、アルミナ等は絶縁材の
中では比較的伝導率が良いとされているが、LSI1の電力
によっては十分とは言えず、温度が高くなってしまう場
合があった。
板の伝導により外部に逃げるが、アルミナ等は絶縁材の
中では比較的伝導率が良いとされているが、LSI1の電力
によっては十分とは言えず、温度が高くなってしまう場
合があった。
本発明のLSI用ケースは、一面にLSIチップのリードに
対応した電極と、反対面に正方格子状に直立させた複数
個の入出力ピンとを有し前記電極と入出力ピンとを電気
的に接続する配線パターンを有する平板状のセラミック
基板と、LSIチップの電極を有する面をセラミック基板
側に向けて実装し前記LSIチップのリードを電極に接合
し少くともLSIチップと前記電極とを覆い少くともセラ
ミック基板のLSIチップ実装面の一部を包み込む箱状の
キャップとを有し、キャップの内面とLSIチップの裏面
が接着剤にて固着されると共にキャップの周端部にセラ
ミック基板にシールされて形成されて成ることを備えて
構成される。
対応した電極と、反対面に正方格子状に直立させた複数
個の入出力ピンとを有し前記電極と入出力ピンとを電気
的に接続する配線パターンを有する平板状のセラミック
基板と、LSIチップの電極を有する面をセラミック基板
側に向けて実装し前記LSIチップのリードを電極に接合
し少くともLSIチップと前記電極とを覆い少くともセラ
ミック基板のLSIチップ実装面の一部を包み込む箱状の
キャップとを有し、キャップの内面とLSIチップの裏面
が接着剤にて固着されると共にキャップの周端部にセラ
ミック基板にシールされて形成されて成ることを備えて
構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示す縦断面図、第
２図は第１図を入出力ピン側から見た平面図を示す。
２図は第１図を入出力ピン側から見た平面図を示す。
LSI1は、セラミックス基板４の中央部に、表面を入出
力ピン側に向けて搭載される。四辺に配置されたLSI1の
リード２は、セラミック基板４の表面に形成したパッド
５に金−金（Au−Au）の熱接合等の手段により接合され
る。さらに、箱状のキャップ７がLSI1を覆い、接着剤３
にてLSI1の裏面を固着すると共に、シール材９にてセラ
ミック基板４の四辺をシールする。キャップ７は熱伝導
率の高い金属製であり、LSI1を機械的に保護し外気を遮
断して信頼製を保つ。
力ピン側に向けて搭載される。四辺に配置されたLSI1の
リード２は、セラミック基板４の表面に形成したパッド
５に金−金（Au−Au）の熱接合等の手段により接合され
る。さらに、箱状のキャップ７がLSI1を覆い、接着剤３
にてLSI1の裏面を固着すると共に、シール材９にてセラ
ミック基板４の四辺をシールする。キャップ７は熱伝導
率の高い金属製であり、LSI1を機械的に保護し外気を遮
断して信頼製を保つ。
一方、セラミック基板４のLSI1の実装面とは反対の面
に、入出力ピン６を正方格子状に全面に設け、本入出力
ピン６と前記パッド５のはパターン８にて電気的に接続
される。パターン８はセラミック基板４の厚さ方向を貫
いて導通させるスルーホール8Aを含み、セラミック基板
４の積層工程時にタングステン等にて形成される。入出
力ピン６は、パターン８の裏面に露出した先端部にロウ
付されて直立して固定されている。
に、入出力ピン６を正方格子状に全面に設け、本入出力
ピン６と前記パッド５のはパターン８にて電気的に接続
される。パターン８はセラミック基板４の厚さ方向を貫
いて導通させるスルーホール8Aを含み、セラミック基板
４の積層工程時にタングステン等にて形成される。入出
力ピン６は、パターン８の裏面に露出した先端部にロウ
付されて直立して固定されている。
ここで、入出力ピン６はLSI1の搭載面と反対面に設け
たので、入出力ピン６をセラミック基板４の全面に立て
ることができる。したがって、従来より小さい外形のセ
ラミック基板で多くのピン数を確保でき、小型のケース
が実現できる。よって電子計算機等において、ケースの
実装密度を高くできるので小体積の装置ができ、さらに
ケースの入出力信号間の配線長が短縮できるので性能を
向上させることが可能になる。
たので、入出力ピン６をセラミック基板４の全面に立て
ることができる。したがって、従来より小さい外形のセ
ラミック基板で多くのピン数を確保でき、小型のケース
が実現できる。よって電子計算機等において、ケースの
実装密度を高くできるので小体積の装置ができ、さらに
ケースの入出力信号間の配線長が短縮できるので性能を
向上させることが可能になる。
また、ケース内においても、セラミック基板４が小さ
くなることによりパッド５の入出力ピン６とを接続する
パターン８の長さが短かくなり、信号の遅延を少なくで
き、一層の高速化・性能向上ができる。さらにLSI1から
の熱は従来のアルミナ等のセラミックスを介して伝導さ
れていたのに比較し、金属製のキャップから放熱される
ので、小さい熱抵抗が得られ、LSI1を低い温度に保つこ
とが信頼性を向上できる。
くなることによりパッド５の入出力ピン６とを接続する
パターン８の長さが短かくなり、信号の遅延を少なくで
き、一層の高速化・性能向上ができる。さらにLSI1から
の熱は従来のアルミナ等のセラミックスを介して伝導さ
れていたのに比較し、金属製のキャップから放熱される
ので、小さい熱抵抗が得られ、LSI1を低い温度に保つこ
とが信頼性を向上できる。
以上説明したように本発明は、基板のLSIを実装する
面とは反対の面の入出力ピンを設けてLSIの表面を下に
向けて搭載することにより、多数の入出力ピンを確保し
つつケースを小型にすることができると共に、ケース内
の配線による遅延時間を短くできるという効果がある。
また、金属製のキャップをLSIに取付けることにより、
放熱効果が大きくなりLSIの温度を低く抑えられるとい
う効果がある。
面とは反対の面の入出力ピンを設けてLSIの表面を下に
向けて搭載することにより、多数の入出力ピンを確保し
つつケースを小型にすることができると共に、ケース内
の配線による遅延時間を短くできるという効果がある。
また、金属製のキャップをLSIに取付けることにより、
放熱効果が大きくなりLSIの温度を低く抑えられるとい
う効果がある。
第１図は本発明の一実施例の構成を示す縦断面図、第２
図は第１図を入出力ピン側から見た平面図、第３図は従
来の技術によるLSI用ケースの構成の一例を示す縦断面
図、第４図は第３図を入出力ピンの側から見た平面図。 １……LSI、２……リード、３……接着材、４……セラ
ミック基板、５……パッド、６……入出力ピン、７……
キャップ、８……パターン、8A……スルホール、９……
シール材。
図は第１図を入出力ピン側から見た平面図、第３図は従
来の技術によるLSI用ケースの構成の一例を示す縦断面
図、第４図は第３図を入出力ピンの側から見た平面図。 １……LSI、２……リード、３……接着材、４……セラ
ミック基板、５……パッド、６……入出力ピン、７……
キャップ、８……パターン、8A……スルホール、９……
シール材。
Claims (1)
- 【請求項１】一面にLSIチップのリードに対応した電極
と、反対面に正方格子状に直立させた複数個の入出力ピ
ンとを有し前記電極と入出力ピンとを電気的に接続する
配線パターンを有する平板状のセラミック基板と、LSI
チップの電極を有する面をセラミック基板側に向けて実
装し前記LSIチップのリードを電極に接合し少くともLSI
チップと前記電極とを覆い少くともセラミック基板のLS
Iチップ実装面の一部を包み込む箱状のキャップとを有
し、キャップの内面とLSIチップの裏面が接着剤にて固
着されると共にキャップの周端部にセラミック基板にシ
ールされて形成されて成ることを特徴とするLSI用ケー
ス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144868A JP2570889B2 (ja) | 1990-06-01 | 1990-06-01 | Ｌｓｉ用ケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144868A JP2570889B2 (ja) | 1990-06-01 | 1990-06-01 | Ｌｓｉ用ケース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437158A JPH0437158A (ja) | 1992-02-07 |
| JP2570889B2 true JP2570889B2 (ja) | 1997-01-16 |
Family
ID=15372265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2144868A Expired - Fee Related JP2570889B2 (ja) | 1990-06-01 | 1990-06-01 | Ｌｓｉ用ケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570889B2 (ja) |
-
1990
- 1990-06-01 JP JP2144868A patent/JP2570889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437158A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH07226457A (ja) | 電子パッケージ及びその製造方法 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JP2570889B2 (ja) | Ｌｓｉ用ケース | |
| JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JPH0358537B2 (ja) | ||
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH09186272A (ja) | 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ | |
| JPH0669119B2 (ja) | 電子部品の熱放散装置 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JPS6220701B2 (ja) | ||
| JP3714808B2 (ja) | 半導体装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JP2004031432A (ja) | 半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3314139B2 (ja) | 半導体装置 | |
| JPH03292761A (ja) | チップキャリヤ | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JP3036976B2 (ja) | マルチチップモジュール | |
| JPH05275581A (ja) | セラミックパッケージ | |
| JPH0897354A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |