JPH0437158A - Ｌｓｉ用ケース - Google Patents
Ｌｓｉ用ケースInfo
- Publication number
- JPH0437158A JPH0437158A JP14486890A JP14486890A JPH0437158A JP H0437158 A JPH0437158 A JP H0437158A JP 14486890 A JP14486890 A JP 14486890A JP 14486890 A JP14486890 A JP 14486890A JP H0437158 A JPH0437158 A JP H0437158A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- electrodes
- ceramic substrate
- case
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000000919 ceramic Substances 0.000 claims abstract description 30
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000000191 radiation effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩ用ケースに関し、特に多ピンのＬＳＩを
実装するＬＳＩ用ケースに関する。
実装するＬＳＩ用ケースに関する。
従来のこの種のケースの構造を第３図および第４図に示
す。第３図は従来の技術によるＬＳＩ用ケースの構成の
一例を示す縦断面図、第４図は第３図を入出力ピン側か
ら見た平面図（但し、キャップを取除いである）である
。
す。第３図は従来の技術によるＬＳＩ用ケースの構成の
一例を示す縦断面図、第４図は第３図を入出力ピン側か
ら見た平面図（但し、キャップを取除いである）である
。
第３図および第４図を見るに、ＬＳＩＩはセラミック基
板４Ａの中央付近に接着剤３にて固着され、ＬＳＩＩの
四辺に配したリード２の先端はセラミック基板４Ａの表
面に設けたパッド５に接合される。一方セラミック基板
４ＡのＬＳＩ実装面側の周辺には入出力ピン６が直立し
て設けられており、入出力ピン６とパッド５とはパター
ン８で電気的に接続されている。パターン８はセラミッ
ク基板４を積層する時設けるもので、タングステン等の
金属にて形成される。入出力ピン６は、前記パターン８
の先端にロウ付されてセラミック基板４Ａに直角に取付
けられる。このような構成で、ＬＳＩＩの電気信号や電
源入力端子はケースの入出力ピン６に取出されることに
なる。さらに、ＬＳＩＩを包み込む形状のキャップ７Ａ
がセラミック基板４Ａに固着され、ＬＳＩＩを機械的に
保護すると共に外気から遮断する。このような構成のＬ
ＳＩ用ケースがプリント基板上に実装されて使用に供さ
れていた。
板４Ａの中央付近に接着剤３にて固着され、ＬＳＩＩの
四辺に配したリード２の先端はセラミック基板４Ａの表
面に設けたパッド５に接合される。一方セラミック基板
４ＡのＬＳＩ実装面側の周辺には入出力ピン６が直立し
て設けられており、入出力ピン６とパッド５とはパター
ン８で電気的に接続されている。パターン８はセラミッ
ク基板４を積層する時設けるもので、タングステン等の
金属にて形成される。入出力ピン６は、前記パターン８
の先端にロウ付されてセラミック基板４Ａに直角に取付
けられる。このような構成で、ＬＳＩＩの電気信号や電
源入力端子はケースの入出力ピン６に取出されることに
なる。さらに、ＬＳＩＩを包み込む形状のキャップ７Ａ
がセラミック基板４Ａに固着され、ＬＳＩＩを機械的に
保護すると共に外気から遮断する。このような構成のＬ
ＳＩ用ケースがプリント基板上に実装されて使用に供さ
れていた。
しかし、上述した従来のＬＳＩ用ケースの構造では次の
様な欠点がある。入出力ピン６がＬＳｌｌの実装面に構
成されているため、セラミック基板４の周辺にしか設け
られず、ピンの数を多く必要とする場合はセラミック基
板４の外形を大きくせざるを得なかった。基板外形を大
きくすることは、ＬＳＩを大量に使用する電子計算機等
では、ＬＳＩ用ケースを半田付して実装するプリント板
の大きさが大きくなると共に、信号の接続長が長くなる
ために性能が低下する結果を招いていた。
様な欠点がある。入出力ピン６がＬＳｌｌの実装面に構
成されているため、セラミック基板４の周辺にしか設け
られず、ピンの数を多く必要とする場合はセラミック基
板４の外形を大きくせざるを得なかった。基板外形を大
きくすることは、ＬＳＩを大量に使用する電子計算機等
では、ＬＳＩ用ケースを半田付して実装するプリント板
の大きさが大きくなると共に、信号の接続長が長くなる
ために性能が低下する結果を招いていた。
またＬＳＩ用ケースのＬＳＩＩのリードから入出力ピン
６までを接続しているパターン８が長くなるため、信号
の伝播に遅延が生じ性能を低下させていた。
６までを接続しているパターン８が長くなるため、信号
の伝播に遅延が生じ性能を低下させていた。
さらに、ＬＳＩからの放熱はアルミナ等のセラミック基
板の伝導により外部に逃げるが、アルミナ等は絶縁材の
中では比較的伝導率が良いとされているが、ＬＳＩＩの
電力によっては十分とは言えず、温度が高くなってしま
う場合があった。
板の伝導により外部に逃げるが、アルミナ等は絶縁材の
中では比較的伝導率が良いとされているが、ＬＳＩＩの
電力によっては十分とは言えず、温度が高くなってしま
う場合があった。
本発明のＬＳＩ用ケースは、−面にＬＳＩチップのリー
ドに対応した電極と、反対面に正方格子状に直立させた
複数個の入出力ピンとを有し前記電極と入出力ピンとを
電気的に接続する配線パターンを有する平板状のセラミ
ック基板と、ＬＳＩチップの電極を有する面をセラミッ
ク基板側に向けて実装し前記ＬＳＩチップのリードを電
極に接合し少くともＬＳＩチップと前記電極とを覆い少
くともセラミック基板のＬＳＩチップ実装面の一部を包
み込む箱状のキャップとを有し、キャップの内面とＬＳ
Ｉチップの裏面が接着剤にて固着されると共にキャップ
の周端部がセラミック基板にシールされて形成されて成
ることを備えて構成される。
ドに対応した電極と、反対面に正方格子状に直立させた
複数個の入出力ピンとを有し前記電極と入出力ピンとを
電気的に接続する配線パターンを有する平板状のセラミ
ック基板と、ＬＳＩチップの電極を有する面をセラミッ
ク基板側に向けて実装し前記ＬＳＩチップのリードを電
極に接合し少くともＬＳＩチップと前記電極とを覆い少
くともセラミック基板のＬＳＩチップ実装面の一部を包
み込む箱状のキャップとを有し、キャップの内面とＬＳ
Ｉチップの裏面が接着剤にて固着されると共にキャップ
の周端部がセラミック基板にシールされて形成されて成
ることを備えて構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示す縦断面図、第２
図は第１図を入出力ピン側から見た平面図を示す。
図は第１図を入出力ピン側から見た平面図を示す。
ＬＳＩＩは、セラミック基板４の中央部に、表面を入出
力ピン側に向けて搭載される。四辺に配置されたＬＳＩ
Ｉのリード２は、セラミック基板４の表面に形成したパ
ッド５に金−金（Ａ ｕＡｕ）の熱接合等の手段により
接合される。さらに、箱状のキャップ７がＬＳＩＩを覆
い、接着剤３にてＬＳｌｌの裏面を固着すると共に、シ
ール材９にてセラミック基板４の四辺をシールする。
力ピン側に向けて搭載される。四辺に配置されたＬＳＩ
Ｉのリード２は、セラミック基板４の表面に形成したパ
ッド５に金−金（Ａ ｕＡｕ）の熱接合等の手段により
接合される。さらに、箱状のキャップ７がＬＳＩＩを覆
い、接着剤３にてＬＳｌｌの裏面を固着すると共に、シ
ール材９にてセラミック基板４の四辺をシールする。
キャップ７は熱伝導率の高い金属製であり、ＬＳＩ１を
機械的に保護し外気を遮断して信頼性を保つ。
機械的に保護し外気を遮断して信頼性を保つ。
一方、セラミック基板４のＬＳＩＩの実装面とは反対の
面に、入出力ピン６を正方格子状に全面に設け、本人出
力ピン６と前記バッド５とはパターン８にて電気的に接
続される。パターン８はセラミック基板４の厚さ方向を
貫いて導通させるスルーホール８Ａを含み、セラミック
基板４の積層工程時にタングステン等にて形成される。
面に、入出力ピン６を正方格子状に全面に設け、本人出
力ピン６と前記バッド５とはパターン８にて電気的に接
続される。パターン８はセラミック基板４の厚さ方向を
貫いて導通させるスルーホール８Ａを含み、セラミック
基板４の積層工程時にタングステン等にて形成される。
入圧力ピン６は、パターン８の裏面に露出した先端部に
ロウ付されて直立して固定されている。
ロウ付されて直立して固定されている。
ここで、入圧力ピン６はＬＳＩＩの搭載面と反対面に設
けたので、入出力ピン６をセラミック基板４の全面に立
てることができる。したがって、従来より小さい外形の
セラミック基板で多くのピン数を確保でき、小型のケー
スが実現できる。よって電子計算機等において、ケース
の実装密度を高くできるので小体積の装置ができ、さら
にケースの入出力信号間の配線長が短縮できるので性能
を向上させることが可能になる。
けたので、入出力ピン６をセラミック基板４の全面に立
てることができる。したがって、従来より小さい外形の
セラミック基板で多くのピン数を確保でき、小型のケー
スが実現できる。よって電子計算機等において、ケース
の実装密度を高くできるので小体積の装置ができ、さら
にケースの入出力信号間の配線長が短縮できるので性能
を向上させることが可能になる。
また、ケース内においても、セラミック基板４が小さく
なることによりパッド５と入出力ピン６とを接続するパ
ターン８の長さが短かくなり、信号の遅延を少なくでき
、−層の高速化・性能向上ができる。さらにＬＳＩＩか
らの熱は従来はアルミナ等のセラミックを介して伝導さ
れていたのに比較し、金属製のキャップから放熱される
ので、小さい熱抵抗が得られ、ＬＳＩＩを低い温度に保
つことができ信頼性を向上できる。
なることによりパッド５と入出力ピン６とを接続するパ
ターン８の長さが短かくなり、信号の遅延を少なくでき
、−層の高速化・性能向上ができる。さらにＬＳＩＩか
らの熱は従来はアルミナ等のセラミックを介して伝導さ
れていたのに比較し、金属製のキャップから放熱される
ので、小さい熱抵抗が得られ、ＬＳＩＩを低い温度に保
つことができ信頼性を向上できる。
以上説明したように本発明は、基板のＬＳＩを実装する
面とは反対の面に入出力ピンを設けてＬＳＩの表面を下
に向けて搭載することにより、多数の入出力ピンを確保
しつつケースを小型にすることができると共に、ケース
内の配線による遅延時間を短くできるという効果がある
。また、金属製のキャップをＬＳＩに取付けることによ
り、放熱効果が大きくなりＬＳＩの温度を低く抑えられ
るという効果がある。
面とは反対の面に入出力ピンを設けてＬＳＩの表面を下
に向けて搭載することにより、多数の入出力ピンを確保
しつつケースを小型にすることができると共に、ケース
内の配線による遅延時間を短くできるという効果がある
。また、金属製のキャップをＬＳＩに取付けることによ
り、放熱効果が大きくなりＬＳＩの温度を低く抑えられ
るという効果がある。
第１図は本発明の一実施例の構成を示す縦断面図、第２
図は第１図を入出力ピン側から見た平面図、第３図は従
来の技術によるＬＳＩ用ケースの構成の一例を示す縦断
面図、第４図は第３図を入出力ピンの側から見た平面図
。
図は第１図を入出力ピン側から見た平面図、第３図は従
来の技術によるＬＳＩ用ケースの構成の一例を示す縦断
面図、第４図は第３図を入出力ピンの側から見た平面図
。
１・・・ＬＳＩ、２・・・リード、３・・・接着剤、４
・・・セラミック基板、５・・・パッド、６・・・入出
力ピン、７・・・キャップ、８・・・パターン、８Ａ・
・・スルホール、９・・・シール材。
・・・セラミック基板、５・・・パッド、６・・・入出
力ピン、７・・・キャップ、８・・・パターン、８Ａ・
・・スルホール、９・・・シール材。
Claims (1)
- 一面にＬＳＩチップのリードに対応した電極と、反対
面に正方格子状に直立させた複数個の入出力ピンとを有
し前記電極と入出力ピンとを電気的に接続する配線パタ
ーンを有する平板状のセラミック基板と、ＬＳＩチップ
の電極を有する面をセラミック基板側に向けて実装し前
記ＬＳＩチップのリードを電極に接合し少くともＬＳＩ
チップと前記電極とを覆い少くともセラミック基板のＬ
ＳＩチップ実装面の一部を包み込む箱状のキャップとを
有し、キャップの内面とＬＳＩチップの裏面が接着剤に
て固着されると共にキャップの周端部がセラミック基板
にシールされて形成されて成ることを特徴とするＬＳＩ
用ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144868A JP2570889B2 (ja) | 1990-06-01 | 1990-06-01 | Ｌｓｉ用ケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144868A JP2570889B2 (ja) | 1990-06-01 | 1990-06-01 | Ｌｓｉ用ケース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437158A true JPH0437158A (ja) | 1992-02-07 |
| JP2570889B2 JP2570889B2 (ja) | 1997-01-16 |
Family
ID=15372265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2144868A Expired - Fee Related JP2570889B2 (ja) | 1990-06-01 | 1990-06-01 | Ｌｓｉ用ケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570889B2 (ja) |
-
1990
- 1990-06-01 JP JP2144868A patent/JP2570889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570889B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644662B2 (ja) | 半導体モジュール | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JP2002076252A (ja) | 半導体装置 | |
| JPS5896756A (ja) | マルチチップパッケージ | |
| JPS6220707B2 (ja) | ||
| JPS63308943A (ja) | 半導体装置 | |
| JPH0437158A (ja) | Ｌｓｉ用ケース | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| JP2901401B2 (ja) | マルチチップモジュール | |
| JPH0358537B2 (ja) | ||
| JPH03191554A (ja) | 半導体装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP3203806B2 (ja) | 半導体装置の実装構造 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPS6120757Y2 (ja) | ||
| JPS605223B2 (ja) | 半導体チツプ装着用リ−ドレスパツケ−ジ | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH03101256A (ja) | 半導体装置 | |
| JP3314139B2 (ja) | 半導体装置 | |
| JPH03102862A (ja) | 半導体装置 | |
| CN115995443A (zh) | 一种采用陶瓷基板封装的芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |