JPS6220707B2 - - Google Patents
Info
- Publication number
- JPS6220707B2 JPS6220707B2 JP5344481A JP5344481A JPS6220707B2 JP S6220707 B2 JPS6220707 B2 JP S6220707B2 JP 5344481 A JP5344481 A JP 5344481A JP 5344481 A JP5344481 A JP 5344481A JP S6220707 B2 JPS6220707 B2 JP S6220707B2
- Authority
- JP
- Japan
- Prior art keywords
- chips
- substrate
- layers
- chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 8
- 230000006870 function Effects 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 abstract description 16
- 229920001971 elastomer Polymers 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000001816 cooling Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
【発明の詳細な説明】
本発明は、半導体装置の組立構造に関するもの
で、電子計算機等に用いられる多品種、高信頼性
の半導体装置を提供するものである。
で、電子計算機等に用いられる多品種、高信頼性
の半導体装置を提供するものである。
従来、この種の半導体装置は数十層の積層セラ
ミツク基板上に半田の突起電極（以下パンプと呼
ぶ）を有するICチツプを数十個フエイスダウン
ボンデイングし、金属蓋でICを覆つていた。こ
の場合、積層セラミツク基板には、数十個のIC
チツプを相互接続する配線が形成されており、セ
ラミツク基板上にフエイスダウンボンデイングし
たICチツプを電気的に結線している。金属蓋は
ICチツプを保護し、ICチツプより発生する熱を
放散する役割を果している。
ミツク基板上に半田の突起電極（以下パンプと呼
ぶ）を有するICチツプを数十個フエイスダウン
ボンデイングし、金属蓋でICを覆つていた。こ
の場合、積層セラミツク基板には、数十個のIC
チツプを相互接続する配線が形成されており、セ
ラミツク基板上にフエイスダウンボンデイングし
たICチツプを電気的に結線している。金属蓋は
ICチツプを保護し、ICチツプより発生する熱を
放散する役割を果している。
しかし、この種の半導体装置は、一般に少量多
品種でさらに、電子計算機のデバツグ（debug）
を行う上でしばしば設計変更の必要が生じるのが
常であつた。ところが、多品種の半導体装置及
び、設計変更を実現するためには数十層の積層セ
ラミツク基板のパターンを設計又は大部分を変更
することが必要で多種類のパターンを準備し、多
くの積層を行なう大がかりな設計と工程を必要と
した。
品種でさらに、電子計算機のデバツグ（debug）
を行う上でしばしば設計変更の必要が生じるのが
常であつた。ところが、多品種の半導体装置及
び、設計変更を実現するためには数十層の積層セ
ラミツク基板のパターンを設計又は大部分を変更
することが必要で多種類のパターンを準備し、多
くの積層を行なう大がかりな設計と工程を必要と
した。
この主な原因は、セラミツク基板上に最低で約
100μ巾しかパターンが形成できないためであ
る。又、ICチツプは、その表面のパンプでセラ
ミツク基板に接続しているが両者（ICチツプと
セラミツク）の材質が異なるためその熱膨張係数
も異なり、熱サイクルによつてパンプにストレス
が加わり、一定サイクルでパンプが破断する信頼
性上の問題があつた。又、動作時にICチツプか
ら発生する熱の放散は金属であるパンプから逃げ
る程度で一般に高消費電力のICチツプは搭載で
きない欠点があつた。
100μ巾しかパターンが形成できないためであ
る。又、ICチツプは、その表面のパンプでセラ
ミツク基板に接続しているが両者（ICチツプと
セラミツク）の材質が異なるためその熱膨張係数
も異なり、熱サイクルによつてパンプにストレス
が加わり、一定サイクルでパンプが破断する信頼
性上の問題があつた。又、動作時にICチツプか
ら発生する熱の放散は金属であるパンプから逃げ
る程度で一般に高消費電力のICチツプは搭載で
きない欠点があつた。
本発明の目的は、このような欠点を除去しよう
とするもので、ICチツプを直接金属蓋に取付け
ること、相互接続配線をICチツプと同材質の基
板で形成すること等によつて実現しようとするも
のである。
とするもので、ICチツプを直接金属蓋に取付け
ること、相互接続配線をICチツプと同材質の基
板で形成すること等によつて実現しようとするも
のである。
図は、本発明の一実施例で、ａは正面図、ｂは
側面の断面図、ｃは第１図ｂのＡ部拡大断面図で
ある。
側面の断面図、ｃは第１図ｂのＡ部拡大断面図で
ある。
図中、１はSiICチツプでロジツク、メモリー等
が形成されており、半田のパンプ２でその機能が
取り出せるようになつている。３は金属の蓋でチ
ツプ１が直接固定され、ある部分は凹凸を形成す
ることによつて表面積を大きくとり空冷による熱
放散が可能な様になつている。４はチツプ１と同
じ材質の基板でチツプ１の相互接続を行う相互接
続基板である。この場合４ａはSiで、４ｂはその
上に形成されたSi酸化膜、４ｃは相互接続配線
で、あるものはSi４ａを貫通して、反対面に、又
あるものは層間絶縁膜４ｄを介して、多層に配線
され、あるものはパンプ２と接続している。５は
セラミツク基板で多層のセラミツク層５ａと、そ
の層間に形成された配線５ｂより成つている。配
線５ａの一部は外リード６と接続している。
が形成されており、半田のパンプ２でその機能が
取り出せるようになつている。３は金属の蓋でチ
ツプ１が直接固定され、ある部分は凹凸を形成す
ることによつて表面積を大きくとり空冷による熱
放散が可能な様になつている。４はチツプ１と同
じ材質の基板でチツプ１の相互接続を行う相互接
続基板である。この場合４ａはSiで、４ｂはその
上に形成されたSi酸化膜、４ｃは相互接続配線
で、あるものはSi４ａを貫通して、反対面に、又
あるものは層間絶縁膜４ｄを介して、多層に配線
され、あるものはパンプ２と接続している。５は
セラミツク基板で多層のセラミツク層５ａと、そ
の層間に形成された配線５ｂより成つている。配
線５ａの一部は外リード６と接続している。
７は部分導通コネクターで、Siゴム７ａ中に金
属線７ｂがあるピツチで埋込まれている。そして
このコネクター７を相互配線基板４とセラミツク
基板５の間に配置し、金属蓋３とセラミツク基板
５を固定すると、その間にできた空間にチツプ１
が封入され、部分導通コネクターの金属線７ｂに
よつて、相互接続基板の配線４ｃとセラミツク基
板の配線５ｂが接続する。配線５ｂは外部リード
６とつながつているので、チツプ１の電気的機能
は相互接続基板４と部分導通コネクター７と、セ
ラミツク基板５を介して、外部リード６に取り出
すことができる。
属線７ｂがあるピツチで埋込まれている。そして
このコネクター７を相互配線基板４とセラミツク
基板５の間に配置し、金属蓋３とセラミツク基板
５を固定すると、その間にできた空間にチツプ１
が封入され、部分導通コネクターの金属線７ｂに
よつて、相互接続基板の配線４ｃとセラミツク基
板の配線５ｂが接続する。配線５ｂは外部リード
６とつながつているので、チツプ１の電気的機能
は相互接続基板４と部分導通コネクター７と、セ
ラミツク基板５を介して、外部リード６に取り出
すことができる。
この時パンプ２はSiのチツプ１とSiの基板４の
同一材料によつて挾まれているので、熱サイクル
が加わつても両者の変形量は同じで、パンプ２が
ストレスを受けず、破断を起こすことなく高信頼
性を得ることができる。基板４と基板５の熱歪は
部分導通コネクター７の材料がゴムや、金属線で
あるため歪を吸収し、熱サイクルの影響を受ける
ことがない。
同一材料によつて挾まれているので、熱サイクル
が加わつても両者の変形量は同じで、パンプ２が
ストレスを受けず、破断を起こすことなく高信頼
性を得ることができる。基板４と基板５の熱歪は
部分導通コネクター７の材料がゴムや、金属線で
あるため歪を吸収し、熱サイクルの影響を受ける
ことがない。
又チツプ１は良熱伝導体で放熱を受け持つてい
る金属蓋３に直接固定するため、チツプ１で発生
する熱が直ちに放熱部に伝わり、高消費電力の
ICを搭載することができる。
る金属蓋３に直接固定するため、チツプ１で発生
する熱が直ちに放熱部に伝わり、高消費電力の
ICを搭載することができる。
チツプ１の相互接続はSiの相互接続基板４が受
け持つが、Siのウエハの微細パターン技術はサブ
シクロンに迫つており、セラミツク基板で数十層
必要な配線がSi基板では２〜３層で済む。従つて
設計や、設計変更が容易になり、工程も少なくな
るので短時間で、必要な機能を作り出すことがで
きる。
け持つが、Siのウエハの微細パターン技術はサブ
シクロンに迫つており、セラミツク基板で数十層
必要な配線がSi基板では２〜３層で済む。従つて
設計や、設計変更が容易になり、工程も少なくな
るので短時間で、必要な機能を作り出すことがで
きる。
本発明はこの実施例にとどまることなく、IC
チツプと受動要素（抵抗、容量等）が一緒に組込
まれても良い。
チツプと受動要素（抵抗、容量等）が一緒に組込
まれても良い。
以上の説明でも明らかな様に本発明によれば、
半導体装置設計又は設計変更が容易で、熱サイク
ルの影響を受けない高信頼性が得られ、高消費電
力のICチツプを搭載できる半導体装置を得るこ
とができる。
半導体装置設計又は設計変更が容易で、熱サイク
ルの影響を受けない高信頼性が得られ、高消費電
力のICチツプを搭載できる半導体装置を得るこ
とができる。
第１図は本発明の一実施例を示す半導体装置の
平面図、第２図は第１図のイ−ロ線による断面
図、第３図は第２図の部分Ａの拡大断面図であ
る。 図中、１……ICチツプ、２……パンプ、３…
…金属蓋、４……相互接続基板、４ａ……Si、４
ｂ……Si酸化膜、４ｃ……相互接続配線、４ｄ…
…層間絶縁膜、５……セラミツク基板、５ａ……
多層セラミツク層、５ｂ……配線、６……外部リ
ード、７……部分導通コネクター、７ａ……シリ
コンゴム、７ｂ……金属線。
平面図、第２図は第１図のイ−ロ線による断面
図、第３図は第２図の部分Ａの拡大断面図であ
る。 図中、１……ICチツプ、２……パンプ、３…
…金属蓋、４……相互接続基板、４ａ……Si、４
ｂ……Si酸化膜、４ｃ……相互接続配線、４ｄ…
…層間絶縁膜、５……セラミツク基板、５ａ……
多層セラミツク層、５ｂ……配線、６……外部リ
ード、７……部分導通コネクター、７ａ……シリ
コンゴム、７ｂ……金属線。
Claims (1)
- １ 放熱部を有し、複数のICチツプを固定でき
る金属蓋、突起電極を有する複数のICチツプ、
ICチツプと同一材料の基板でその一面とその反
対面に相交接続配線が形成されている相互接続基
板、加圧した部分のみ電気的に導通する部分導通
コネクター、及び金属蓋と組合せてICチツプの
外囲器となりICチツプの電気的機能を取り出す
ことのできる絶縁基板から成る半導体装置におい
て、その順序が金属蓋／ICチツプ／相互接続基
板／部分導通コネクター／絶縁基板の順に構され
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344481A JPS57166051A (en) | 1981-04-06 | 1981-04-06 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344481A JPS57166051A (en) | 1981-04-06 | 1981-04-06 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57166051A JPS57166051A (en) | 1982-10-13 |
| JPS6220707B2 true JPS6220707B2 (ja) | 1987-05-08 |
Family
ID=12943019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5344481A Granted JPS57166051A (en) | 1981-04-06 | 1981-04-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57166051A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139014U (ja) * | 1985-02-18 | 1986-08-28 | ||
| US4628406A (en) * | 1985-05-20 | 1986-12-09 | Tektronix, Inc. | Method of packaging integrated circuit chips, and integrated circuit package |
| US5014161A (en) * | 1985-07-22 | 1991-05-07 | Digital Equipment Corporation | System for detachably mounting semiconductors on conductor substrate |
| AU598253B2 (en) * | 1986-05-07 | 1990-06-21 | Digital Equipment Corporation | System for detachably mounting semi-conductors on conductor substrates |
| JPH07297560A (ja) * | 1994-04-28 | 1995-11-10 | Hitachi Ltd | 多層プリント配線基板およびその実装構造体 |
| JP3252635B2 (ja) * | 1995-01-13 | 2002-02-04 | 株式会社村田製作所 | 積層電子部品 |
| CA2232523C (en) * | 1996-07-22 | 2004-07-13 | Honda Giken Kogyo Kabushiki Kaisha | Plug-in type electronic control unit, structure of connection of wiring board with plug member, unit of connection of electronic part with wiring board, and process for mounting electronic part |
| US7615476B2 (en) | 2005-06-30 | 2009-11-10 | Intel Corporation | Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages |
-
1981
- 1981-04-06 JP JP5344481A patent/JPS57166051A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57166051A (en) | 1982-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6876069B2 (en) | Ground plane for exposed package | |
| US5705851A (en) | Thermal ball lead integrated package | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| KR20090056594A (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| JP3512169B2 (ja) | マルチチップ半導体モジュール及びその製造方法 | |
| JPH0810744B2 (ja) | 半導体装置 | |
| US5243497A (en) | Chip on board assembly | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
| JPS6220707B2 (ja) | ||
| US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH05243418A (ja) | プラスチックｐｇａ型半導体装置 | |
| US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
| JP2001118951A (ja) | 半導体装置 | |
| KR100385087B1 (ko) | 멀티칩 반도체 모듈 및 그 제조 방법 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPS5998541A (ja) | 半導体モジユ−ル | |
| JPH0481330B2 (ja) | ||
| JP2000031340A (ja) | 電子部品 |