JPS6220701B2 - - Google Patents

Info

Publication number
JPS6220701B2
JPS6220701B2 JP53131634A JP13163478A JPS6220701B2 JP S6220701 B2 JPS6220701 B2 JP S6220701B2 JP 53131634 A JP53131634 A JP 53131634A JP 13163478 A JP13163478 A JP 13163478A JP S6220701 B2 JPS6220701 B2 JP S6220701B2
Authority
JP
Japan
Prior art keywords
package
wiring board
wiring
electrode
lid portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53131634A
Other languages
English (en)
Other versions
JPS5559746A (en
Inventor
Kanji Ootsuka
Masao Sekihashi
Tamotsu Usami
Michiaki Furukawa
Fumyuki Kobayashi
Masakatsu Ishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13163478A priority Critical patent/JPS5559746A/ja
Publication of JPS5559746A publication Critical patent/JPS5559746A/ja
Publication of JPS6220701B2 publication Critical patent/JPS6220701B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置及びその実装回路装置に
関するものである。
従来、高密度実装回路基板の新しいアプローチ
として、リードレスパツケージ(チツプキヤリ
ア)がある。このパツケージはリードがないた
め、小形化が可能になり、外部接続端子ピツチも
1.25mm、1.0mmと小さく、従来のデユアルインラ
インパツケージの2〜4倍の実装密度の向上が計
れる。しかしリードがないためパツケージの外部
接続端子と配線基板の接続端子を対向させ直接半
田付等の方法で実装しなければならず、配線基板
とパツケージの熱膨脹係数が異ると、それらの膨
脹収縮差が直接半田に応力として加わり、半田の
クリープ現象により、破壊するため、前記両者の
熱膨脹係数を近似させる必要がある。
一方大消費電力を有する高密度回路装置は配線
基板がヒートシンクとなり得ず個々の半導体装置
に取付けられた放熱フインにより熱を逃してい
る。この時の半導体装置のパツケージング構造は
チツプ取付け面側を放熱フイン側にし、チツプア
クテイブ面を配線基板側にしたパツケージを使用
し、リードの成形により、配線基板に取付けるよ
うにしている。この点に関し、チツプキラリアは
チツプのアクテイブ面のキヤツプが突出している
ことから、配線基板にキヤツプ側をダイレクトに
接続できない。従つて、一般的方法であるパツケ
ージのチツプ取付面側を配線基板面にして接続
し、配線基板より放熱させる努力をしている。一
例としてチツプキヤリア、配線基板の相互接続面
上で電気接続端子以外に放熱用に対向したメタラ
イゼーシヨンを行い、前記接続端子と同様に半田
等により同じに接続する方法が取られている。然
しこの方法はチツプキヤリアベースと配線基板を
介しての放熱であり、放熱効果的に制限のある構
造となる。
本発明はリードレスチツプキヤリアの前記2つ
の欠点、即ち、放熱制限、熱膨脹係数のミスマツ
チによる歪を解消する構造を提案するものであ
る。
又、本発明の他の目的として放熱性を強化する
構造を提供するものである。
以下、本発明の好適な実施例を用いて本発明を
具体的に詳述する。
第1図a〜bは本発明の放熱を容易にするため
のチツプキヤリアの一例である。本図はセラミツ
クグリーンシート法により作られた多層メタライ
ズ配線セラミツクチツプキヤリアであり、先ず、
セラミツク粉末と有機バインダーにより構成され
たグリーンシートを4枚用意し(1′,1″,1
,1″″の母材)、それぞれ耐熱性メタライズ印
刷を5,6,7,8のパターンで行う。後、
1″,1,1″″は5′,6′,7′の穴をそれぞれ
うがち、それぞれのシートは位置決めされた後重
ねられ、加熱加圧され、グリーンシート中のバイ
ンダーの融着により一体化さす。次いで9′が8
のメタライズパターンの外形切断されるであろう
中心線上に円形状にあけられ、9のスルーホール
メタライズが施される。これにより、それぞれの
6と8が接続されることになる。この後、9の中
心を通るカツターでもつて外形切断され、チツプ
キヤリア構造の生の外形が完成する。次いで焼成
により有機バインダーを飛散させ、セラミツク粒
子を焼結させ磁器状にさせる。この時メタライズ
金属粉末も同時に焼結し、セラミツクと強固に接
着すると共に電気伝導を有する配線パターンとな
る。次いで素子組立を容易にさせるため、露出し
たメタライズ上にニツケルメツキを下地として金
メツキが施される(一例)ことにより、チツプキ
ヤリアが完成する。
第2図a〜bは前記第1図のチツプキヤリアに
LSI素子が組立てられ封止された状態を示す図の
一例である。先ずLSI素子(チツプ)10が金め
つきされたメタライズ上にAu−Si共晶合金で接
続され、金又はアルミニウム線11でLSI配線上
のパツドとメタライズパターン6がボンデイング
される。次いで、セラミツクと熱膨脹係数の近似
した材質の蓋12が7のメタライズパターン上に
適切な方法により接続され封止される。例えば蓋
12はコバール材で形成され、金めつきが施さ
れ、メタライズパターン7と近似した角リング状
の金−錫合金の箔を界して重ね加熱し金−錫合金
により融着封止する。この際、蓋12の上面は電
極8の面より下側にある。以上によりチツプキヤ
リアに組立てられたLSIデバイスが完成するここ
において配線基板への実装は外部導出電極8によ
り行われるため、電極8が配線基板上の接続電極
に対向する。この結果、LSI素子チツプ10は配
線基板の反対面にセラミツクチツプキヤリアベー
ス層1′を介して位置することになり、上面から
放熱を行う場合の有効な構造となる。
第3図は前記第2図を配線基板に実装した構造
の回路装置の一例である。配線基板15に配位さ
れた電極14に対向させチツプキヤリア上の電極
8を置き半田等のロウ材13でもつて接合させ
る。さらに必要ならば放熱体である放熱フイン1
6をセラミツクチツプキヤリアの素子取付された
セラミツクベースの裏面側に半田付等の適切な方
法で取付け、さらに放熱効果を良くさせる。この
際放熱フインがセラミツクと熱膨脹係数が異る場
合、フインを小分割することによる絶対歪量を低
減させることが可能である。第4図は配線基板
に、チツプキヤリアに組立てられたLSIデバイス
23が複数個第3図の状態で接続された状態を示
す。最近の高速高集積デバイスは数ワツトのパワ
ーを有し、複数個接続された場合、その放熱密度
は配線基板面上で1〜5W/cm2となる。このよう
な高放熱密度では配線基板に熱伝導度のよいセラ
ミツクを使用しても配線基板がヒートシンクにな
り得ず、配線基板のデバイス取付け面上で強制空
冷する方法が最も効果的である。この際LSIデバ
イス23が空冷流路に最も近いところの前記セラ
ミツクチツプキヤリアのベース面に位置しするこ
とは、熱抵抗の最も小さな構造となる。
第5図a〜bは本発明が別途考えた放熱効果を
更に高めた構造のセラミツクチツプキヤリアの一
例である。半導体素子(チツプ)10は熱膨脹係
数の近似しかつ熱伝導度の良い材料、例えばモリ
ブデン又はタングステン等のベース板17に金−
シリコンのロウ材により取付けられている。又こ
の前の工程でベース板17はさらに熱伝導度の良
い材料、例えば銅、アルミニウム等のスタツド1
9が反対面にロウ材例えば銅−銀共晶合金等で取
付けられる。このスタツド19は熱膨脹係数はシ
リコンに適合せずともよく、熱伝導度のみを最高
に取れる材料であればよい。この立場に立てば前
記銅、アルミニウム以外にヒートパイプ等も適切
な例である。前記ベース板17とセラミツクベー
ス1の取付けはこの両者の熱膨脹の差を緩和する
補助板18で橋渡をして接続させる。この補助板
18はベース板17とセラミツクベース1の中間
の熱膨脹係数を持ち、且つ比較的弾性率及び弾性
限界強度の低い材料、例えば鉄−ニツケル−コバ
ルト合金体、42アロイ(鉄−ニツケル合金)等が
適切であり、17,18及び1は相互に適切なロ
ウ材、例えば銅−銀共晶ロウで接合される。前記
構造のチツプキヤリアに前記した如くチツプが取
付けられ、次いでボンデイングワイイヤ11でチ
ツプキヤリア上の配線電極に接続され、蓋12で
封止される。この構造は、第2図のセラミツクベ
ースを界した放熱散に比べ1/2〜1/10の熱抵抗を
有することがわかつた。
本チツプキヤリアは第3図と同様にして配線基
板に取り付けられさらに必要ならばスタツド19
に放熱フインをかしめることにより実用に供せら
れることが容易に類推可能なため詳細説明は省略
する。
第3図の説明ですでに言及されたように配線基
板はセラミツクチツプキヤリアと熱膨脹係数が近
似している必要があつた。即ち熱膨脹係数が異つ
た場合接合部18は歪を受け接合材料のクリープ
現象が起り接合が破壊される。このことは配線基
板もセラミツクで作る必要が生じ、従来の一般的
にガラスエポキシプリント基板が使用できない欠
点があつた。然し本発明では以下の詳細で示すよ
うにこの歪を吸収する材料を界することによりセ
ラミツクチツプキヤリアと有機系配線基板の接続
が可能たらしめる方法を提供する。
第6図は金属板加工体である接続ピース20の
種々の形状を示したものである材質として、適切
なバネ性がある導体であれば良く銅、ニツケル、
鉄−ニツケル−コバルト合金、42アロイ、ベリリ
ウム銅、真チユウ等が考えられる。
第7図は有機系配線基板15′の電極14とセ
ラミツクチツプキヤリアの電極8を対向させ、前
記接続ピース20を界してロウ材により融接した
構造を示すものであり、20はセラミツクチツプ
キヤリアと配線基板の熱膨脹の差による歪を変形
でもつて吸収することができる。即ち、第7図に
示す実施例は円筒状のスリーブを横にしたもので
この接続ピースが容易に変形することが判明す
る。但し第6図aとeは変形の方向性が多少存在
するが同図b,c,dはその方向性もなくさらに
望ましい形状であることが判る。
この融接時の繁雑さを防止するため、あらかじ
め電極8に高融点ロウ材21で接続ピース20を
取付けておき配線基板接続時は低融点ロウ材、例
えば半田22で行うことも可能である。
【図面の簡単な説明】
第1図a〜bは本発明に係るリードレスパツケ
ージを示す図で、aは平面図、bは断面図、第2
図a〜bは本発明に係る半導体装置を示す図で、
aは平面図、bは断面図、第3図は本発明に係る
回路装置を示す断面図、第4図は本発明に係る回
路装置を示す側面図、第5図a〜bは本発明者が
別途考えた半導体装置を示す図で、aは平面図、
bは断面図、第6図a〜eは本発明に係る金属板
加工体を示す斜視図、第7図は本発明に係る回路
装置を示す断面図である。 1……パツケージの基材、9……スルーホール
メタライズ(外部接続用端子)、10……半導体
素子チツプ、12……蓋、13……ロウ材、16
……放熱フイン、17……ベース板、18……補
助板、19……スタツド、20……金属板加工体
である接続ピース、21……高融点ロウ材、22
……はんだ、23……LSIデバイス。

Claims (1)

  1. 【特許請求の範囲】 1 複数のセラミツクを積層して成るリードレス
    パツケージと、一主面にワイヤボンデイング面を
    有しかつその一主面とは反対の面で前記パツケー
    ジの所定箇所に接続される半導体素子と、前記ワ
    イヤボンデイング面よりも上方に形成される蓋部
    と、前記蓋部の周囲でこの蓋部よりも高い位置に
    設けられる外部接続用導電体端子と、前記リード
    レスパツケージの前記半導体素子が接続される箇
    所とは反対の他の箇所に形成される複数の放熱体
    とを有することを特徴とする半導体装置。 2 複数のセラミツクを積層して成るリードレス
    パツケージと、一主面にワイヤボンデイング面を
    有しかつその一主面とは反対の面で前記パツケー
    ジの所定箇所に接続される半導体素子と、前記ワ
    イヤボンデイング面よりも上方に形成される蓋部
    と、前記蓋部の周囲でこの蓋部よりも高い位置に
    設けられる外部接続用導電体端子とを有する半導
    体装置が配線基板上に複数個設けられ、前記半導
    体装置の外部接続用導電体端子が前記配線基板の
    配線面に接続されてなることを特徴とする回路装
    置。 3 配線基板と半導体装置の外部接続用導電体端
    子との固着には、配線基板と半導体装置との熱膨
    脹の差を吸収する金属板加工体を介してロウ材を
    用いて嵌合されてなるものが使用されていること
    を特徴とする特許請求の範囲第2項記載の回路装
    置。
JP13163478A 1978-10-27 1978-10-27 Semiconductor device and its mounting circuit device Granted JPS5559746A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13163478A JPS5559746A (en) 1978-10-27 1978-10-27 Semiconductor device and its mounting circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13163478A JPS5559746A (en) 1978-10-27 1978-10-27 Semiconductor device and its mounting circuit device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP8636285A Division JPS60258932A (ja) 1985-04-24 1985-04-24 半導体装置及びその回路装置
JP29200587A Division JPS63146455A (ja) 1987-11-20 1987-11-20 半導体装置

Publications (2)

Publication Number Publication Date
JPS5559746A JPS5559746A (en) 1980-05-06
JPS6220701B2 true JPS6220701B2 (ja) 1987-05-08

Family

ID=15062629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13163478A Granted JPS5559746A (en) 1978-10-27 1978-10-27 Semiconductor device and its mounting circuit device

Country Status (1)

Country Link
JP (1) JPS5559746A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745262A (en) * 1980-09-01 1982-03-15 Fujitsu Ltd Sealing and fitting structure of semiconductor device
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
JPS59198739A (ja) * 1983-04-26 1984-11-10 Nec Corp チツプキヤリア
JPH0536275Y2 (ja) * 1988-12-08 1993-09-14
CA2266158C (en) 1999-03-18 2003-05-20 Ibm Canada Limited-Ibm Canada Limitee Connecting devices and method for interconnecting circuit components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148377A (en) * 1978-05-15 1979-11-20 Ngk Spark Plug Co Leadless package for attaching semiconductor chip
JPS5521154A (en) * 1978-08-03 1980-02-15 Ngk Insulators Ltd Ceramic package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148377A (en) * 1978-05-15 1979-11-20 Ngk Spark Plug Co Leadless package for attaching semiconductor chip
JPS5521154A (en) * 1978-08-03 1980-02-15 Ngk Insulators Ltd Ceramic package

Also Published As

Publication number Publication date
JPS5559746A (en) 1980-05-06

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US5644163A (en) Semiconductor device
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6020637A (en) Ball grid array semiconductor package
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
JPH0777247B2 (ja) 半導体装置の製造方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JPS6220701B2 (ja)
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
JPH03174749A (ja) 半導体装置
JPS6220702B2 (ja)
JP2007157801A (ja) 半導体モジュールとその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH05198708A (ja) 半導体集積回路装置
JP3521931B2 (ja) 半導体装置及びその製造方法
JPH10256413A (ja) 半導体パッケージ
JPH0234180B2 (ja)
JP2000138340A (ja) ハイブリッドモジュール
JPH03171744A (ja) 半導体装置及びその製造方法
JPH08181168A (ja) 半導体装置
JPS6348850A (ja) 半導体装置の製造方法
JPS6184043A (ja) プラグインパツケ−ジ
JPH0514514Y2 (ja)
JPH04199668A (ja) リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法