JPS60258932A - 半導体装置及びその回路装置 - Google Patents

半導体装置及びその回路装置

Info

Publication number
JPS60258932A
JPS60258932A JP8636285A JP8636285A JPS60258932A JP S60258932 A JPS60258932 A JP S60258932A JP 8636285 A JP8636285 A JP 8636285A JP 8636285 A JP8636285 A JP 8636285A JP S60258932 A JPS60258932 A JP S60258932A
Authority
JP
Japan
Prior art keywords
chip
wiring board
package
external connection
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8636285A
Other languages
English (en)
Other versions
JPS6220702B2 (ja
Inventor
Kanji Otsuka
寛治 大塚
Masao Sekihashi
関端　正雄
Tamotsu Usami
保 宇佐美
Michiaki Furukawa
古川　道明
Fumiyuki Kobayashi
小林　二三幸
Masakatsu Ishida
石田　正勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8636285A priority Critical patent/JPS60258932A/ja
Publication of JPS60258932A publication Critical patent/JPS60258932A/ja
Publication of JPS6220702B2 publication Critical patent/JPS6220702B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置及びその実装回路装置に関するも
のである。
従来、高密度実装回路基板の新しいアプローチとして、
リードレスバックージ（チップキャリア）がある。この
パッケージはリードがないため、小形化が可能になり、
外部接続端子ピンチも１．２５龍、１．０ｍｍと小さく
、従来のデュアルインラインパッケージの２〜４倍の火
袋密度の向上が計れる。
しかしリードがないためパッケージの外部接続端子と配
線基板の接続端子を対向させ直接半田付等の方法で実装
しなければならず、配線基板とパッケージの熱膨張係数
が異ると、それらの膨張収縮差が直接半田に応力として
加わり、半田のクリープ現象により、破壊するため、前
記両者の熱膨張係数を近似させる必要がある。
一方大消費電力を有する高密度回路装置は配線基板がヒ
ートシンクとなり得す個々の半導体装置に取付けられた
放熱フィンにより熱を逃している。
この時の半導体装置のパッケージング構造はチップ取付
は面側を放熱フィン側にし、チップアクティブ面を配線
基板側にしたパッケージを使用し、リードの成形により
、配線基板に取付けるようにしている。この点に関し、
チップキャリアはチップのアクティブ面のキャップが突
出していることから、配線基板にキャップ側をダイレク
トに接続できない０従って、一般的方法であるノくツケ
ージウ のチップ取付面側を配線基板面にして接続し、配線基板
より放熱させる努力をしている。−例としてチップキャ
リア、配線基板の相互接続面上で電気接続端子以外に放
熱用に対向したメタライゼーシヨンを行い、前記接続端
子と同様に半田等により同じに接続する方法が取られて
いる。然しこの方法はチップキャリアベースと配線基板
を介しての放熱であり、放熱効果的に制限のある構造と
なる。
本発明はリードレスチップキャリアの前記２つの欠点、
即ち、放熱制限、熱膨張係数のミスマツチによる歪を解
消する構造を提案するものである。
又、本発明の他の目的として放熱性を強化する構造を提
供するものである。
このような目的に適うために本発明は下記する（１）な
いしく２１０基本的構成を有するものとするものである
。
なお、チップキャリアペースと配線基板を介して放熱す
る構造のものは、特開昭５４−１２８２７７号公報に開
示されている。
（１）半導体素子チップがセラミック積層形リードレス
パッケージに封止されてなり、前記チップにおけるノワ
イヤポ／ディング面側に外部接続用導電体端子が設けら
れてなると共に、前記端子上面よりもワイヤポンディン
グ面側のパッケージの上面が低位置にあるものであ−で
、前記チップにおけるワイヤボンディング面と対向する
面には放熱体が接合されてなり、この放熱体及びチップ
がパッケージ本体に熱伝導度の良い材料からなる補助板
を介して結合されてなる半導体装置。
（２１半導体素子チップがセラミック積層形リードレス
パッケージに封止されてなり、前記チップにおけるワイ
ヤポンディング面側に外部接続用導電体端子が設けられ
てなると共に、前記端子上面よりもワイヤポンディング
面側のパンケージの上面が低位置にあるものであって、
前記チップにおけるワイヤポンディング面と対向する面
には放熱体が接合されてなり、この放熱体及びチップが
パッケージ本体に熱伝導度の良い材料からなる補助板を
介して結合されてなる半導体装置の外部接続用導電体端
子が配縁基板に、前記端子面が配線基板の配線面に対面
するように固着されてなる回路装置。
以下、本発明の好適な実施例を用いて本発明を具体的に
詳述する。
第１図１８１〜ｌｂ＋は本発明者が別途考えた放熱を容
易にするためのチップキャリアの一例である。本図はセ
ラミックグリーンシート法により作られた多層メタライ
ズ配線セラミックチップキャリアであり、先ず、セラミ
ック粉末と有機バインダーにより構成されたグリーンシ
ートを４枚用意しく１：］’、］’″、１″の母材）、
それぞれ耐熱性メタライズ印刷を５．６．７．８のパタ
ーンで行う。後、１，１．１は５’、６’、７’の穴を
それぞれうがち、それぞれのシートは位置決めされた後
重ねられ、加熱加圧され、グリーンシート中のバインダ
ーの融着により一体化さす。次いで９′が８のメタライ
ズパターンの外形切断されるであろう中心線上に円形状
にあけられ、９のスルーホールメタライズが施される。
これにより、それぞれの６と８が接続されることになる
。この後、９の中心を通るカッターでもって外形切断さ
れ、チップキャリア構造の生の外形が完成する。次いで
焼成により有機バインダーを飛散させ、セラミック粒子
を焼結させ磁器状にさせる。この時メタライズ金属粉末
も同時に焼結し、セラミックと強固に接着すると共に電
気伝導な有する配線パターンとなる。次いで素子組立を
容易にさせるため、露出したメタライズ上にニッケルメ
ッキを下地とした金メッキが施される（−例）ことによ
り、チップキャリアが完成する。
第２図１ａｌ〜ｔｂｌは前記第１図のチップキャリアに
ＬＳＩ素子が組立てられ封止された状態を示す図の一例
である。先ずＬＳＩ素子（チップ）１０が金めっきされ
たメタライズ上にＡｕＳ＋共晶合金で接続され、金又は
アルミニウム１ｌｉｌｌｌでＬＳＩ配縁上のパッドとメ
タライズパターン６がボンディングされる。次いで、セ
ラミックと熱膨張係数の近似した材質の蓋１２が７のメ
タライズパターン上に適切な方法により接続され封止さ
七る。
ｉ　例えば蓋１２はコバール材で形成され、金めつきが
施され、メタライズパターン７と近似した角リング状の
金−錫合金の箔を界して重ね加熱し金−錫合金により融
着封止する。この際、蓋１２の上面は電極８の面より下
側にある。以上によりチップキャリアに組立てられたＴ
、　Ｓ　Ｉデバイスが完成することにおいて配線基板へ
の実装は外部導出電極８により行われるため、電極８が
配研基板上の接続電極に対向する。この結果、Ｌ　Ｓ　
Ｉ素子チップ１０は配線基板の反対面にセラミックチッ
プキャリアベース層１′を界して位置することになり、
上面から放熱を行う場合の有効な構造となる。
第３図は前記第２図を配線基板に実装した構造の回路装
置の一例である。配線基板１５に配置された電極１４に
対向させチップキャリア上の電極８を置き半田等のロウ
材１３でもって接合させる。
さらに必要ならば放熱体である放熱フィン１６をセラミ
ックチップキャリアの素子取付されたセラミックベース
の裏面側に半田付等の適切な方法で取付け、さらに放熱
効果を良くさせる。この際放熱フィンがセラミックと熱
膨張係数が異る場合、フィンを小分割することによる絶
対歪量を低減させることが可能である。第４図は配線基
板に、チップキャリアに組立てられたＬＳＩデバイス２
３が複数個第３図の状態で接続された状態を示す。
最近の高速高集積デバイスは数ワットのパワーを有し、
複数個接続された場合、その放熱密度は配線基板面上で
１〜５Ｗ／ｃ！／ｌとなる。このような高放熱密度では
配線基板に熱伝導度のよいセラミックを使用しても配線
基板がヒートシンクになり得す、配線基板のデバイス取
付は面上で強制空冷する方法が最も効果的である。この
際ＬＳＩデバイス２３が空冷流路に最も近いところの前
記セラミックチップキャリアのベース面に位置しするこ
とは、熱抵抗の最も小さな構造となる。
第５図１１１〜ｌｂｌは本発明の実施例である放熱効果
を更に高めた構造のセラミックチップキャリアの一例で
ある。半導体素子（チップ）１０は熱膨張係数の近似し
かつ熱伝導度の良い材料、例えばモリブデン又はタング
ステン等のベース板１７に金−シリコンのロウ材により
取付けられている。又この前の工程でベース板１７はさ
らに熱伝導度の良い材料、例えば銅、アルミニウム尋の
スタッド１９が反対面にｐつ材例えば銅−銀共晶合金等
で取付けられる。このスタッド１９は熱膨張係数はシリ
コンに適合せずともよく、熱伝導度のみを最高に取れる
材料であればよい。この立場に立てば前記鋼、アルミニ
ウム以外にヒートパイプ等も適切な例である。前記ベー
ス板１７とセラミ、７クペース１の取付けはこの両者の
熱膨張の差を緩和する補助板１８で橋渡をして接続させ
る。この補助板１８はベース板１７とセラミックベース
１の中間の熱膨張係数を持ち、且つ比較的弾性率及び弾
性限界強度の低い材料、例えば鉄−二ノケル−コバルト
合金体、４２アロイ（鉄−ニッケル合金）等が適切であ
り、１７．１８及び】は相互に適切なロウ材、例えば銅
−銀共晶ロウで接合される。
前記構造のチップキャリアに前記した如くチップが取付
けられ、次いでボンディングワイヤ１１でチップキャリ
ア上の配線電極に接続され、蓋１２で封止される。この
構造は、第２図のセラミックベースを界した熱放散に比
べ１／２〜１／】０の熱抵抗を有することがわかった。
本チップキャリアは第３図と同様にして配線基板に取り
付けられさらに必要ならばスタッド１９に放熱フィンを
かしめることにより実用に供せられることが容易に類推
可能なため詳細説明は省略する。
第３図の説明ですでに言及されたように配線基板はセラ
ミックチップキャリアと熱膨張係数が近似している必要
があった。即ち熱膨張係数が異った場合接合部１３は歪
を受け接合材料のクリープ現象が起り接合が破壊される
。このことは配線基板もセラミックで作る必要が生じ、
従来の一般的にガラスエポキシプリント基板が使用でき
ない欠点があった。然し本発明では以下の詳細で示すよ
うＫこの歪を吸収する材料を界することによりセラミッ
クチップキャリアと有機系配線基板の接続が可能たらし
める方法を提供する。
第６図は金属板加工体である接続ピース２ｏの種々の形
状を示したものである材質として、適切なバネ性がある
導体であれば良く銅、ニッケル。
鉄−二ツケル−コバルト合金、４２アロイ、ヘリリウム
銅、真チュウ等が考えられる。
第７図は有機系配線基板１５′の電極１４とセラミック
チップキャリアの電極８を対向させ、前記接続ピース２
０を界してロウ材により融接した構造を示すものであり
、２０はセラミックチップキャリアと配線基板の熱膨張
の差による歪を変形でもって吸収することができる。即
ち、第７図に示す実施例は円筒状のスリーブを横にした
ものでこの接続ピースが容易に変形することが判明する
。
但し第６図１８１と（ｅｌは変形の方向性が多少存在す
るが同図（ｂｌ　、　ｉｅｌ　、　ｉｄｌはその方向性
もなくさらに望ましい形状であることが判る。
この接触時の繁雑さを防止するため、あらかじめ電極８
に高融点ロウ材２１で接続ピース２０を取付けておき配
線基板接続時は低融点ロウ材、例えば半田２２で行うこ
とも可能である。
【図面の簡単な説明】
第５図１ａｌ〜ｔｂｌは本発明者が別途考えたリードレ
スパッケージを示す図で、ｌａｌは平面図、（ｂ）は断
面図、第２図ｔａ＋〜（ｂｌは本発明者が別途考えた半
導体装置を示す図で、ｌａｌは平面図、（ｂ）は断面図
、第３図は本発明者が別途考えた回路装置を示す断面図
、第４図は本発明に係る回路装置を示す側面図、第５図
１ａｌ〜（ｂｌは本発明に係る実施例である半導体装置
を示す図で、ｌａｌは平面図、［ｂｌは断面図、第６図
１ａｌ〜ｌｅｌは本発明に係る金属板加工体を示す斜視
図、第７図は本発明に係る回路装置を示す断面図である
。 １・・・パッケージの基材、９・・・スルーホールメタ
ライズ（外部接続用端子）、１０・・・半導体素子チッ
プ、１２・・・蓋、１３・・・ロウ材、１６・・・放熱
フィン、１７・・・ベース板、１Ｂ・・・補助板、１９
・・・スタッド、２０・・・金属板加工体である接続ピ
ース、２１・・・高融点ロウ材、２２・・・はんだ、２
３・・・ＬＳＩデバイス。 ／、゛ 代理人　弁理士　小　川　勝　男（） 第　６　図 （Ｌ）（ｂ）ＣＣ） 第　７　図 ／δ′

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子チップがセラミック積層形リードレスパ
    ッケージに封止されてなり、前記チップにおけるワイヤ
    ボンディング面側に外部接続用導電体端子が設けられて
    なると共に、前記端子上面よりもワイヤボンディング面
    側のパッケージの上面が低位置にあるものであって、前
    記チップにおけるワイヤボンディング面と対向する面に
    は放熱体が接合されてなり、この放熱体及びチップがパ
    ッケージ本体に熱伝導度の良い材料からなる補助板を介
    して結合されてなる半導体装置。 ２、半導体素子チップがセラミック積層形リードレスパ
    ッケージに封止されてなり、前記チップにおけるワイヤ
    ボンディング面側に外部接続用導電体端子が設けられて
    なると共に、前記端子上面よりもワイヤボンディング面
    側のパッケージの上面が低位置にあるものであって、前
    記チップにおけるワイヤボンディング面と対向する面に
    は放熱体が接合されてなり、この放熱体及びチップがパ
    ッケージ本体に熱伝導度の良い材料からなる補助板を介
    して結合されてなる半導体装置の外部接続用導電体端子
    が配線基板に、前記端子面が配線基板の配Ｈ１１ｒｉに
    対面するように固着されてなる回路装置。 ３、配線基板と半導体装置の外部接続用導電体端子との
    固着には、配線基板と半導体装置との熱膨張の差を吸収
    する金属板加工体を介してロウ材を用いて接合されてな
    るものが使用されている特許請求の範囲第各項記載の回
    路袋＃。
JP8636285A 1985-04-24 1985-04-24 半導体装置及びその回路装置 Granted JPS60258932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8636285A JPS60258932A (ja) 1985-04-24 1985-04-24 半導体装置及びその回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8636285A JPS60258932A (ja) 1985-04-24 1985-04-24 半導体装置及びその回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13163478A Division JPS5559746A (en) 1978-10-27 1978-10-27 Semiconductor device and its mounting circuit device

Publications (2)

Publication Number Publication Date
JPS60258932A true JPS60258932A (ja) 1985-12-20
JPS6220702B2 JPS6220702B2 (ja) 1987-05-08

Family

ID=13884770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8636285A Granted JPS60258932A (ja) 1985-04-24 1985-04-24 半導体装置及びその回路装置

Country Status (1)

Country Link
JP (1) JPS60258932A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536751A (ja) * 1991-07-26 1993-02-12 Nec Corp 半導体組立構造
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
JPH0536751A (ja) * 1991-07-26 1993-02-12 Nec Corp 半導体組立構造

Also Published As

Publication number Publication date
JPS6220702B2 (ja) 1987-05-08

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JPH0777247B2 (ja) 半導体装置の製造方法
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
JP3336982B2 (ja) 半導体装置およびその製造方法
US6351389B1 (en) Device and method for packaging an electronic device
US8253239B2 (en) Multi-chip semiconductor connector
JPS6220701B2 (ja)
JPS60258932A (ja) 半導体装置及びその回路装置
JP3314574B2 (ja) 半導体装置の製造方法
JPH02244661A (ja) 半導体装置
JPH0974158A (ja) 高電力混成集積回路用パッケージ
JPH0333068Y2 (ja)
JPH05198708A (ja) 半導体集積回路装置
JP2800605B2 (ja) 半導体装置
JP2000138340A (ja) ハイブリッドモジュール
JPH0234180B2 (ja)
JPH0514514Y2 (ja)
JPS6334962A (ja) パツケ−ジ構造体
JPH03171744A (ja) 半導体装置及びその製造方法
JPH0797616B2 (ja) 半導体装置の製造方法
JPH1012779A (ja) 半導体実装構造
JPH04267360A (ja) 半導体装置
JPH0719862B2 (ja) 半導体装置
JPS6086849A (ja) 樹脂封止型半導体装置
JPH04348061A (ja) 半導体装置用パッケージ