JPH0249731Y2 - - Google Patents
Info
- Publication number
- JPH0249731Y2 JPH0249731Y2 JP1984187596U JP18759684U JPH0249731Y2 JP H0249731 Y2 JPH0249731 Y2 JP H0249731Y2 JP 1984187596 U JP1984187596 U JP 1984187596U JP 18759684 U JP18759684 U JP 18759684U JP H0249731 Y2 JPH0249731 Y2 JP H0249731Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- hole
- semiconductor
- wiring board
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000007789 sealing Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、両面印刷配線基板を使用し、その両
面側にそれぞれ半導体素子を取付けた半導体装置
に関する。
面側にそれぞれ半導体素子を取付けた半導体装置
に関する。
第2図aは従来の両面印刷配線基板を用いた半
導体装置の表面側の、封止樹脂を透視して示した
平面図、同図bは断面図、同図cは裏面側の平面
図である。これらの図において、回路基板1の表
面側に、それぞれ半導体素子固着部の周囲に集る
ように、多数の導電路2と3が形成され、それぞ
れの半導体素子固着部に固着された半導体素子4
と5の電極パツドと対応する導電路2,3との間
を金属細線6と7でそれぞれ接続し、つぎに、こ
れら接続金属細線を含めて半導体素子4と5を封
止樹脂8と9でそれぞれ覆い、半導体装置を形成
しておつた。
導体装置の表面側の、封止樹脂を透視して示した
平面図、同図bは断面図、同図cは裏面側の平面
図である。これらの図において、回路基板1の表
面側に、それぞれ半導体素子固着部の周囲に集る
ように、多数の導電路2と3が形成され、それぞ
れの半導体素子固着部に固着された半導体素子4
と5の電極パツドと対応する導電路2,3との間
を金属細線6と7でそれぞれ接続し、つぎに、こ
れら接続金属細線を含めて半導体素子4と5を封
止樹脂8と9でそれぞれ覆い、半導体装置を形成
しておつた。
ところで、上記のような従来の半導体装置は、
片面だけを用いる配線基板のものに比べ、多くの
半導体素子を取付けることができ、部品の集積度
を上げて小形にできる利点がある。しかし、片面
配線基板の厚さと部品の高さとを加えた片面配線
基板の半導体装置の厚みに比べ、少くとも、さら
に、裏面に取付けた部品の高さだけ厚みが増加す
るという問題がある。
片面だけを用いる配線基板のものに比べ、多くの
半導体素子を取付けることができ、部品の集積度
を上げて小形にできる利点がある。しかし、片面
配線基板の厚さと部品の高さとを加えた片面配線
基板の半導体装置の厚みに比べ、少くとも、さら
に、裏面に取付けた部品の高さだけ厚みが増加す
るという問題がある。
上記問題点に対し、本考案では、両面印刷配線
基板の半導体素子固着部に穴をあけ、前記配線基
板の一面側に前記穴を塞ぐように第1の半導体素
子を固着し、前記穴に露出する前記第1の半導体
素子の底面に、第2の半導体素子を固着してい
る。
基板の半導体素子固着部に穴をあけ、前記配線基
板の一面側に前記穴を塞ぐように第1の半導体素
子を固着し、前記穴に露出する前記第1の半導体
素子の底面に、第2の半導体素子を固着してい
る。
つぎに本考案を実施例により説明する。
第1図aは本考案の一実施例の封止樹脂を透視
して示した一面側の平面図、同図bは断面図、同
図cは同図aの裏面側の平面図である。これらの
図において、一面側に導電路2、他面(裏面)側
に導電路3が形成されている両面印刷配線基板1
の半導体素子固着部には穴10があけられ、この
配線基板1の一面側に、穴10を塞ぐように、第
1の半導体素子4が固着され、また穴10に露出
した第1の半導体素子4の底面に、第2の半導体
素子5が、基板1の裏面側から穴10に入つた形
で固着され、かつ、半導体素子4と5は、これら
の電極パツドと対応する導電路2と3との間を接
続する金属細線6と7を含めて、封止樹脂8と9
によりそれぞれ封止されている。
して示した一面側の平面図、同図bは断面図、同
図cは同図aの裏面側の平面図である。これらの
図において、一面側に導電路2、他面(裏面)側
に導電路3が形成されている両面印刷配線基板1
の半導体素子固着部には穴10があけられ、この
配線基板1の一面側に、穴10を塞ぐように、第
1の半導体素子4が固着され、また穴10に露出
した第1の半導体素子4の底面に、第2の半導体
素子5が、基板1の裏面側から穴10に入つた形
で固着され、かつ、半導体素子4と5は、これら
の電極パツドと対応する導電路2と3との間を接
続する金属細線6と7を含めて、封止樹脂8と9
によりそれぞれ封止されている。
上記のように、本考案の半導体装置では、両面
配線基板の高密度実装による装置小形化と共に、
基板に穴を設けることにより、半導体装置の封止
厚みを減らし、さらに熱的な影響を受けやすい半
導体素子を熱的結合させて半導体素子間の熱的不
平衡を小さくして安定動作に寄与する。
配線基板の高密度実装による装置小形化と共に、
基板に穴を設けることにより、半導体装置の封止
厚みを減らし、さらに熱的な影響を受けやすい半
導体素子を熱的結合させて半導体素子間の熱的不
平衡を小さくして安定動作に寄与する。
第1図aは本考案の一実施例の封止樹脂を透視
して示した一面側の平面図、同図bは断面図、同
図cは裏面側の封止樹脂を透視して示した平面
図、第2図aは従来の半導体装置の一面側の平面
図、同図bは断面図、同図cは裏面側の平面図で
ある。 1……両面印刷配線基板、2,3……導電路、
4……第1の半導体素子、5……第2の半導体素
子、6,7……金属細線、8,9……封止樹脂、
10……基板の穴。
して示した一面側の平面図、同図bは断面図、同
図cは裏面側の封止樹脂を透視して示した平面
図、第2図aは従来の半導体装置の一面側の平面
図、同図bは断面図、同図cは裏面側の平面図で
ある。 1……両面印刷配線基板、2,3……導電路、
4……第1の半導体素子、5……第2の半導体素
子、6,7……金属細線、8,9……封止樹脂、
10……基板の穴。
Claims (1)
- 両面印刷配線基板と、この基板にあけられた穴
を塞ぐようにして前記基板の一面側に固着された
第1の半導体素子と、前記穴に露出した前記第1
の半導体素子の底面に、前記穴に埋没するように
して固着された第2の半導体素子とを備えたこと
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984187596U JPH0249731Y2 (ja) | 1984-12-11 | 1984-12-11 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984187596U JPH0249731Y2 (ja) | 1984-12-11 | 1984-12-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61102074U JPS61102074U (ja) | 1986-06-28 |
JPH0249731Y2 true JPH0249731Y2 (ja) | 1990-12-27 |
Family
ID=30745058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984187596U Expired JPH0249731Y2 (ja) | 1984-12-11 | 1984-12-11 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0249731Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057278A (ja) * | 2000-08-14 | 2002-02-22 | Niigata Seimitsu Kk | チューナ装置 |
-
1984
- 1984-12-11 JP JP1984187596U patent/JPH0249731Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS61102074U (ja) | 1986-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5869889A (en) | Thin power tape ball grid array package | |
JPH0462866A (ja) | 表面実装部品の実装方法 | |
JPH0249731Y2 (ja) | ||
US6057594A (en) | High power dissipating tape ball grid array package | |
JPH0451064B2 (ja) | ||
JPH02146792A (ja) | 半導体装置の実装構造 | |
JP2828753B2 (ja) | 混成集積回路装置 | |
JP2572421Y2 (ja) | チップled | |
US6380613B1 (en) | Semiconductor device | |
JPH10150065A (ja) | チップサイズパッケージ | |
JPH07263869A (ja) | 電子部品搭載用基板及びその製造方法 | |
JPH0636592Y2 (ja) | 混成集積回路装置 | |
JPH0442930Y2 (ja) | ||
JP2865400B2 (ja) | 混成集積回路装置 | |
JPH0631723Y2 (ja) | 半導体装置 | |
JPH0648876Y2 (ja) | 半導体装置 | |
JPS5977243U (ja) | 半導体装置 | |
JPH0648875Y2 (ja) | 半導体装置 | |
JPH0451488Y2 (ja) | ||
JPS6146769U (ja) | 電子回路形成チツプ搭載装置 | |
JPH03120749A (ja) | 半導体素子パッケージ | |
JPH0430459A (ja) | 高出力用混成集積回路装置 | |
JPS602863U (ja) | 電力素子実装用基板 | |
JPS5846473U (ja) | 印刷配線パタ−ン | |
JPS58173239U (ja) | 半導体装置 |