JP2002057278A - チューナ装置 - Google Patents
チューナ装置Info
- Publication number
- JP2002057278A JP2002057278A JP2000245477A JP2000245477A JP2002057278A JP 2002057278 A JP2002057278 A JP 2002057278A JP 2000245477 A JP2000245477 A JP 2000245477A JP 2000245477 A JP2000245477 A JP 2000245477A JP 2002057278 A JP2002057278 A JP 2002057278A
- Authority
- JP
- Japan
- Prior art keywords
- tuner
- semiconductor chip
- circuit
- semiconductor
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Receivers (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数の機能部品をチップ上に集積化して回路
面積の縮小を図りつつも、チップ全体を取り替えること
なく一部の機能を変更できるようにする。 【解決手段】 チューナに関する複数の機能部を実装す
るための半導体チップを第１の半導体チップ１と第２の
半導体チップ２とにより構成し、用途に応じて変更があ
り得る回路を第１の半導体チップ１に実装することによ
り、第２の半導体チップ２に実装された回路はそのまま
用い、もう一方の第１の半導体チップ１を取り替えるだ
けで、チューナ装置あるいはこれを組み込む電子機器の
用途に応じてチューナ装置の一部の機能を変更できるよ
うにする。
面積の縮小を図りつつも、チップ全体を取り替えること
なく一部の機能を変更できるようにする。 【解決手段】 チューナに関する複数の機能部を実装す
るための半導体チップを第１の半導体チップ１と第２の
半導体チップ２とにより構成し、用途に応じて変更があ
り得る回路を第１の半導体チップ１に実装することによ
り、第２の半導体チップ２に実装された回路はそのまま
用い、もう一方の第１の半導体チップ１を取り替えるだ
けで、チューナ装置あるいはこれを組み込む電子機器の
用途に応じてチューナ装置の一部の機能を変更できるよ
うにする。
Description
【０００１】
【発明の属する技術分野】本発明はチューナ装置に関
し、例えば、テレビジョン受像機やＶＴＲ、あるいはラ
ジオ受信機等に使用される集積化に適したチューナ装置
に用いて好適なものである。
し、例えば、テレビジョン受像機やＶＴＲ、あるいはラ
ジオ受信機等に使用される集積化に適したチューナ装置
に用いて好適なものである。
【０００２】
【従来の技術】近年、テレビジョン受像機やラジオ受信
機などに用いられるチューナの集積化が進められ、これ
まで個別部品として実現していたＲＦ（高周波）入力信
号用の増幅回路、ミキサ回路、帯域通過フィルタ回路な
どチューナの機能のほぼ全てを１チップにまとめたＬＳ
Ｉも開発されている。
機などに用いられるチューナの集積化が進められ、これ
まで個別部品として実現していたＲＦ（高周波）入力信
号用の増幅回路、ミキサ回路、帯域通過フィルタ回路な
どチューナの機能のほぼ全てを１チップにまとめたＬＳ
Ｉも開発されている。
【０００３】図３に、１チップに集積化されるチューナ
の機能構成を示す。図３において、アンテナ４１で受信
された高周波信号は、帯域通過フィルタ（ＢＰＦ）５
１、高周波増幅器（ＲＦアンプ）５２、帯域通過フィル
タ（ＢＰＦ）５３を介してミキサ５４の一方の入力端に
入力される。また、ミキサ５４の他方の入力端には、周
波数変換用発振器（ＶＣＯ）５５から出力される局部発
振周波数の局部発振信号が入力される。
の機能構成を示す。図３において、アンテナ４１で受信
された高周波信号は、帯域通過フィルタ（ＢＰＦ）５
１、高周波増幅器（ＲＦアンプ）５２、帯域通過フィル
タ（ＢＰＦ）５３を介してミキサ５４の一方の入力端に
入力される。また、ミキサ５４の他方の入力端には、周
波数変換用発振器（ＶＣＯ）５５から出力される局部発
振周波数の局部発振信号が入力される。
【０００４】上記ＶＣＯ５５から出力される信号の局部
発振周波数は、ＰＬＬ（Phase Locked Loop）回路５６
により、設定された希望受信周波数に応じて制御され
る。ミキサ５４は、ＢＰＦ５３から出力される高周波信
号と、ＶＣＯ５５から出力される局部発振信号とを混合
することにより、中間周波数（ＩＦ）信号を生成し、次
段の中間周波数増幅器（ＩＦアンプ）に出力する。な
お、チューナ４２内にＩＦアンプを含める場合もある。
発振周波数は、ＰＬＬ（Phase Locked Loop）回路５６
により、設定された希望受信周波数に応じて制御され
る。ミキサ５４は、ＢＰＦ５３から出力される高周波信
号と、ＶＣＯ５５から出力される局部発振信号とを混合
することにより、中間周波数（ＩＦ）信号を生成し、次
段の中間周波数増幅器（ＩＦアンプ）に出力する。な
お、チューナ４２内にＩＦアンプを含める場合もある。
【０００５】
【発明が解決しようとする課題】しかしながら、チュー
ナに必要な回路を全て１チップに収めると、回路面積を
小さくすることができるという点では良いが、逆に以下
に述べるような不都合が生じる。
ナに必要な回路を全て１チップに収めると、回路面積を
小さくすることができるという点では良いが、逆に以下
に述べるような不都合が生じる。
【０００６】すなわち、チューナに関する複数の機能回
路が集積化されて１つのチップ内にまとめられているた
め、そのチューナを備えた電子機器の用途に合わせて当
該チューナの一部の機能部分だけを取り替えたいような
場合でも、他の機能部分を含めたチップ全体を取り替え
る必要がある。つまり、ＲＦ増幅回路、ミキサ回路、帯
域通過フィルタ回路などの各種回路がチップ外部の個別
部品として実現されている場合は、必要な個別部品のみ
を取り替えれば良いが、これらが全て集積化されて１チ
ップ内に収められている場合は、取替えが必要でない部
分も含めてそのチップ全体を取り替える必要があるとい
う問題があった。
路が集積化されて１つのチップ内にまとめられているた
め、そのチューナを備えた電子機器の用途に合わせて当
該チューナの一部の機能部分だけを取り替えたいような
場合でも、他の機能部分を含めたチップ全体を取り替え
る必要がある。つまり、ＲＦ増幅回路、ミキサ回路、帯
域通過フィルタ回路などの各種回路がチップ外部の個別
部品として実現されている場合は、必要な個別部品のみ
を取り替えれば良いが、これらが全て集積化されて１チ
ップ内に収められている場合は、取替えが必要でない部
分も含めてそのチップ全体を取り替える必要があるとい
う問題があった。
【０００７】また、１つの電子機器で複数の用途に対応
できるようにするために、異なる用途向けの回路を１つ
の電子機器に内蔵させる場合が考えられる。この場合、
異なる用途を実現するために変更すべき回路がチューナ
の全体回路の中の一部だけであっても、ほぼ全ての回路
を１チップに収めた状態でチューナがチップメーカから
提供されていると、電子機器の製造メーカは、異なる用
途向けに一部の回路だけを変えた複数のチップの提供を
受けて、それらを電子機器に内蔵させる必要がある。
できるようにするために、異なる用途向けの回路を１つ
の電子機器に内蔵させる場合が考えられる。この場合、
異なる用途を実現するために変更すべき回路がチューナ
の全体回路の中の一部だけであっても、ほぼ全ての回路
を１チップに収めた状態でチューナがチップメーカから
提供されていると、電子機器の製造メーカは、異なる用
途向けに一部の回路だけを変えた複数のチップの提供を
受けて、それらを電子機器に内蔵させる必要がある。
【０００８】そのため、電子機器に内蔵させた複数のチ
ップ内に同じ機能を実現するための回路構成が重複して
備えられる結果となり、多くの無駄が生じてしまう。こ
れにより、電子機器の製造コストが高くなるとともに、
受像機の小型化を妨げる要因となってしまうという問題
があった。
ップ内に同じ機能を実現するための回路構成が重複して
備えられる結果となり、多くの無駄が生じてしまう。こ
れにより、電子機器の製造コストが高くなるとともに、
受像機の小型化を妨げる要因となってしまうという問題
があった。
【０００９】本発明は、このような問題を解決するため
に成されたものであり、回路面積を小さくするために複
数の機能部品をチップ上に集積化しつつも、チップ全体
を取り替えることなく一部の機能を簡単に変更できるよ
うにすることを目的とする。また、本発明は、複数の用
途に対応するべく１つの電子機器内に異なる用途向けの
回路を内蔵させる場合において、冗長な回路の無駄を省
き、電子機器の小型化および製造コストの低減を実現で
きるようにすることをも目的としている。
に成されたものであり、回路面積を小さくするために複
数の機能部品をチップ上に集積化しつつも、チップ全体
を取り替えることなく一部の機能を簡単に変更できるよ
うにすることを目的とする。また、本発明は、複数の用
途に対応するべく１つの電子機器内に異なる用途向けの
回路を内蔵させる場合において、冗長な回路の無駄を省
き、電子機器の小型化および製造コストの低減を実現で
きるようにすることをも目的としている。
【００１０】
【課題を解決するための手段】本発明のチューナ装置
は、チューナに関する構成の少なくとも一部の回路を含
む第１の半導体チップと、上記チューナに関する構成の
他の回路を含む第２の半導体チップとをそれぞれプリン
ト基板の両面に実装したことを特徴とする。
は、チューナに関する構成の少なくとも一部の回路を含
む第１の半導体チップと、上記チューナに関する構成の
他の回路を含む第２の半導体チップとをそれぞれプリン
ト基板の両面に実装したことを特徴とする。
【００１１】本発明の他の態様では、上記第１および第
２の半導体チップを、上記プリント基板の両面に当該プ
リント基板を挟んで少なくとも一部が互いに重なり合う
対称位置に実装したことを特徴とする。
２の半導体チップを、上記プリント基板の両面に当該プ
リント基板を挟んで少なくとも一部が互いに重なり合う
対称位置に実装したことを特徴とする。
【００１２】本発明のその他の態様では、上記第１の半
導体チップは、集積化した高周波回路を含むことを特徴
とする。本発明のその他の態様では、上記第１の半導体
チップは、テレビジョンチューナ用のフィルタを集積化
した回路を含むことを特徴とする。本発明のその他の態
様では、上記第１の半導体チップは、上記フィルタのコ
イルを集積化した回路を含むことを特徴とする。
導体チップは、集積化した高周波回路を含むことを特徴
とする。本発明のその他の態様では、上記第１の半導体
チップは、テレビジョンチューナ用のフィルタを集積化
した回路を含むことを特徴とする。本発明のその他の態
様では、上記第１の半導体チップは、上記フィルタのコ
イルを集積化した回路を含むことを特徴とする。
【００１３】本発明のその他の態様では、上記第１およ
び第２の半導体チップは、上記プリント基板の両面にそ
れぞれワイヤボンディング方式によって接続されること
を特徴とする。あるいは、上記第１および第２の半導体
チップは、上記プリント基板の両面にそれぞれフリップ
チップ方式によって接続されることを特徴とする。
び第２の半導体チップは、上記プリント基板の両面にそ
れぞれワイヤボンディング方式によって接続されること
を特徴とする。あるいは、上記第１および第２の半導体
チップは、上記プリント基板の両面にそれぞれフリップ
チップ方式によって接続されることを特徴とする。
【００１４】本発明のその他の態様では、チューナに関
する複数の機能部を実装するための半導体チップが第１
の半導体チップと第２の半導体チップとからなり、少な
くとも何れかの半導体チップに高周波回路の一部または
全部を集積化したことを特徴とする。本発明のその他の
態様では、上記少なくとも何れかの半導体チップにテレ
ビジョンチューナ用のフィルタを集積化した回路を含む
ことを特徴とする。
する複数の機能部を実装するための半導体チップが第１
の半導体チップと第２の半導体チップとからなり、少な
くとも何れかの半導体チップに高周波回路の一部または
全部を集積化したことを特徴とする。本発明のその他の
態様では、上記少なくとも何れかの半導体チップにテレ
ビジョンチューナ用のフィルタを集積化した回路を含む
ことを特徴とする。
【００１５】本発明のその他の態様では、上記第１およ
び第２の半導体チップを、上記プリント基板の両面に当
該プリント基板を挟んで少なくとも一部が互いに重なり
合う対称位置に実装したことを特徴とする。
び第２の半導体チップを、上記プリント基板の両面に当
該プリント基板を挟んで少なくとも一部が互いに重なり
合う対称位置に実装したことを特徴とする。
【００１６】本発明は上記技術手段より成るので、第１
および第２の半導体チップの何れか一方の半導体チップ
（例えば第２の半導体チップ）に実装されたチューナの
一部回路はそのまま用い、もう一方の半導体チップ（例
えば第１の半導体チップ）を取り替えるだけで、チュー
ナ装置あるいはこれを組み込むテレビジョン受像機等の
電子機器の用途に応じてチューナ装置の一部の機能を変
更することが可能となる。また、１つの電子機器で複数
の用途に対応できるように構成する場合も、それぞれの
用途で共通に使用可能な第２の半導体チップは１つだけ
備え、用途に応じて内部回路を異ならせた第１の半導体
チップだけを複数備えれば良く、冗長な回路を省略する
ことが可能となる。
および第２の半導体チップの何れか一方の半導体チップ
（例えば第２の半導体チップ）に実装されたチューナの
一部回路はそのまま用い、もう一方の半導体チップ（例
えば第１の半導体チップ）を取り替えるだけで、チュー
ナ装置あるいはこれを組み込むテレビジョン受像機等の
電子機器の用途に応じてチューナ装置の一部の機能を変
更することが可能となる。また、１つの電子機器で複数
の用途に対応できるように構成する場合も、それぞれの
用途で共通に使用可能な第２の半導体チップは１つだけ
備え、用途に応じて内部回路を異ならせた第１の半導体
チップだけを複数備えれば良く、冗長な回路を省略する
ことが可能となる。
【００１７】本発明の他の特徴によれば、第１および第
２の半導体チップがプリント基板の両面に当該プリント
基板を挟んで少なくとも一部が互いに重なり合う対称位
置に実装されるので、重なり合う部分の面積だけプリン
ト基板の実装面積を小さくすることが可能となるととも
に、プリント基板両面の面積を有効に利用することが可
能となる。また、半導体チップ間の配線距離を短くする
ことも可能となる。
２の半導体チップがプリント基板の両面に当該プリント
基板を挟んで少なくとも一部が互いに重なり合う対称位
置に実装されるので、重なり合う部分の面積だけプリン
ト基板の実装面積を小さくすることが可能となるととも
に、プリント基板両面の面積を有効に利用することが可
能となる。また、半導体チップ間の配線距離を短くする
ことも可能となる。
【００１８】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図１は、第１の実施形態によるチ
ューナ装置を実現する半導体装置の構成例を示す断面図
である。図１に示すように、第１の実施形態によるチュ
ーナ装置は、プリント基板３の両面に２つの半導体チッ
プ１，２を実装した半導体装置により構成されている。
に基づいて説明する。図１は、第１の実施形態によるチ
ューナ装置を実現する半導体装置の構成例を示す断面図
である。図１に示すように、第１の実施形態によるチュ
ーナ装置は、プリント基板３の両面に２つの半導体チッ
プ１，２を実装した半導体装置により構成されている。
【００１９】上記プリント基板３は、セラミック材料ま
たはガラスエポキシ材料を基材とする２枚のプリント回
路基板から構成されており、その両面に半導体チップ
１，２と接続可能な回路や配線を有している。そして、
第１の半導体チップ１は、その表面の電極がボンディン
グワイヤ４によってプリント基板３の一方の面の回路等
と接続され、第２の半導体チップ２は、その表面の電極
がボンディングワイヤ５によってプリント基板３のもう
一方の面の回路等と接続される。
たはガラスエポキシ材料を基材とする２枚のプリント回
路基板から構成されており、その両面に半導体チップ
１，２と接続可能な回路や配線を有している。そして、
第１の半導体チップ１は、その表面の電極がボンディン
グワイヤ４によってプリント基板３の一方の面の回路等
と接続され、第２の半導体チップ２は、その表面の電極
がボンディングワイヤ５によってプリント基板３のもう
一方の面の回路等と接続される。
【００２０】さらに、プリント基板３の両面の回路は、
スルーホールまたはビアホール（共に図示せず）等を介
して所定の信号ラインに適切に接続されている。これに
より、２つの半導体チップ１，２は、プリント基板３の
両面に実装された回路や配線を介して互いにデータの授
受を行うことができるようになっている。
スルーホールまたはビアホール（共に図示せず）等を介
して所定の信号ラインに適切に接続されている。これに
より、２つの半導体チップ１，２は、プリント基板３の
両面に実装された回路や配線を介して互いにデータの授
受を行うことができるようになっている。
【００２１】本実施形態において、第１の半導体チップ
１は、少なくとも高周波回路の一部または全部を集積化
した半導体チップである。例えば、コイルやコンデンサ
等を含んで構成されるフィルタ回路、例えばチューナに
必要なＲＦフィルタ、帯域通過フィルタなどを集積化し
ている。また、第２の半導体チップ２は、チューナに必
要な残りの回路、例えばミキサ回路、周波数変換用局部
発振器、ＰＬＬ（Phase Locked Loop）回路、ＩＦ（Int
ermediate Frequency）アンプなどを集積化した半導体
チップである。
１は、少なくとも高周波回路の一部または全部を集積化
した半導体チップである。例えば、コイルやコンデンサ
等を含んで構成されるフィルタ回路、例えばチューナに
必要なＲＦフィルタ、帯域通過フィルタなどを集積化し
ている。また、第２の半導体チップ２は、チューナに必
要な残りの回路、例えばミキサ回路、周波数変換用局部
発振器、ＰＬＬ（Phase Locked Loop）回路、ＩＦ（Int
ermediate Frequency）アンプなどを集積化した半導体
チップである。
【００２２】これら２つの半導体チップ１，２は、図１
に示すように、プリント基板３の両面に当該プリント基
板３を挟んで少なくとも一部が互いに重なり合う対称位
置に配置される。なお、図１の例では、第１の半導体チ
ップ１よりも第２の半導体チップ２の方がチップ面積が
小さく、第２の半導体チップ２の全体が第１の半導体チ
ップ１の一部と重なり合う対称位置に配置されている。
に示すように、プリント基板３の両面に当該プリント基
板３を挟んで少なくとも一部が互いに重なり合う対称位
置に配置される。なお、図１の例では、第１の半導体チ
ップ１よりも第２の半導体チップ２の方がチップ面積が
小さく、第２の半導体チップ２の全体が第１の半導体チ
ップ１の一部と重なり合う対称位置に配置されている。
【００２３】上記第１の半導体チップ１に実装されるフ
ィルタ回路は、チューナもしくはこれを備えた電子機器
の用途に応じて異なるコイルが用いられる。例えば、テ
レビジョン受像機に適用したＴＶチューナの場合、日本
のアナログ／デジタル放送では９０Ｍ〜７７０ＭＨｚの
周波数帯を断続的に使用するのに対し、米国のアナログ
／デジタル放送では５４Ｍ〜２１０ＭＨｚの周波数帯を
断続的に使用する。そのため、受信周波数に応じてフィ
ルタ回路のコイルを変える必要がある。
ィルタ回路は、チューナもしくはこれを備えた電子機器
の用途に応じて異なるコイルが用いられる。例えば、テ
レビジョン受像機に適用したＴＶチューナの場合、日本
のアナログ／デジタル放送では９０Ｍ〜７７０ＭＨｚの
周波数帯を断続的に使用するのに対し、米国のアナログ
／デジタル放送では５４Ｍ〜２１０ＭＨｚの周波数帯を
断続的に使用する。そのため、受信周波数に応じてフィ
ルタ回路のコイルを変える必要がある。
【００２４】この場合、本実施形態では、受信周波数に
応じて変更が必要なコイルを含んだフィルタ回路につい
ては第１の半導体チップ１に実装し、ＴＶチューナのそ
の他の回路は別の第２の半導体チップ２に実装してい
る。したがって、ＴＶチューナの一部の機能構成である
フィルタ回路を受信周波数に応じて変える場合には、第
１の半導体チップ１のみを取り替えれば良く、受信周波
数によらず共通に使用可能な回路を実装した第２の半導
体チップ２は取り替えなくても済む。
応じて変更が必要なコイルを含んだフィルタ回路につい
ては第１の半導体チップ１に実装し、ＴＶチューナのそ
の他の回路は別の第２の半導体チップ２に実装してい
る。したがって、ＴＶチューナの一部の機能構成である
フィルタ回路を受信周波数に応じて変える場合には、第
１の半導体チップ１のみを取り替えれば良く、受信周波
数によらず共通に使用可能な回路を実装した第２の半導
体チップ２は取り替えなくても済む。
【００２５】また、ＴＶチューナを内蔵したテレビジョ
ン受像機の小型化が進み、当該受像機を携帯してテレビ
ジョン放送をどこでも簡単に視聴できるようになると、
１つのテレビジョン受像機を海外にも持ち運び、様々な
国においてテレビジョン放送を視聴するケースが増えて
くる。このように、１つのテレビジョン受像機で複数の
国の受信周波数に対応できるようにするためには、異な
るコイルを含むフィルタ回路を１つのテレビジョン受像
機に複数内蔵させる必要がある。
ン受像機の小型化が進み、当該受像機を携帯してテレビ
ジョン放送をどこでも簡単に視聴できるようになると、
１つのテレビジョン受像機を海外にも持ち運び、様々な
国においてテレビジョン放送を視聴するケースが増えて
くる。このように、１つのテレビジョン受像機で複数の
国の受信周波数に対応できるようにするためには、異な
るコイルを含むフィルタ回路を１つのテレビジョン受像
機に複数内蔵させる必要がある。
【００２６】この場合において、本実施形態によれば、
受信周波数によらず共通に使用可能な第２の半導体チッ
プ２については１つのみ備え、受信周波数に応じて異な
るコイルを含ませた第１の半導体チップ１を複数備える
ことにより、同じ機能を実現するための構成が複数のチ
ップ内に重複して備えられるという無駄をなくすことが
できる。これにより、より少ない回路構成で複数の国の
受信周波数に対応することができるようになる。
受信周波数によらず共通に使用可能な第２の半導体チッ
プ２については１つのみ備え、受信周波数に応じて異な
るコイルを含ませた第１の半導体チップ１を複数備える
ことにより、同じ機能を実現するための構成が複数のチ
ップ内に重複して備えられるという無駄をなくすことが
できる。これにより、より少ない回路構成で複数の国の
受信周波数に対応することができるようになる。
【００２７】また、本実施形態では、２つの半導体チッ
プ１，２をプリント基板３の同一面に並べて配置するの
ではなく、プリント基板３の両面に配置するようにして
いるので、幅方向の回路面積は半導体チップを１つだけ
実装したのと同等で済み、回路面積の増大を防ぐことが
できる。
プ１，２をプリント基板３の同一面に並べて配置するの
ではなく、プリント基板３の両面に配置するようにして
いるので、幅方向の回路面積は半導体チップを１つだけ
実装したのと同等で済み、回路面積の増大を防ぐことが
できる。
【００２８】また、本実施形態では、プリント基板３の
両面に実装される２つの半導体チップ１，２を、プリン
ト基板３を挟んで略同位置に配置するようにしているの
で、チップ間の配線長を短くすることができる。これに
より、チップ間のインダクタンス、インピーダンスを低
下させて所望の高速動作を実現することができるととも
に、プリント基板３の小型化が可能となり、これを備え
た電子機器の小型化に十分対応することができる。さら
に、隣接する配線間の容量性ノイズを抑制することもで
き、動作の安定性を良好にすることができる。
両面に実装される２つの半導体チップ１，２を、プリン
ト基板３を挟んで略同位置に配置するようにしているの
で、チップ間の配線長を短くすることができる。これに
より、チップ間のインダクタンス、インピーダンスを低
下させて所望の高速動作を実現することができるととも
に、プリント基板３の小型化が可能となり、これを備え
た電子機器の小型化に十分対応することができる。さら
に、隣接する配線間の容量性ノイズを抑制することもで
き、動作の安定性を良好にすることができる。
【００２９】次に、本発明の第２の実施形態について説
明する。図２は、第２の実施形態によるチューナ装置を
実現する半導体装置の構成例を示す断面図である。な
お、図２において、図１に示した符号と同一の符号を付
したものは同一の機能を有するものである。
明する。図２は、第２の実施形態によるチューナ装置を
実現する半導体装置の構成例を示す断面図である。な
お、図２において、図１に示した符号と同一の符号を付
したものは同一の機能を有するものである。
【００３０】図２に示すように、第２の実施形態による
チューナ装置も、プリント基板３の両面に２つの半導体
チップ１，２を実装した半導体装置により構成されてい
る。上記プリント基板３は、その両面に半導体チップ
１，２と接続可能な回路や配線を有している。そして、
第１の半導体チップ１は、ハンダボール（バンプ）６に
よってプリント基板３の一方の面の回路等とフリップチ
ップ方式にて接続され、第２の半導体チップ２は、ハン
ダボール７によってプリント基板３のもう一方の面の回
路等とフリップチップ方式にて接続される。
チューナ装置も、プリント基板３の両面に２つの半導体
チップ１，２を実装した半導体装置により構成されてい
る。上記プリント基板３は、その両面に半導体チップ
１，２と接続可能な回路や配線を有している。そして、
第１の半導体チップ１は、ハンダボール（バンプ）６に
よってプリント基板３の一方の面の回路等とフリップチ
ップ方式にて接続され、第２の半導体チップ２は、ハン
ダボール７によってプリント基板３のもう一方の面の回
路等とフリップチップ方式にて接続される。
【００３１】さらに、プリント基板３の両面の回路等
は、スルーホール８または図示しないビアホール等を介
して所定の信号ラインに適切に接続されている。これに
より、２つの半導体チップ１，２は、プリント基板３の
両面に実装された回路や配線を介して互いにデータの授
受を行うことができるようになっている。
は、スルーホール８または図示しないビアホール等を介
して所定の信号ラインに適切に接続されている。これに
より、２つの半導体チップ１，２は、プリント基板３の
両面に実装された回路や配線を介して互いにデータの授
受を行うことができるようになっている。
【００３２】本実施形態においても、第１の半導体チッ
プ１は、少なくとも、コイルやコンデンサ等を含んで構
成されるフィルタ回路、例えばＴＶチューナに必要なＲ
Ｆフィルタ、帯域通過フィルタなどを集積化した半導体
チップである。また、第２の半導体チップ２は、ＴＶチ
ューナに必要な残りの回路、例えばミキサ回路、周波数
変換用局部発振器、ＰＬＬ回路、ＩＦアンプなどを集積
化した半導体チップである。
プ１は、少なくとも、コイルやコンデンサ等を含んで構
成されるフィルタ回路、例えばＴＶチューナに必要なＲ
Ｆフィルタ、帯域通過フィルタなどを集積化した半導体
チップである。また、第２の半導体チップ２は、ＴＶチ
ューナに必要な残りの回路、例えばミキサ回路、周波数
変換用局部発振器、ＰＬＬ回路、ＩＦアンプなどを集積
化した半導体チップである。
【００３３】これら２つの半導体チップ１，２は、図２
に示すように、プリント基板３の両面に当該プリント基
板３を挟んで少なくとも一部が互いに重なり合う対称位
置に配置される。なお、図２の例では、第２の半導体チ
ップ１と第２の半導体チップ２のチップ面積は略同じで
あり、両チップの全体が互いに重なり合う対称位置に配
置されている。
に示すように、プリント基板３の両面に当該プリント基
板３を挟んで少なくとも一部が互いに重なり合う対称位
置に配置される。なお、図２の例では、第２の半導体チ
ップ１と第２の半導体チップ２のチップ面積は略同じで
あり、両チップの全体が互いに重なり合う対称位置に配
置されている。
【００３４】このように、プリント基板３の両面に２つ
の半導体チップ１，２をフリップチップ方式により実装
した場合には、チップ間の配線長をより短くすることが
できる。これにより、プリント基板３の更なる小型化が
可能になるとともに、配線に乗ることがあるノイズをよ
り抑制することができる。
の半導体チップ１，２をフリップチップ方式により実装
した場合には、チップ間の配線長をより短くすることが
できる。これにより、プリント基板３の更なる小型化が
可能になるとともに、配線に乗ることがあるノイズをよ
り抑制することができる。
【００３５】なお、以上の各実施形態では、プリント基
板３の両面に半導体チップ１，２をワイヤーボンデイン
グ方式あるいはフリップチップ方式の何れかの方式によ
り実装する例を示したが、プリント基板３の一方の面を
ワイヤーボンデイング方式により実装し、もう一方の面
をフリップチップ方式により実装するようにしても良
い。
板３の両面に半導体チップ１，２をワイヤーボンデイン
グ方式あるいはフリップチップ方式の何れかの方式によ
り実装する例を示したが、プリント基板３の一方の面を
ワイヤーボンデイング方式により実装し、もう一方の面
をフリップチップ方式により実装するようにしても良
い。
【００３６】また、上記各実施形態では、第１および第
２の半導体チップ１，２の役割分担として、コイルを含
むフィルタ回路を第１の半導体チップ１として集積化
し、チューナの残りの機能を実現する回路を第２の半導
体チップ２として集積化したが、本発明はこれに限定さ
れるものではない。例えば、チューナを電源電圧として
使える電圧が高い回路部分と低い回路部分とに分け、そ
れぞれの回路部分を第１および第２の半導体チップ１，
２に分けて実装するようにしても良い。
２の半導体チップ１，２の役割分担として、コイルを含
むフィルタ回路を第１の半導体チップ１として集積化
し、チューナの残りの機能を実現する回路を第２の半導
体チップ２として集積化したが、本発明はこれに限定さ
れるものではない。例えば、チューナを電源電圧として
使える電圧が高い回路部分と低い回路部分とに分け、そ
れぞれの回路部分を第１および第２の半導体チップ１，
２に分けて実装するようにしても良い。
【００３７】また、上記各実施形態では、チューナ装置
をテレビジョン受像機に適用する場合について説明した
が、本発明はこれに限定されるものではない。例えば、
ＦＭ放送を受信するチューナ装置にも適用することが可
能である。この場合、日本のＦＭ放送は７６Ｍ〜９０Ｍ
Ｈｚの周波数帯を使用するのに対し、欧米のＦＭ放送で
は８７．５Ｍ〜１０８ＭＨｚの周波数帯を使用する。よ
ってこの場合も、使用する周波数帯に応じたコイルを含
むフィルタ回路を第１の半導体チップ１に実装し、その
他の回路を第２の半導体チップ２に実装すれば良い。
をテレビジョン受像機に適用する場合について説明した
が、本発明はこれに限定されるものではない。例えば、
ＦＭ放送を受信するチューナ装置にも適用することが可
能である。この場合、日本のＦＭ放送は７６Ｍ〜９０Ｍ
Ｈｚの周波数帯を使用するのに対し、欧米のＦＭ放送で
は８７．５Ｍ〜１０８ＭＨｚの周波数帯を使用する。よ
ってこの場合も、使用する周波数帯に応じたコイルを含
むフィルタ回路を第１の半導体チップ１に実装し、その
他の回路を第２の半導体チップ２に実装すれば良い。
【００３８】さらに、テレビジョン受像機やＦＭ放送受
信機以外にも、例えば、ＲＦフィルタ等を備えた携帯電
話やＰＨＳなどの無線通信端末の送受信機、あるいはＡ
Ｍ放送や短波放送のチューナ装置などにも適用すること
が可能である。この場合、用途に応じて取り替える必要
がある必要最小限の機能部分を第１の半導体チップ１に
実装し、その他の機能部分は第２の半導体チップ２に実
装することにより、第１の半導体チップ１を取り替える
だけで複数の用途に対応することができる。
信機以外にも、例えば、ＲＦフィルタ等を備えた携帯電
話やＰＨＳなどの無線通信端末の送受信機、あるいはＡ
Ｍ放送や短波放送のチューナ装置などにも適用すること
が可能である。この場合、用途に応じて取り替える必要
がある必要最小限の機能部分を第１の半導体チップ１に
実装し、その他の機能部分は第２の半導体チップ２に実
装することにより、第１の半導体チップ１を取り替える
だけで複数の用途に対応することができる。
【００３９】その他、上記説明した各実施形態は、何れ
も本発明を実施するにあたっての具体化の一例を示した
ものに過ぎず、これらによって本発明の技術的範囲が限
定的に解釈されてはならないものである。すなわち、本
発明はその精神、またはその主要な特徴から逸脱するこ
となく、様々な形で実施することができる。
も本発明を実施するにあたっての具体化の一例を示した
ものに過ぎず、これらによって本発明の技術的範囲が限
定的に解釈されてはならないものである。すなわち、本
発明はその精神、またはその主要な特徴から逸脱するこ
となく、様々な形で実施することができる。
【００４０】
【発明の効果】以上詳しく説明したように、本発明によ
れば、チューナに関する構成を第１および第２の半導体
チップに集積化することにより回路面積を小さくするこ
とができるとともに、何れか一方の半導体チップに実装
されたチューナの一部回路はそのまま用い、もう一方の
半導体チップを取り替えるだけで、チューナ装置あるい
はこれを組み込むテレビジョン受像機等の電子機器の用
途に応じてチューナ装置の一部の機能を変更することが
できる。
れば、チューナに関する構成を第１および第２の半導体
チップに集積化することにより回路面積を小さくするこ
とができるとともに、何れか一方の半導体チップに実装
されたチューナの一部回路はそのまま用い、もう一方の
半導体チップを取り替えるだけで、チューナ装置あるい
はこれを組み込むテレビジョン受像機等の電子機器の用
途に応じてチューナ装置の一部の機能を変更することが
できる。
【００４１】また、１つの電子機器を複数の用途に対応
できるように構成する場合も、それぞれの用途で共通に
使用可能な第２の半導体チップは１つだけ備え、用途に
応じて内部回路を異ならせた第１の半導体チップだけを
複数備えれば良いので、冗長な回路を省略することがで
き、電子機器の小型化および製造コストの低減を実現す
ることができる。
できるように構成する場合も、それぞれの用途で共通に
使用可能な第２の半導体チップは１つだけ備え、用途に
応じて内部回路を異ならせた第１の半導体チップだけを
複数備えれば良いので、冗長な回路を省略することがで
き、電子機器の小型化および製造コストの低減を実現す
ることができる。
【００４２】また、本発明の他の特徴によれば、第１お
よび第２の半導体チップを、プリント基板の両面に当該
プリント基板を挟んで少なくとも一部が互いに重なり合
う対称位置に実装したので、重なり合う部分の面積だけ
プリント基板の実装面積を小さくすることができるとと
もに、半導体チップ間の配線距離を短くすることがで
き、チューナ装置およびこれを適用する電子機器の更な
る小型化を図ることができる。
よび第２の半導体チップを、プリント基板の両面に当該
プリント基板を挟んで少なくとも一部が互いに重なり合
う対称位置に実装したので、重なり合う部分の面積だけ
プリント基板の実装面積を小さくすることができるとと
もに、半導体チップ間の配線距離を短くすることがで
き、チューナ装置およびこれを適用する電子機器の更な
る小型化を図ることができる。
【図１】第１の実施形態によるチューナ装置を実現する
半導体装置の構成例を示す断面図である。
半導体装置の構成例を示す断面図である。
【図２】第２の実施形態によるチューナ装置を実現する
半導体装置の構成例を示す断面図である。
半導体装置の構成例を示す断面図である。
【図３】チューナの機能構成例を示す図である。
１ 第１の半導体チップ ２ 第２の半導体チップ ３ プリント基板 ４，５ ボンディングワイヤ ６，７ ハンダボール（バンプ） ８ スルーホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/44 Ｈ０５Ｋ 1/18
Claims (10)
- 【請求項１】 チューナに関する構成の少なくとも一部
の回路を含む第１の半導体チップと、上記チューナに関
する構成の他の回路を含む第２の半導体チップとをそれ
ぞれプリント基板の両面に実装したことを特徴とするチ
ューナ装置。 - 【請求項２】 上記第１および第２の半導体チップを、
上記プリント基板の両面に当該プリント基板を挟んで少
なくとも一部が互いに重なり合う対称位置に実装したこ
とを特徴とする請求項１に記載のチューナ装置。 - 【請求項３】 上記第１の半導体チップは、集積化した
高周波回路を含むことを特徴とする請求項１または２に
記載のチューナ装置。 - 【請求項４】 上記第１の半導体チップは、テレビジョ
ンチューナ用のフィルタを集積化した回路を含むことを
特徴とする請求項１または２に記載のチューナ装置。 - 【請求項５】 上記第１の半導体チップは、上記フィル
タのコイルを集積化した回路を含むことを特徴とする請
求項３に記載のチューナ装置。 - 【請求項６】 上記第１および第２の半導体チップは、
上記プリント基板の両面にそれぞれワイヤボンディング
方式によって接続されることを特徴とする請求項１〜５
の何れか１項に記載のチューナ装置。 - 【請求項７】 上記第１および第２の半導体チップは、
上記プリント基板の両面にそれぞれフリップチップ方式
によって接続されることを特徴とする請求項１〜５の何
れか１項に記載のチューナ装置。 - 【請求項８】 チューナに関する複数の機能部を実装す
るための半導体チップが第１の半導体チップと第２の半
導体チップとからなり、少なくとも何れかの半導体チッ
プに高周波回路の一部または全部を集積化したことを特
徴とするチューナ装置。 - 【請求項９】 上記少なくとも何れかの半導体チップに
テレビジョンチューナ用のフィルタを集積化した回路を
含むことを特徴とする請求項８に記載のチューナ装置。 - 【請求項１０】 上記第１および第２の半導体チップ
を、上記プリント基板の両面に当該プリント基板を挟ん
で少なくとも一部が互いに重なり合う対称位置に実装し
たことを特徴とする請求項８または９に記載のチューナ
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245477A JP2002057278A (ja) | 2000-08-14 | 2000-08-14 | チューナ装置 |
| PCT/JP2001/007011 WO2002015272A1 (en) | 2000-08-14 | 2001-08-14 | Tuner device |
| TW090119914A TW526661B (en) | 2000-08-14 | 2001-08-14 | Tuner device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245477A JP2002057278A (ja) | 2000-08-14 | 2000-08-14 | チューナ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002057278A true JP2002057278A (ja) | 2002-02-22 |
Family
ID=18735993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245477A Pending JP2002057278A (ja) | 2000-08-14 | 2000-08-14 | チューナ装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2002057278A (ja) |
| TW (1) | TW526661B (ja) |
| WO (1) | WO2002015272A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006051945A1 (ja) * | 2004-11-12 | 2006-05-18 | Matsushita Electric Industrial Co., Ltd. | デジタルテレビジョン受信機用回路モジュール |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249731Y2 (ja) * | 1984-12-11 | 1990-12-27 | ||
| JPH0611642Y2 (ja) * | 1987-09-30 | 1994-03-23 | セイコーエプソン株式会社 | 受信装置の実装構造 |
| JPH0287833A (ja) * | 1988-09-26 | 1990-03-28 | Matsushita Electric Ind Co Ltd | テレビジョンチューナ |
| JPH07131243A (ja) * | 1993-10-28 | 1995-05-19 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
| JP3109477B2 (ja) * | 1998-05-26 | 2000-11-13 | 日本電気株式会社 | マルチチップモジュール |
-
2000
- 2000-08-14 JP JP2000245477A patent/JP2002057278A/ja active Pending
-
2001
- 2001-08-14 TW TW090119914A patent/TW526661B/zh not_active IP Right Cessation
- 2001-08-14 WO PCT/JP2001/007011 patent/WO2002015272A1/ja active Application Filing
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006051945A1 (ja) * | 2004-11-12 | 2006-05-18 | Matsushita Electric Industrial Co., Ltd. | デジタルテレビジョン受信機用回路モジュール |
| JPWO2006051945A1 (ja) * | 2004-11-12 | 2008-05-29 | 松下電器産業株式会社 | デジタルテレビジョン受信機用回路モジュール |
| JP4588033B2 (ja) * | 2004-11-12 | 2010-11-24 | パナソニック株式会社 | デジタルテレビジョン受信機用回路モジュール |
| US7940336B2 (en) | 2004-11-12 | 2011-05-10 | Panasonic Corporation | Circuit module for use in digital television receiver for receiving digital television broadcasting wave signal |
| US8730401B2 (en) | 2004-11-12 | 2014-05-20 | Panasonic Corporation | Circuit module for use in digital television receiver for receiving digital television broadcasting wave signal |
Also Published As
| Publication number | Publication date |
|---|---|
| TW526661B (en) | 2003-04-01 |
| WO2002015272A1 (en) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484090B2 (ja) | スイッチ型アンテナ共用器および移動無線端末 | |
| US6335566B1 (en) | Semiconductor device and an electronic device | |
| US7941103B2 (en) | Duplexer | |
| US6876273B2 (en) | Front end module | |
| JP5381696B2 (ja) | 回路基板積層モジュールおよび電子機器 | |
| WO2002017502A1 (fr) | Dispositif radio emetteur/recepteur | |
| US20060131724A1 (en) | Semiconductor apparatus and circuit apparatus | |
| WO2021084848A1 (ja) | 高周波モジュール及び通信装置 | |
| JP2006121147A (ja) | 携帯電話機用高周波モジュール | |
| US7155197B2 (en) | High-frequency module and communication apparatus | |
| US6700792B1 (en) | High-frequency composite component and portable wireless device incorporating the component | |
| JP4105122B2 (ja) | 高周波モジュール | |
| JP3851184B2 (ja) | フロントエンドモジュール | |
| JP2002057278A (ja) | チューナ装置 | |
| JP2008271169A (ja) | 高周波モジュール及びそれを備える携帯端末 | |
| JP2003143024A (ja) | 電子機器、チューナモジュール、およびモジュール基板 | |
| JP2003101320A (ja) | 半導体集積回路 | |
| JP2002057597A (ja) | 高周波フロントエンドモジュール | |
| JP4067760B2 (ja) | 高周波電子回路モジュールおよびモジュール用多層基板 | |
| WO2003010820A1 (fr) | Circuit integre hybride analogique/numerique | |
| JP2005136887A (ja) | 高周波モジュール及び無線通信機器 | |
| WO2022091852A1 (ja) | 高周波モジュール、及び通信装置 | |
| US20230103162A1 (en) | High frequency module and communication device | |
| WO2022209734A1 (ja) | 高周波モジュール及び通信装置 | |
| WO2022209756A1 (ja) | 高周波モジュール及び通信装置 |