TW526661B - Tuner device - Google Patents
Tuner device Download PDFInfo
- Publication number
- TW526661B TW526661B TW090119914A TW90119914A TW526661B TW 526661 B TW526661 B TW 526661B TW 090119914 A TW090119914 A TW 090119914A TW 90119914 A TW90119914 A TW 90119914A TW 526661 B TW526661 B TW 526661B
- Authority
- TW
- Taiwan
- Prior art keywords
- tuner
- semiconductor
- patent application
- scope
- semiconductor wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Receivers (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
526661 經濟部智慧財產^7M工消費合作社印製 A7 B7 五、發明説明(1 ) 〔技術領域〕 本發明係關於調諧器裝置,例如可有效使用於適合電 視接收機或v T R,或者無線電收音機等所運用之積體化 調諧器裝置。 〔技術背景〕 近年來,電視接收機或無線收音機等所使用調諧器之 積體化的進步,至今爲止開發出一種可將作爲各個組件而 大致可實現的R F (高頻)輸入訊號用之放大電路、混頻 電路、帶通濾波器電路等調諧器功能全部集合在1個晶片 上的L S I 。 第1圖是表示積體化於1晶片中之調諧器的功能構成 。第1圖中,以天線4 1收訊之高頻訊號是經由帶通濾波 器(BPF) 51、高頻放大器(RF放大器)52、帶 通濾波器(B P F ) 5 3輸入至混頻器5 4 —側之輸入端 。又,混頻器5 4之另外側的輸入端可輸入從頻率轉換用 振盪器(V C 0 ) 5 5所輸出之局部振盪頻率的局部振盪 訊號。
從上述V C 0 5 5所輸出之訊號的局部振盪頻率是藉 著P L L ( Phase Locked Loop )電路5 6對應所設定之局部 振盪頻率而控制。混頻器5 4係混合B P F 5 3所輸出的 高頻訊號,及VC055所輸出的局部振盪訊號,產生中 間頻率(I F )訊號,輸出至次階段之中間頻率放大器( I F放大器)。並且,同時可能在調諧器4 2內含有I F 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 裝----τ--訂---------線 (請先閱讀背面之注意事項再填寫本頁) -4- 經濟部智慧財產-^M工消費合作社印製 526661 A7 __B7 五、發明説明(2 ) 放大器。 但是,一旦在調諧器內將所需的電路收納於1晶片內 時,雖然具有可減小電路面積的優點,但是相反地會產生 以下所記載的缺點。 亦即,由於將調諧器相關之複數個功能電路予以積體 化而集中在1晶片內,即使配合具備其調諧器之電子機器 的用途僅更換該等調諧器部份的機械部份時,可能必須更 換包含其他功能部份的晶片整體。即,以R F放大電路、 混頻電路、帶通濾波器電路等的各種電路實現作爲晶片外 部的個別組件時,雖只須更換必要的個別組件.,但是將該 等所有予以積體化收納於1晶片內時,會有將不須更換的 部份同時必須更換其晶片整體等的問題。 又,爲了以1個電子機器對應複數個用途時,必須考 慮將不同用途的電路內設在1個電子機器的場合。此時, 爲了實現不同用途應變更的電路僅調諧器之整體電路中的 一部份時,可以將大致整體的電路收納於1晶片的狀態下 從晶片商提供調諧器時,電子機器的製造商接受僅根據不 同用途而部份變更之複數個晶片的提供,因此必須將該等 內設於電子機器中。 因此,會導致重複具備內設於電子機器之複數個晶片 內以實現相同功能用之電路構成的結果,產生多數的浪費 。因此,會形成高的電子機器之製造成本,同時會形成妨 礙接收機小型化爲主因等問題。 本發明是爲了解決以上問題所硏創而成者,以爲了減 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------裝----:---訂------線 (請先閲讀背面之注意事項再填寫本頁) -5- 經濟部智慧財4¾¾工消費合作社印製 526661 A7 __B7_ __ 五、發明説明(3 ) 小電路面積而使得複數個功能組件積體化於晶片上,同時 無須更換晶片整體僅簡單變更部份的功能爲目的者。 又,本發明同時以對應複數用途的1個電子機器內, 內設不同用途之電路的場合中,可節省冗長電路的浪費, 實現電子機器的小型化及製造成本的降低爲目的。 〔發明說明〕 本發明之調諧器裝置係包含將調諧器有關構成之至少 一部份電路的第1半導體晶片,及包含上述調諧器有關構 成之其他電路的第2半導體晶片,分別安裝在印刷基板的 兩面。 本發明之其他樣態是將上述第1及第2半導體晶片安 裝於上述印刷基板兩面上夾持該等印刷基板的至少一部份 形成互相重疊的對稱位置上。 本發明之其他樣態中,上述第1半導體晶片係包含積 體化之高頻電路。 本發明之其他樣態中,上述第1半導體晶片係包含使 電視調諧器積體化的電路。 本發明之其他樣態中,上述第1半導體晶片係包含使 上述濾波器的線圈積體化之電路。 本發明之其他樣態中,上述第1及第2半導體晶片係 分別以引線接合方式連接在上述印刷基板的兩面上。 或者,上述第1及第2半導體晶片係分別以倒裝方式 連接在上述印刷基板的兩面上。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1111111 n n 批衣 Ί 11 ^ 1111 n (請先閲讀背面之注意事項再填寫本頁) -6 - 經濟部智慧財產苟員工消費合作社印製 526661 A7 __B7 五、發明説明(4 ) 本發明之其他樣態中,安裝調諧器相關之複數個功會g 部用的半導體晶片爲第丨半導體晶片及第2半導體晶片所 成,至少在任一的半導體晶片上使高頻電路的一部份或全 部積體化者。 本發明之其他樣態中,上述至少任意的半導體晶片上 含有使電視調諧器用之濾波器積體化的電路。 本發明之其他樣態是將上述第1及第2半導體晶片安 裝於上述印刷基板兩面上夾持該等印刷基板的至少一部份 形成互相重疊的對稱位置上。 本發明係藉上述技術手段所構成,將調諧器相關之構 成積體化於第1及第2半導體晶片上,可減小電路面積。 又,可使用安裝於第1或第2半導體晶片任一側之半導體 晶片(例如第2半導體晶片)的調諧器之部份電路的原有 狀態,僅更換另一側的半導體晶片(例如第1半導體晶片 ),可因應調諧器裝置或組裝此之電視接收機等電子機器 的用途變更調諧器裝置的部份功能。又,對應複數個用途 構成1個電子機器的場合,根據各別的用途僅具備可共同 使用的第2半導體晶片,同時對應其用途僅具備複數不同 內部電路之第1半導體晶片即可,因此可省略冗長的電路 ,可實現電子機器的小型化及製造成本的降低等。 根據本發朋之其他特徵,由於在上述第1及第2半導 體晶片係安裝於印刷基板兩面上夾持該等印刷基板的至少 一部份形成互相重疊的對稱位置上,因此可以減小夾持重 疊部份面積的印刷基板之安裝面積,同時可有效利用印刷 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 裝 ^ 訂 . 線 (請先閲讀背面之注意事項再填寫本頁) 526661 A7 B7 經濟部智慧財i^7M工消費合作社印复 五、發明説明(5 ) 基本兩面的面積。並可縮短半導體晶片間的配線距離。藉 此可獲得調諧器裝置及運用此裝置之電子機器的更精巧化 0 L圖式之簡單說明〕 第1圖是表示調諧器的功能構成例圖。 第2圖是表示實現第1實施型態之調諧器裝置的半導 體裝置之構成例的剖視圖。 第3圖是表示實現第2實施型態之調諧器裝置的半導 體裝置之構成例的剖視圖。 主要元件對照表 1、2 半導體晶片 3 印刷基板 6、7 焊球 8 通孔 4 1 天線 4 2 調諧器 51 帶通濾波器 5 2 局頻放大器 5 3 帶通濾波器 5 4 混頻器 55 頻率轉換用振盪器 5 6 P L L電路 ----------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -8 - 經濟部智慧財產笱a (工消費合作社印製 526661 A7 _ B7 _ 五、發明説明(6 ) 〔實施發明之最佳型態〕 根據圖示說明本發明之一實施型態如下° 第2圖是表示實現第1實施型態之調諧器裝置的半導 體裝置之構成例的剖視圖。如第2圖所示,第1實施型態 之調諧器裝置爲安裝於印刷基本3之兩面的2個半導體晶 片1、2之半導體裝置所構成。 上述印刷基板3係以陶瓷材料或玻璃環氧樹脂材料爲 基材之2片印刷電路基板所構成,其兩面具有與半導體晶 片1、2連接的電路或配線。並且,第1半導體晶片1是 將其表面的電極利用焊絲4與印刷基板3 —側面的電路等 連接,第2半導體晶片2是將其表面的電極利用焊絲5與 印刷基板3之另一側面的電路等連接。 另外,印刷基板3的兩面電路是經由通孔或聯孔(皆 未圖示)等適當地連接在預定的訊號線上。藉此,2個半 導體晶片1、2可藉著安裝在印刷基板3兩面的電路或配 線互相進行數據的傳送。 本實施型態中,第1半導體晶片1係將至少部份或全 部的高頻電路予以積體化之半導體晶片。例如,含線圈或 電容器等所構成之濾波器電路,例如將調諧器必要之R F 濾波器、帶通濾波器等予以積體化。又,第2之半導體晶 片2係將調諧器所須之其他電路,例如混頻電路、頻率轉 換用局部振盪器、P L L ( Phase Locked Loop )電路、I F (IntemecHate Frequency)放大器等予以積體化之半導體晶 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I 辦衣 .—: 訂 . 線 (請先閲讀背面之注意事項再填寫本頁) -9 - 526661 經濟部智慧財/i.^7a (工消費合作社印製 Α7 Β7 五、發明説明(7 ) 片。 該等2個半導體晶片1 、2係如第2圖所示,在印刷 基板3的兩面夾持該等印刷基板3之至少一部份是配置在 互.相重疊對稱的位置上。並且,第2圖的例中,第2之半 導體晶片2的晶片面積較第1之半導體晶片1小,第2半 導體晶片2的整體是配置在與第1半導體晶片1部份重疊 的對稱位置上。 安裝於上述第1半導體晶片1的濾波器電路是使用於 調諧器或對應具備調諧器之電子機器用途的不同線圏。例 如,運用於電視接收機之T V調諧器的場合,相對於曰本 之數位/類比播放中斷續使用9 Ο Μ〜7 7 Ο Μ Η z的頻 帶,美國的數位/類比播放則是斷續使用5 4 Μ〜2 1 0 Μ Η ζ的頻帶。因此,對應收訊頻率必須變更濾波器電路 的線圈。 此時,本實施型態中,包含對應收訊頻率必須變更之 線圈係安裝於第1半導體晶片1上,電視調諧器的其他電 路是安裝在其他的第2半導體晶片2上。因此,對應收訊 頻率變更Τ V調諧器一部份的構成功能之濾波器電路時, 僅更換第1半導體晶片1即可,無須根據收訊頻率更換安 裝可共同使用之第2半導體晶片2即可。 又,隨著內設Τ V調諧器之電視接收機的小巧化,攜 帶該等接收機即可任意簡單接收電視的播放時,在海外可 同樣攜帶1個電視接收機,可增加在各個國度裏接收電視 播放的機會。如上述,爲利用1個電視接收機對應複數國 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 裝 „ 訂 線 (請先閱讀背面之注意事項再填寫本頁) -10- 526661 經濟部智慧財4.¾¾工消費合作社印製 A7 B7 五、發明説明(8 ) 家的收訊頻率,必須在1個電視接收機內複數內設含有不 同線圈的濾波器電路。 上述場合中,根據本實施型態,不須根據收訊頻率僅 具備共同使用之第2半導體晶片2,可藉複數具備含有對 應收訊頻率之不同線圈的第1半導體晶片1,實現相同功 能用構成可防止在複數晶片內重複具< 備等的浪費。藉此, 可以更少的電路構成因應複數國家的收訊頻率。 又,本實施型態中,無須將2個半導體晶片1、.2並 排配置於印刷基板3的同一面內,僅配置於印刷基板3的 兩面,因此寬度方向的電路面積僅與安裝1個半導體晶片 相同,可防止電路面積的增大。 另外,本實施型態係將安裝於印刷基板3兩面的2個 半導體1、2,夾持印刷基板3配置在大致相同的位置上 ,因此可縮短晶片間的配線長度。藉此,可降低晶片間的 感應係數、阻抗而實現所期待的高速動作,同時可獲得印 刷基板3的小巧化,並可充分對應具備此之電子機器的小 巧化。此外,並可抑制鄰接配線間的電容性噪音,獲得良 好的動作穩定度。 其次,說明本發明第2實施型態如下。 第3圖是表示實現第2實施型態之調諧器裝置的半導 體裝置之構成例的剖視圖。並且,第3圖中賦予第2圖表 示符號相同符號即具有相同之功能者。 如第3圖所示,第2實施型態之調諧器裝置同樣是在 印刷基板3的兩面安裝2個半導體晶片1 、2之半導體裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 批衣 : 訂 . 線 (請先閱讀背面之注意事項再填寫本頁) -11 - 經濟部智慧財/i^7M工消費合作社印製 526661 A7 _B7_ 五、發明説明(9 ) 置所構成。上述印刷基板3在其兩面具有與半導體晶片1 、2連接的電路或配線。並且,第1半導體晶片1係藉焊 球6以倒裝方式與印刷基板3的一側面電路等連接,第2 半導體晶片2則是以焊球7利用倒裝方式與印刷基板3之 另一側面的電路等連接。 此外,印刷基板3兩面的電路等是藉通孔8或未圖示 之聯孔等適當地連接在預定的訊號線上。藉此使2個半導 體晶片1、2經由安裝在印刷基板3兩面的電路或配線互 相進行數據的傳送。 本實施型態中,第1半導體晶片1同樣至少爲包含線 圈或電容器等所構成的濾波器電路,例如使T V調諧器所 須之R F濾波器、帶通濾波器等積體化的半導體晶片。又 ,弟2半導體晶片2爲T V調諧器所須之其他電路,例如 混頻電路、頻率轉換用局部振盪器、P L L電路、I F放 大器等積體化之半導體晶片。 該等2個積體化晶片1、2係如第3圖所示,配置再 印刷基板3兩面夾持該等印刷基板3之至少一部份互相重 疊的對稱位置上。此外,第3圖之例中,第2半導體晶片 1與第2半導體晶片2的晶片面積大致相同,兩晶片整體 係配置於互相重疊的對稱位置上。 如上述,在印刷基板3的兩面以倒裝方式安裝2個半 導體晶片1 、2時,可更縮短晶片間的配線長度。藉此, 形成印刷基板3的更小巧化的同時,並可抑制配線所導致 的噪音。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) — I , I Ί 訂 線 (請先閲讀背面之注意事項再填寫本頁) -12 - 經濟部智慧財—-^Β(工消f合作社印製 526661 A7 __________B7 五、發明説明(10) 另外,以上的各實施型態中,雖係顯示於印刷基板3 的兩面利用引線接合或倒裝方式其中之一方式安裝半導體 晶片1 、2之例,但是也可以利用引線接合安裝印刷基板 3的一側面,另一側面以倒裝方式安裝。 又,上述各實施型態中,第1及第2半導體晶片1、 2的任務分擔雖是將包含線圈之濾波器電路作爲第1半導 體晶片1卞以積體化,將貫現調諧器之其他功能的電路作 爲第2半導體晶片2予以積體化,但是本發明不僅限於此 。例如,也可以將調諧器分爲電源電壓可使用之電壓高的 電路部份與低的電路部份,使各個電路部份分別安裝於第 1及第2半導體晶片1、2。 又,以上各實施型態中,雖針對調諧器裝置運用於電 視接收機的場合已作說明,但是本發明不僅限於此。例如 同樣可運用於接收F Μ播放的調諧器裝置。此時,相對於 曰本之FM播放使用7 6Μ〜9 ΟΜΗ ζ的頻帶,歐美的 FM播放是使用87·5Μ〜1〇8MHz的頻帶。因此 此時只要將包含對應使用頻帶的線圈之濾波器電路安裝在 第1半導體晶片1上,將其他電路安裝於第2半導體晶片 2上即可。 另外,除了電視接收機或F Μ播放收訊機以外,例如 同樣可利用於具備R F濾波器等的行動電話或P H S等的 無線通訊終端機的收送訊機,或者A Μ播放或短波播放之 調諧器裝置等。此時,將對應其用途更換所須之必要最小 線的功能部份安裝於第1半導體晶片1上,其他的功能部 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I , : 訂 —.I I 線 (請先閱讀背面之注意事項再填寫本頁) -13- 526661 A7 B7 五、發明説明(11 ) 为疋女衣在第2半導體晶片2上,藉此僅需安裝第1半導 體晶片1即可因應複數個用途。 其他,上述說明之各實施型態皆僅係揭示實施本發明 的具體化之一例,不能藉此解釋以限定本發明之技術範圍 。-亦即,本發明在不脫離其精神,或其主要特徵的前提下 ,可以各種型態實施者。 〔產業上之可利用性〕 本發明雖是爲了獲得小的電路面積而將複數個功能組 件積體化於晶片上,但是不須更換晶片整體即可有效第簡 單變更一部份的功能。 . 又,本發明係於對應複數用途的1個電子機器內內設 不同用途的電路時,可省略冗長電路的浪費,有效實現電 子機器的小巧化及製造成本的降低。 -----批衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財4¾資工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14-
Claims (1)
- 526661 A8 B8 C8 D8 六、申請專利範圍 1 · 一種調諧器裝置,其特徵爲:分別於印刷基板兩 面安裝含調諧器相關構成之至少一部份電路的第1半導體 晶片,及包含上述調諧器相關構成之其他電路的第2半導 體晶片。 2 ·如申請專利範圍第1項記載之調諧器裝置,其中 係將上述第1及第2半導體晶片安裝於上述印刷基板兩面 上夾持該等印刷基板的至少一部份形成在互相重疊的對稱 位置上。 3 ·如申請專利範圍第1項記載之調諧器裝置,其中 上述第1半導體晶片係包含積體化之高頻電路。 4 ·如申請專利範圍第1項記載之調諧器裝置,其中 上述第1半導體晶片係包含積體化電視調諧器之電路。 5 ·如申請專利範圍第3項記載之調諧器裝置,其中 上述第1半導體晶片係包含使積體化上述濾波器之線圈的 電路。 6 ·如申請專利範圍第1項記載之調諧器裝置,其中 上述第1及第2半導體晶片係分別以引線接合方式連接在 上述印刷基板的兩面上。 7 ·如申請專利範圍第1項記載之調諧器裝置,其中 上述第1及第2半導體晶片係分別以倒裝方式連接在上述 印刷基板的雨面上。 8 · —種調諧器裝置,其特徵爲:安裝調諧器相關之 複數個功能部用的半導體晶片爲第1半導體晶片及第2半 導體晶片所成,至少在任一之半導體晶片上使高頻電路的 本紙張尺度適用中國國家標準(CNS ) A4規格(21 Οχ297公釐) --------—^------、玎------- (請先閱讀背面之注意事項再填寫本頁) -15- 526661 A8 B8 C8 D8 六、申請專利範圍 一部份或全部積體化者。 9 ·如申請專利範圍第8項記載之調諧器裝置,其中 上述至少任意之半導體晶片上含有使電視調諧器用濾波器 積體化的電路。 1 〇 ·如申請專利範圍第8項記載之調諧器裝置,其 中係將上述第1及第2半導體晶片安裝於上述印刷基板兩 面上夾持該等印刷基板之至少一部份形成互相重疊的對稱 位置上。 (請先聞讀背面之注意事項再填寫本頁) I 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000245477A JP2002057278A (ja) | 2000-08-14 | 2000-08-14 | チューナ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW526661B true TW526661B (en) | 2003-04-01 |
Family
ID=18735993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090119914A TW526661B (en) | 2000-08-14 | 2001-08-14 | Tuner device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2002057278A (zh) |
TW (1) | TW526661B (zh) |
WO (1) | WO2002015272A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4588033B2 (ja) * | 2004-11-12 | 2010-11-24 | パナソニック株式会社 | デジタルテレビジョン受信機用回路モジュール |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0249731Y2 (zh) * | 1984-12-11 | 1990-12-27 | ||
JPH0611642Y2 (ja) * | 1987-09-30 | 1994-03-23 | セイコーエプソン株式会社 | 受信装置の実装構造 |
JPH0287833A (ja) * | 1988-09-26 | 1990-03-28 | Matsushita Electric Ind Co Ltd | テレビジョンチューナ |
JPH07131243A (ja) * | 1993-10-28 | 1995-05-19 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
JP3109477B2 (ja) * | 1998-05-26 | 2000-11-13 | 日本電気株式会社 | マルチチップモジュール |
-
2000
- 2000-08-14 JP JP2000245477A patent/JP2002057278A/ja active Pending
-
2001
- 2001-08-14 TW TW090119914A patent/TW526661B/zh not_active IP Right Cessation
- 2001-08-14 WO PCT/JP2001/007011 patent/WO2002015272A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2002057278A (ja) | 2002-02-22 |
WO2002015272A1 (en) | 2002-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7109531B2 (en) | High frequency switch, two-band type high frequency switch, three-band type high frequency switch, and mobile communication equipment | |
US6335566B1 (en) | Semiconductor device and an electronic device | |
US8254144B2 (en) | Circuit board laminated module and electronic equipment | |
US7050769B2 (en) | Electronic apparatus and design method | |
US8811915B2 (en) | Digital wireless narrow band radio | |
US20070290929A1 (en) | Antenna module and antenna device | |
US6501341B2 (en) | Voltage controlled oscillator and communication device using same | |
US8923748B2 (en) | High frequency module and receiver | |
TW526661B (en) | Tuner device | |
CN105993130B (zh) | 调谐器装置 | |
JP3963094B2 (ja) | 電子機器、および、チューナモジュール | |
JP5278579B2 (ja) | 高周波モジュールおよび受信装置 | |
EP0359238A2 (en) | Array antenna device having IC units with IF conversion circuits for coupling antenna elements and signal combiner | |
US7196738B2 (en) | Tuner integrated circuit and television tuner using the same circuit | |
JP2003101320A (ja) | 半導体集積回路 | |
JP2003037173A (ja) | アナログ・デジタル混載集積回路 | |
CN115244850A (zh) | 高频电路和通信装置 | |
US7194245B2 (en) | High-frequency signal receiving apparatus | |
TW519829B (en) | Integrated circuit for wireless terminal and television using the integrated circuit | |
KR20210117640A (ko) | 튜너 회로 기판 | |
KR200261462Y1 (ko) | 무선 통신기기의 고주파 변환 모듈 | |
JPH07221580A (ja) | フィルタ回路とこのフィルタ回路を用いた双方向通信装置 | |
JP2006135835A (ja) | 高周波信号処理用電子部品および無線通信システム | |
JP2007243553A (ja) | 高周波信号受信装置 | |
JP2003188648A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |