JP2007243553A

JP2007243553A - 高周波信号受信装置

Info

Publication number: JP2007243553A
Application number: JP2006062594A
Authority: JP
Inventors: Yasuo Kodera; 康夫小寺; Ryutaro Ishiguro; 竜太郎石黒
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2006-03-08
Filing date: 2006-03-08
Publication date: 2007-09-20

Abstract

【課題】チューナ回路となる個別の半導体チップ２、３を用いる際、個別の半導体チップの高周波アイソレーションを高める配置にした高周波信号受信装置を提供する。
【解決手段】複数接続端子５を形成した回路基板１にチューナ回路を構成する第１の半導体チップ２とチューナ回路を構成する第２の半導体チップ３を配置し、第１及び第２の半導体チップ２、３間にそれらに共用の共通回路４を配置し、第１及び第２の半導体チップ２、３は、受信ＲＦ信号入力導出端子を備えた一辺が回路基板１の外側方向を向き、共通回路４に接続される導出端子を備えた前記一辺に対向する他の一辺が共通回路４の方向を向くように配置し、回路基板１の複数接続端子５は、その両端側の接続端子５が接続回路パターンを通して第１及び第２の半導体チップ２、３の受信ＲＦ信号入力導出端子に接続される。
【選択図】図１

Description

本発明は、高周波信号受信装置に係り、特に、第１のチューナ回路を構成する第１の半導体チップと第２のチューナ回路を構成する第２の半導体チップとを用いる際に、第１及び第２のチューナ回路で処理する高周波信号間のアイソレーションを向上させるようにした高周波信号受信装置に関する。

一般に、ダイバーシティ受信機能を備えた高周波信号受信装置は、少なくとも、高周波増幅段と高周波信号選択フィルタと電圧制御発振回路からなる局部発振回路とＰＬＬ回路と周波数ミキサとを備えた同一機能を有する２つのチューナ回路が並列的に接続配置された構成になっている。そして、この高周波信号受信装置は、近年になって、それぞれのチューナ回路を実装したときの占有体積を小さくするために、それらの回路部分を集積化したダイバーシティ受信用半導体チップを用いることが行われている。

ところで、かかるダイバーシティ受信用半導体チップを用いた高周波信号受信装置は、同一機能を備えた２つのチューナ回路を使用する必要があることから、２つのチューナ回路を得るための製造コストが増大したり、集積化することによってもその占有体積が増えたりするという不具合が生じていた。

このような不具合の発生に対して、この種の高周波信号受信装置を構成する場合に、当該チューナ回路を構成するのに際して、比較的高価な回路部分となっているＰＬＬ回路と電圧制御発振回路を２つのチューナ回路に共用させ、２つのチューナ回路に対してＰＬＬ回路と電圧制御発振回路の組を一つだけ設けるようにし、前記不具合の発生を回避させる高周波信号受信装置が提案されており、その一例として、特開２００５−１３０２７９号に開示された高周波信号受信装置がある。

ここで、図５は、特開２００５−１３０２７９号に開示された高周波信号受信装置の回路構成であってその要部構成を示すブロック図である。

図５において、この高周波信号受信装置５０は、第１のチューナ５１と、第２のチューナ５２とからなっている。この場合、第１のチューナ５１は、前置バンドパスフィルタ５３とＲＦアンプ５４と後置バンドパスフィルタ５５と周波数ミキサ５６と局部発振回路を構成する電圧制御発振器（ＶＣＯ）５７とＰＬＬ回路（ＰＬＬ）５８とを備え、第２のチューナ５２は、前置バンドパスフィルタ５９とＲＦアンプ６０と後置バンドパスフィルタ６１と周波数ミキサ６２とを備えている。そして、第１のチューナ５１を構成する各構成要素５３、５４、５５、５６、５７は、図５に図示されるように相互接続され、第２のチューナ５２を構成する各構成要素５９、６０、６１、６２は、同じく図５に図示されるように相互接続されている。

さらに、第１のチューナ５１は、ＲＦ信号入力端子５１（１）に受信アンテナ（メイン受信アンテナ）６３が、中間周波信号出力端子５１（２）に第１の復調回路６４が接続され、第２のチューナ５２は、ＲＦ信号入力端子５２（１）に受信アンテナ（サブ受信アンテナ）６５が、中間周波信号出力端子５２（２）に第２の復調回路６６が接続される。第１の復調回路６４及び第２の復調回路６６の各出力側には、比較器６７が接続される。この他に、第１のチューナ５１のＶＣＯ端子５１（３）は第２のチューナ５２のＶＣＯ端子５２（３）に接続され、第１のチューナ５１のＰＬＬ端子５１（４）は第２のチューナ５２のＰＬＬ端子５２（４）に接続される。

かかる構成を有する高周波信号受信装置５０は、第１のチューナ５１で受信されたＲＦ信号が周波数ミキサ５６において電圧制御発振器５７から供給される局部発振信号と周波数混合され、第１中間周波信号が形成される。同じように、第２のチューナ５２で受信されたＲＦ信号が周波数ミキサ６２において電圧制御発振器５７から供給される局部発振信号と周波数混合され、第２中間周波信号が形成される。第１中間周波信号は第１の復調回路６４で、第２中間周波信号は第２の復調回路６６でそれぞれ復調され、それらの復調信号は比較器６７で比較されて品質の良好な復調信号が選択出力される。

かかる構成の高周波信号受信装置５０によれば、第１のチューナ５１における局部発振信号と第２のチューナ５２における局部発振信号とが同じ電圧制御発振器５７から供給され、第１のチューナ５１における選局用ＰＬＬ電圧と第２のチューナ５２における選局用ＰＬＬ電圧とが同じＰＬＬ回路５８から供給されるので、第１のチューナ５１と第２のチューナ５２とが同一の放送を選択受信することになり、ダイバーシティ受信を行うことができる。この場合、電圧制御発振器５７とＰＬＬ回路５８とを第１のチューナ５１だけに設け、第２のチューナ５２に設けていないので、第１及び第２のチューナ５１、５２の双方に電圧制御発振器とＰＬＬ回路とを設けたものに比べて製造コストが安価になる。
特開２００５−１３０２７９号

前記特開２００５−１３０２７９号に開示の高周波信号受信装置５０は、第１及び第２のチューナ回路５１、５２にそれぞれ使用される電圧制御発振器とＰＬＬ回路を共用させるようにし、第１のチューナ回路５１だけに電圧制御発振器とＰＬＬ回路を設けているものであるので、その分、製造コストが安価になり、占有体積を減少させることが可能になるものの、第１のチューナ回路５１及び第２のチューナ回路５２をそれぞれ個別に半導体チップ（集積回路）で構成した際に、それらの半導体チップを近接配置する必要があることから、それらの半導体チップ間の高周波アイソレーションを高めることはかなり難しいものである。

本発明は、このような技術的背景に鑑みてなされたもので、その目的は、２つのチューナ回路をそれぞれ個別の半導体チップで構成する際に、個別の半導体チップの高周波アイソレーションを高めるような配置にした高周波信号受信装置を提供することにある。

前記目的を達成するために、本発明による高周波信号受信装置は、一辺に複数の外部接続端子が形成配置され、回路基板上に回路パターンが形成された単一の回路基板と、単一の回路基板上に載置された第１のチューナ回路を構成する第１の半導体チップ及び第１のチューナ回路と同一構成の第２のチューナ回路を構成する第２の半導体チップと、第１の半導体チップと第２の半導体チップに接続され、第１の半導体チップと第２の半導体チップとの間の単一の回路基板の中央部分に配置される共通回路とを備え、第１の半導体チップ及び第２の半導体チップは、受信ＲＦ信号が入力される導出端子を備えた第１の辺がそれぞれ回路基板の外側方向を向き、共通回路に接続される導出端子を備えた第１の辺と対向する第２の辺が回路基板の中央方向を向くように載置され、第１の半導体チップと第２の半導体チップは、いずれか一方の半導体チップと他方の半導体チップとの表裏が逆になるように回路基板上にそれぞれ載置されている構成手段を具備する。

この場合、前記構成手段において、第１の半導体チップと第２の半導体チップは、回路基板の同一面に載置されるとともに、いずれか一方の半導体チップの表面が前記回路基板側を向いた状態でフリップチップ接続され、他方の半導体チップの表面が前記回路基板と反対側を向いた状態でワイヤボンディング接続されているものである。

また、前記構成手段において、第１の半導体チップと第２の半導体チップは、それぞれ側面から金属ピンが導出された状態で樹脂モールドされ、回路基板の同一面に載置されるとともに、いずれか一方の半導体チップの金属ピンがその表面方向に屈曲されてその表面が回路基板側を向いた状態に、他方の半導体チップの金属ピンがその裏面方向に屈曲されてその裏面が回路基板側を向いた状態に載置されているものである。

さらに、前記構成手段において、第１の半導体チップと第２の半導体チップは、いずれか一方の半導体チップが回路基板の一面側に、他方の半導体チップが回路基板の裏面側にそれぞれ載置されているものである。

また、前記構成手段において、第１の半導体チップと第２の半導体チップは、それぞれＰＬＬ回路を内蔵するとともに、共通回路は、基準周波数信号を発生する基準信号発生器を含み、各ＰＬＬ回路に共通回路から基準周波数信号が供給されるように回路接続されているものである。

さらに、前記構成手段において、共通回路は、ダイバーシティ合成回路を含み、第１の半導体チップと第２の半導体チップの各出力信号がダイバーシティ合成回路に供給されるように回路接続されているものである。

以上のように、本発明に係る高周波信号受信装置によれば、第１の半導体チップ及び第２の半導体チップを回路基板上に載置する際に、受信ＲＦ信号が入力される導出端子を備えた第１の辺がそれぞれ回路基板の外側方向を向き、共通回路に接続される導出端子を備えた第１の辺と対向する第２の辺が回路基板の中央方向を向くように載置し、第１の半導体チップと第２の半導体チップを、いずれか一方の半導体チップと他方の半導体チップとの表裏が逆になるように回路基板上にそれぞれ載置しているので、第１の半導体チップと第２の半導体チップは、受信信号処理回路部が回路基板上の最も離れた位置になるため、第１半導体チップと第２の半導体チップとの間の高周波アイソレーションが高くなるという効果があり、その上、第１半導体チップと第２の半導体チップにおける共通回路への接続回路パターンを最も近接した位置に配置することができるため、それらの接続回路パターンを最短状態で設定できるという効果がある。

以下、本発明の実施の形態を図面を参照して説明する。

図１は、本発明による高周波信号受信装置の構成の概要を示す上面図であって、回路基板上に配置された主要な構成要素の配置形態を示すものである。

図１に示されるように、この高周波信号受信装置は、誘電材料からなり略長方形状の回路基板１と、回路基板１上に配置される第１のチューナ回路を構成する第１の半導体チップ（集積回路）２と、同じく回路基板１上に配置され、第１のチューナ回路と同じ構成の第２のチューナ回路を構成する第２の半導体チップ（集積回路）３と、同じく回路基板１上に配置された水晶振動子や発振基準周波数信号を発生する基準信号発生回路等を含んだ共通回路４と、回路基板１の長手方向の側面から外方に突出される複数の接続端子５と、図１に図示されていないが回路基板１上に配置され、第１の半導体チップ２及び第２の半導体チップ３の選択された導出端子と回路基板１の接続端子５とをそれぞれ接続したり、第１の半導体チップ２及び第２の半導体チップ３の他の選択された導出端子と共通回路４とをそれぞれ接続したり回路パターンとからなっている。

この場合、第１の半導体チップ２及び第２の半導体チップ３は、略四辺形の板状のものであって、それぞれの辺から導出される複数本の導出端子（図番なし）を備えている。そして、第１の半導体チップ２及び第２の半導体チップ３は、回路基板１上に配置する際に、受信ＲＦ信号が入力される導出端子を有する一つの辺が回路基板１の長手方向の最外周方向を向き、共通回路４に接続される導出端子を有し、前記一つの辺と対向位置にある他の辺が共通回路４の配置方向を向くように配置される。

そして、回路基板１の側面に設けられた複数の接続端子５における一方の再外側の接続端子５が第１の半導体チップ２の受信ＲＦ信号が入力される導出端子に回路パターンによって接続されるとともに、第１の半導体チップ２に供給されるＲＦ信号の受信アンテナ（図１に図示なし）に接続され、同複数の接続端子５における他方の再外側の接続端子５が第２の半導体チップ３の受信ＲＦ信号が入力される導出端子に回路パターンによって接続されるとともに、第２の半導体チップ３に供給されるＲＦ信号の受信アンテナ（同じく図１に図示なし）に接続される。また、第１の半導体チップ２及び第２の半導体チップ３における共通回路４に接続される導出端子は、その近くに形成されている共通回路４の対応する回路部分に回路パターンによって接続される。このときの回路パターンの長さは、前記導出端子と対応する回路部分との距離が近いために最短の長さに設定できる。

前記構成による高周波信号受信装置は、既知のこの種の高周波信号受信装置と同様の動作が行われるもので、その詳細な動作経緯についての説明は省略するが、この高周波信号受信装置から出力された２つの信号の中の良好な状態で受信された方の信号がダイバーシティ合成回路（図１に図示なし）によって選択され、そこで選択された信号が出力信号として利用される。

次に、図２（ａ）、（ｂ）は、本発明による高周波信号受信装置の第１の実施の形態を示す構成図であって、（ａ）はその横断面を示す側面図であり、（ｂ）は回路基板上の部品配置状態を示す上面図である。なお、図２（ａ）、（ｂ）において、図１に図示された構成要素と同じ構成要素については同じ符号を付けている。

図２（ａ）、（ｂ）に示されるように、この第１の実施の形態は、第１の半導体チップ２及び第２の半導体チップ３としてベアチップタイプのものを用い、第１の半導体チップ２は、半導体チップ２の表面側を下向きにした（回路基板１側を向いた）状態で、当該表面側に設けられている接続部分６を回路基板１上の対応する接続部分７にフリップチップ８によって接続し、当該半導体チップ２を回路基板１へ取り付けているものであり、第２の半導体チップ３は、半導体チップ３の表面側を上向きにした（回路基板１側と反対の方向を向いた）状態で、当該表面側に設けられている接続部分６をワイヤボンド９を通して回路基板１上の対応する接続部分７にボンディング接続し、当該半導体チップ３を回路基板１へ取り付けているものである。また、この第１の実施の形態は、共通回路４が水晶振動子を有する基準周波数信号発生回路１０やダイバーシティ合成回路１１を含んだ構成部分を具備しており、その他に、回路基板１上には第１の半導体チップ２及び第２の半導体チップ３の導出部と接続端子５とを導電接続する接続回路パターン１２や、第１の半導体チップ２及び第２の半導体チップ３の導出部と共通回路４とを導電接続する接続回路パターン１２等が設けられている。なお、図２（ｂ）に図示されている回路基板１の黒丸部分は、スルーホールであって、このスルーホールを通して基準周波数信号発生回路１０の一端が遠い方の接続回路パターン１２に導電接続されている。

このような構成配置にすれば、第１の半導体チップ２と第２の半導体チップ３との配置が、回路基板１の中心位置に対して鏡像関係をもった配置になり、第１の半導体チップ２と第２の半導体チップ３とは、それらの受信信号処理回路部を結ぶ接続回路パターン１２が互いに回路基板１の長手方向における最も離れた回路基板１上の位置になるため、第１の半導体チップ２と第２の半導体チップ３との間の高周波アイソレーションを高めることができ、その上に、第１の半導体チップ２と第２の半導体チップ３を共通回路４に接続する接続回路パターン１２をそれらの部分に最も近接した位置に配置することができ、その接続回路パターン１２を最短の状態に設定することが可能になる。

次いで、図３（ａ）、（ｂ）は、本発明による高周波信号受信装置の第２の実施の形態を示す構成図であって、（ａ）はその横断面を示す側面図であり、（ｂ）は回路基板上の部品配置状態を示す上面図である。なお、図３（ａ）、（ｂ）において、図２（ａ）、（ｂ）に図示された構成要素と同じ構成要素については同じ符号を付けている。

図３（ａ）、（ｂ）に示されるように、この第２の実施の形態は、第１の半導体チップ２及び第２の半導体チップ３としてベアチップタイプの半導体チップを樹脂モールドしたものを用い、この際に樹脂モールドされた第１の半導体チップ２及び第２の半導体チップ３は、それぞれ側面から複数の金属ピン１３が導出されており、それらの金属ピン１３のそれぞれは第１の半導体チップ２及び第２半導体チップ３の表面側に設けられている対応する接続部分６に樹脂モールド内でリード１４によって導電接続されている。そして、樹脂モールドされた第１の半導体チップ２及び第２の半導体チップ３は、いずれか一方の半導体チップ（図３に図示の例では第２半導体チップ３）の金属ピン１３がその表面方向に階段状に屈曲され、当該半導体チップ３の表面が回路基板１側を向いた状態にして、屈曲した金属ピン１３の端部を回路基板１上の対応する接続部分７に結合させて当該半導体チップ３を回路基板１へ取り付けているものであり、他方の半導体チップ（図３に図示の例では第１半導体チップ２）の金属ピン１３がその裏面方向に階段状に屈曲され、当該半導体チップ２の裏面が回路基板１側を向いた状態にして、屈曲した金属ピン１３の端部を回路基板１上の対応する接続部分７に結合させて当該半導体チップ２を回路基板１へ取り付けているものである。

また、この第２の実施の形態においても、共通回路４が水晶振動子を有する基準周波数信号発生回路１０やダイバーシティ合成回路１１を含む回路によって構成されており、回路基板１上には第１の半導体チップ２及び第２の半導体チップ３の導出端と接続端子５とを導電接続する接続回路パターン１２や第１の半導体チップ２及び第２の半導体チップ３の導出端と共通回路４とを導電接続する接続回路パターン１２が設けられている。なお、図３（ｂ）に図示されている回路基板１の黒丸部分は、スルーホールであって、このスルーホールを通して基準周波数信号発生回路１０の一端が遠い方の接続回路パターン１２に導電接続されている。

このような構成配置にすれば、前述の第１の実施の形態と同様に、第１の半導体チップ２と第２の半導体チップ３との配置が、回路基板１の中心位置に対して鏡像関係をもった配置になり、第１の半導体チップ２と第２の半導体チップ３とは、それらの受信信号処理回路部を結ぶ接続回路パターン１２が互いに回路基板１の長手方向における最も離れた回路基板１上の位置になるため、第１の半導体チップ２と第２の半導体チップ３との間の高周波アイソレーションを高めることができ、その上、第１の半導体チップ２と第２の半導体チップ３を共通回路４に接続する接続回路パターン１２をそれらの部分に最も近接した位置に配置することができ、その接続回路パターン１２を最短の状態に設定することができるものである。

この場合、前記第２の実施の形態においては、樹脂モールドされた第１の半導体チップ２及び第２の半導体チップ３における各金属ピン１３は、階段状に屈曲する際に、その端部が樹脂モールドされた第１の半導体チップ２及び第２の半導体チップ３に対して外側方向を向くように屈曲した例を挙げているが、その端部が樹脂モールドされた第１の半導体チップ２及び第２の半導体チップ３に対して内側方向を向き、樹脂モールドされた第１の半導体チップ２及び第２の半導体チップ３の下側部分にあるように屈曲する、すなわち、各金属ピン１３の屈曲部分が樹脂モールドされた第１の半導体チップ２及び第２の半導体チップ３のモールド形状に沿うように屈曲するようにしても同じ機能を達成することができる。

続いて、図４（ａ）、（ｂ）、（ｃ）は、本発明による高周波信号受信装置の第３の実施の形態を示す構成図であって、（ａ）はその横断面を示す側面図であり、（ｂ）は回路基板の一面（表面）側の部品配置状態を示す上面図であり、（ｃ）は回路基板の他面（裏面）側の部品配置状態を示す上面図である。なお、図４（ａ）、（ｂ）、（ｃ）において、図２（ａ）、（ｂ）に図示された構成要素と同じ構成要素については同じ符号を付けている。

図４（ａ）、（ｂ）、（ｃ）に示されるように、この第３の実施の形態は、第１の半導体チップ２及び第２の半導体チップ３としてベアチップタイプのものを用い、第１の半導体チップ２は、半導体チップ２の表面側を下向きにした（回路基板１の一面側を向いた）状態で、当該半導体チップ２の表面側に設けられている接続部分６を回路基板１の一面上の対応する接続部分７にフリップチップ８によって接続し、当該半導体チップ２を回路基板１の一面側に取り付けているものであり、第２の半導体チップ３は、半導体チップ３の表面側を下向きにした（回路基板１の他面側を向いた）状態で、当該半導体チップ３の表面側に設けられている接続部分６を回路基板１の他面上の対応する接続部分７にフリップチップ８によって接続し、当該半導体チップ２を回路基板１の他面側に取り付けているものである。

また、この第３の実施の形態においても、共通回路４が水晶振動子を有する基準周波数信号発生回路１０やダイバーシティ合成回路１１を含んだ構成部分を具備しており、その他に、回路基板１の一面上には第１の半導体チップ２の導出部と接続端子５とを導電接続する接続回路パターン１２及び第１の半導体チップ２の導出部と共通回路４とを導電接続する接続回路パターン１２等が設けられており、回路基板１の他面上には第２半導体チップ３の導出部と接続端子５とを導電接続する接続回路パターン１２及び第２半導体チップ３の導出部と共通回路４とを導電接続する接続回路パターン１２等が設けられている。なお、図４（ｂ）、（ｃ）に図示されている回路基板１の黒丸部分は、スルーホールであって、このスルーホールを通して回路基板１の一面側と他面側の対応する部分が導電接続されている。

本発明による高周波信号受信装置の構成の概要を示す上面図であって、回路基板上に配置された主要な構成要素の配置形態を示すものである。本発明による高周波信号受信装置の第１の実施の形態を示す構成図である。本発明による高周波信号受信装置の第２の実施の形態を示す構成図である。本発明による高周波信号受信装置の第３の実施の形態を示す構成図である。特開２００５−１３０２７９号に開示された高周波信号受信装置の回路構成であってその要部構成を示すブロック図である。

符号の説明

１回路基板
２第１の半導体チップ（集積回路）
３第２の半導体チップ（集積回路）
４共通回路
５接続端子
６半導体チップの接続部分
７回路基板の接続部分
８フリップチップ
９ワイヤボンド
１０基準周波数信号発生回路
１１ダイバーシティ合成回路
１２接続回路パターン
１３金属ピン
１４リード

Claims

一辺に複数の外部接続端子が形成配置され、回路基板上に回路パターンが形成された単一の回路基板と、前記単一の回路基板上に載置された第１のチューナ回路を構成する第１の半導体チップ及び前記第１のチューナ回路と同一構成の第２のチューナ回路を構成する第２の半導体チップと、前記第１の半導体チップと前記第２の半導体チップに接続され、前記第１の半導体チップと前記第２の半導体チップとの間の前記単一の回路基板の中央部分に配置される共通回路とを備え、前記第１の半導体チップ及び前記第２の半導体チップは、受信ＲＦ信号が入力される導出端子を備えた第１の辺がそれぞれ前記回路基板の外側方向を向き、前記共通回路に接続される導出端子を備えた前記第１の辺と対向する第２の辺が前記回路基板の中央方向を向くように載置され、前記第１の半導体チップと前記第２の半導体チップは、いずれか一方の半導体チップと他方の半導体チップとの表裏が逆になるように前記回路基板上にそれぞれ載置されていることを特徴とする高周波信号受信装置。
前記第１の半導体チップと前記第２の半導体チップは、前記回路基板の同一面に載置されるとともに、いずれか一方の半導体チップの表面が前記回路基板側を向いた状態でフリップチップ接続され、他方の半導体チップの表面が前記回路基板と反対側を向いた状態でワイヤボンディング接続されていることを特徴とする請求項１に記載の高周波信号受信装置。
前記第１の半導体チップと前記第２の半導体チップは、それぞれ側面から金属ピンが導出された状態で樹脂モールドされ、前記回路基板の同一面に載置されるとともに、いずれか一方の半導体チップの前記金属ピンがその表面方向に屈曲されてその表面が前記回路基板側を向いた状態に、他方の半導体チップの前記金属ピンがその裏面方向に屈曲されてその裏面が前記回路基板側を向いた状態に載置されていることを特徴とする請求項１に記載の高周波信号受信装置。
前記第１の半導体チップと前記第２の半導体チップは、いずれか一方の半導体チップが前記回路基板の一面側に、他方の半導体チップが前記回路基板の裏面側にそれぞれ載置されていることを特徴とする請求項１に記載の高周波信号受信装置。
前記第１の半導体チップと前記第２の半導体チップは、それぞれＰＬＬ回路を内蔵するとともに、前記共通回路は、基準周波数信号を発生する基準信号発生器を含み、前記各ＰＬＬ回路に前記共通回路から前記基準周波数信号が供給されるように回路接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の高周波信号受信装置。
前記共通回路は、ダイバーシティ合成回路を含み、前記第１の半導体チップと前記第２の半導体チップの各出力信号が前記ダイバーシティ合成回路に供給されるように回路接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の高周波信号受信装置。