JP4611902B2

JP4611902B2 - ダイバーシティ受信用チューナ

Info

Publication number: JP4611902B2
Application number: JP2006008746A
Authority: JP
Inventors: 竜太郎石黒; 智川井; 徹木下
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2006-01-17
Filing date: 2006-01-17
Publication date: 2011-01-12
Anticipated expiration: 2026-01-17
Also published as: CN101005290B; JP2007194716A; CN101005290A

Description

本発明は、ダイバーシティ受信用チューナに係り、特に、第１のチューナ回路を構成する第１の集積回路と第２のチューナ回路を構成する第２の集積回路とを用いてダイバーシティチューナを形成する際に、第１及び第２のチューナ回路で処理する高周波信号間のアイソレーションを向上させるようにしたダイバーシティ受信用チューナに関する。

一般に、ダイバーシティ受信用チューナは、少なくとも、高周波増幅段と高周波信号選択フィルタと電圧制御発振回路からなる局部発振回路とＰＬＬ回路と周波数ミキサとを備えた同一機能を有する２つのチューナ回路が並列的に接続配置された構成になっている。そして、このダイバーシティ受信用チューナは、近年になって、それぞれのチューナ回路を実装したときの占有体積を小さくするために、それらの回路部分を集積化したダイバーシティ受信用集積回路を用いることが行われている。

ところで、かかるダイバーシティ受信用集積回路を用いたダイバーシティ受信用チューナは、同一機能を備えた２つのチューナ回路を使用する必要があることから、２つのチューナ回路を得るための製造コストが増大したり、集積化することによってもその占有体積が増えたりするという不具合が生じていた。

このような不具合の発生に対して、この種のダイバーシティ受信用チューナを構成する場合、当該チューナ回路を構成するのに際して、比較的高価な回路部分となっているＰＬＬ回路と電圧制御発振回路を２つのチューナ回路に共用させ、２つのチューナ回路に対してＰＬＬ回路と電圧制御発振回路の組を一つだけ設けるようにし、前記不具合の発生を回避させるダイバーシティ受信用チューナが提案されており、その一例として、特開２００５−１３０２７９号に開示されたダイバーシティ受信用チューナがある。

ここで、図３は、特開２００５−１３０２７９号に開示されたダイバーシティ受信用チューナの回路構成であってその要部構成を示すブロック図である。

図３において、このダイバーシティ受信用チューナ３０は、第１のチューナ３１と、第２のチューナ３２とからなっている。この場合、第１のチューナ３１は、前置バンドパスフィルタ３３とＲＦアンプ３４と後置バンドパスフィルタ３５と周波数ミキサ３６と局部発振回路を構成する電圧制御発振器（ＶＣＯ）３７とＰＬＬ回路（ＰＬＬ）３８とを備え、第２のチューナ３２は、前置バンドパスフィルタ３９とＲＦアンプ４０と後置バンドパスフィルタ４１と周波数ミキサ４２とを備えている。そして、第１のチューナ３１を構成する各構成要素３３、３４、３５、３６、３７は、図３に図示されるように相互接続され、第２のチューナ３２を構成する各構成要素３９、４０、４１、４２は、同じく図３に図示されるように相互接続されている。

さらに、第１のチューナ３１は、ＲＦ信号入力端子３１（１）に受信アンテナ（メイン受信アンテナ）４３が、中間周波信号出力端子３１（２）に第１の復調回路４４が接続され、第２のチューナ３２は、ＲＦ信号入力端子３２（１）に受信アンテナ（サブ受信アンテナ）４５が、中間周波信号出力端子３２（２）に第２の復調回路４６が接続される。第１の復調回路４４及び第２の復調回路４６の各出力側には、比較器４７が接続される。この他に、第１のチューナ３１のＶＣＯ端子３１（３）は第２のチューナ３２のＶＣＯ端子３２（３）に接続され、第１のチューナ３１のＰＬＬ端子３１（４）は第２のチューナ３２のＰＬＬ端子３２（４）に接続される。

かかる構成を有するダイバーシティ受信用チューナ３０は、第１のチューナ３１で受信されたＲＦ信号が周波数ミキサ３６において電圧制御発振器３７から供給される局部発振信号と周波数混合され、第１中間周波信号が形成される。同じように、第２のチューナ３２で受信されたＲＦ信号が周波数ミキサ４２において電圧制御発振器３７から供給される局部発振信号と周波数混合され、第２中間周波信号が形成される。第１中間周波信号は第１の復調回路４４で、第２中間周波信号は第２の復調回路４６でそれぞれ復調され、それらの復調信号は比較器４７で比較されて品質の良好な復調信号が選択出力される。

かかる構成のダイバーシティ受信用チューナ３０によれば、第１のチューナ３１における局部発振信号と第２のチューナ３２における局部発振信号とが同じ電圧制御発振器３７から供給され、第１のチューナ３１における選局用ＰＬＬ電圧と第２のチューナ３２における選局用ＰＬＬ電圧とが同じＰＬＬ回路３８から供給されるので、第１のチューナ３１と第２のチューナ３２とが同一の放送を選択受信することになり、ダイバーシティ受信を行うことができる。この場合、電圧制御発振器３７とＰＬＬ回路３８とを第１のチューナ３１だけに設け、第２のチューナ３２に設けていないので、第１及び第２のチューナ３１、３２の双方に電圧制御発振器とＰＬＬ回路とを設けたものに比べて製造コストが安価になる。
特開２００５−１３０２７９号

前記特開２００５−１３０２７９号に開示のダイバーシティ受信用チューナ３０は、第１及び第２のチューナ回路３１、３２にそれぞれ使用される電圧制御発振器とＰＬＬ回路を共用させるようにし、第１のチューナ回路３１だけに電圧制御発振器とＰＬＬ回路を設けているものであるので、その分、製造コストが安価になり、占有体積を減少させることが可能になるものの、第１のチューナ回路３１及び第２のチューナ回路３２をそれぞれ個別に集積回路で構成した際に、それらの集積回路を近接配置する必要があることから、それらの集積回路間の高周波アイソレーションを高めることはかなり難しいものである。

本発明は、このような技術的背景に鑑みてなされたもので、その目的は、２つのチューナ回路をそれぞれ個別の集積回路で構成する際に、個別の集積回路を高周波アイソレーションを高めるような実装配置にしたダイバーシティ受信用チューナを提供することにある。

前記目的を達成するために、本発明によるダイバーシティ受信用チューナは、一辺に複数の外部接続端子が形成配置された単一の回路基板上に、第１のチューナ回路を構成する第１の集積回路と、第２のチューナ回路を構成する第２の集積回路とを実装配置するとともに、前記第１及び第２の集積回路の間に前記第１及び第２のチューナ回路に共用の基準信号発生回路を実装配置し、前記第１及び第２の集積回路の選択された導出端子間及び前記第１及び第２の集積回路の選択された導出端子と前記回路基板の外部接続端子とをそれぞれ導電接続する回路パターンを形成配置し、前記第１及び第２の集積回路は、受信ＲＦ信号が入力される導出端子を備えた第１の辺がそれぞれ前記回路基板の外側方向を向き、前記基準信号発生回路に接続される導出端子を備えた第２の辺が前記基準信号発生回路の実装配置方向を向くように実装配置し、前記回路基板の複数の外部接続端子は、前記回路基板の両端に配置された外部接続端子が前記回路パターンを通してそれぞれ前記第１及び第２の集積回路の受信ＲＦ信号が入力される導出端子に接続される構成手段を具備する。

この場合、前記構成手段における回路基板は、側面領域から表面領域に至る範囲を囲繞する枠体が設けられているものである。

また、前記構成手段における枠体は、前記回路基板の表面領域の内部に、前記第１の集積回路の実装配置領域と、前記第２の集積回路の実装配置領域と、前記基準信号発生回路の実装配置とを区画するシールド板が設けられているものである。

さらに、前記構成手段における枠体は、前記回路基板の裏面領域を覆うシールドカバーを保持し、このシールドカバーが前記シールド板の接地点に導電接続されているものである。

また、前記構成手段におけるシールド板の接地点は、前記基準信号発生回路の実装配置位置の近傍に設けたものである。

さらに、前記構成手段において、前記回路基板における複数の外部接続端子を前記第１のチューナ回路と前記第２のチューナ回路に割り振った際に、同一機能を有する外部接続端子が対称的な位置にくるように割り振り配置しているものである。

以上のように、請求項１に記載のダイバーシティ受信用チューナによれば、単一の回路基板上に、第１のチューナ回路を構成する第１の集積回路と第２のチューナ回路を構成する第２の集積回路とを実装配置し、第１及び第２の集積回路間に共用の基準信号発生回路を実装配置するとともに、第１及び第２の集積回路は、受信ＲＦ信号が入力される導出端子を備えた第１の辺がそれぞれ回路基板の外側方向を向き、基準信号発生回路に接続される導出端子を備えた第２の辺が基準信号発生回路の実装配置方向を向くように実装配置し、回路基板の複数の外部接続端子は、回路基板の両端に配置された外部接続端子が回路パターンを通してそれぞれ第１及び第２の集積回路の受信ＲＦ信号が入力される導出端子に接続されるように構成しているので、第１及び第２の集積回路においては、受信信号処理回路部が回路基板上の最も離れた位置になるために、第１及び第２の集積回路間の高周波アイソレーションが高くなるという効果があり、その上、基準信号発生回路への接続回路部が基準信号発生回路が間にある回路基板上の最も近接した位置になるために、それらの接続ラインを最短状態に設定できるという効果がある。

また、請求項２及び３に記載のダイバーシティ受信用チューナによれば、回路基板の側面領域から表面領域に至る範囲を囲繞する枠体の内部に、第１の集積回路の実装配置領域と、第２の集積回路の実装配置領域と、基準信号発生回路の実装配置とを区画するシールド板を設けているので、前記効果に加えて、それぞれの実装配置領域間の高周波アイソレーションを高めることができるという効果がある。

さらに、請求項４に記載のダイバーシティ受信用チューナによれば、枠体に回路基板の裏面領域を覆うシールドカバーを保持させ、このシールドカバーをシールド板の接地点に導電接続するようにしているので、前記各効果に加えて、それぞれの実装配置領域間の高周波アイソレーションをより高めることができるという効果がある。

以下、本発明の実施の形態を図面を参照して説明する。

図１及び図２は、本発明によるダイバーシティ受信用チューナの構成を示すもので、図１は、回路基板上に配置された主要な構成要素の配置形態を示す上面図であり、図２は、回路基板や枠体等を含んだむ主要な構成要素の配置形態を示す側面図である。

図１及び図２に示されるように、このダイバーシティ受信用チューナは、誘電材料からなり略長方形状の回路基板１と、回路基板１上に実装配置された第１のチューナ回路を構成する第１の集積回路２と、回路基板１上に実装配置された第２のチューナ回路を構成する第２の集積回路３と、同じく回路基板１上に実装配置された水晶振動子を含み基準周波数信号を発生する基準信号発生回路４と、回路基板１の長手方向の側面から外方に突出される複数の接続端子５と、回路基板１上の第１の集積回路２の配置領域と基準信号発生回路４の配置領域間及び基準信号発生回路４の配置領域と第２の集積回路３の配置領域間に立設されたシールド板６と、回路基板１の全側面領域から表面領域に至る範囲を囲繞する枠体７と、回路基板１の裏面を覆うシールドカバー８と、図１及び図２に図示されていないが回路基板１上に形成配置され第１及び第２の集積回路２、３の選択された導出端子間及び第１及び第２の集積回路２、３の選択された導出端子と回路基板１の接続端子とをそれぞれ導電接続する回路パターンとからなっている。

この場合、第１の集積回路２及び第２の集積回路３は、四辺形の板状のものであってそれぞれの辺から導出される複数本の導出端子（図番なし）を備える。そして、第１の集積回路２及び第２の集積回路３は、回路基板１上に実装配置する際に、受信ＲＦ信号が入力される導出端子を有する辺が、回路基板１の長手方向の最外周方向を向き、基準信号発生回路４に接続される導出端子を有する辺が基準信号発生回路４の実装配置方向を向くように実装配置される。

回路基板１の側面に設けられた複数の接続端子５において、一方の再外側の接続端子５が第１の集積回路２の受信ＲＦ信号が入力される導出端子にパターン接続されるともに、第１の集積回路２に供給されるＲＦ信号の受信アンテナ（図１及び図２に図示なし）に接続され、他方の再外側の接続端子５が第２の集積回路３の受信ＲＦ信号が入力される導出端子にパターン接続されるともに、第２の集積回路３に供給されるＲＦ信号の受信アンテナ（同じく図１及び図２に図示なし）に接続される。また、第１の集積回路２及び第１の集積回路３の基準信号発生回路に接続される導出端子は、近くに形成されている基準信号発生回路４の対応する回路部分にパターン接続される。このときのパターン接続の長さは、前記導出端子と対応する回路部分との距離が近いために最短の長さになる。

回路基板１は、図２に図示されるようにその側面領域から表面領域に至る範囲を囲繞する枠体７が設けられており、回路基板１上の枠体７の内部には、第１の集積回路２の配置領域と基準信号発生回路４の配置領域間、基準信号発生回路４の配置領域と第２の集積回路３の配置領域間にそれぞれシールド板６が立設されている。また、枠体７の最下部分には、回路基板１上の裏面を覆うシールドカバー８が配置形成されている。この場合、シールドカバー８は、シールド板６の接地点に導電接続され、それによりシールドカバー８自体が接地される。このシールド板６の接地点は、基準信号発生回路４の実装配置箇所に近いところに設けられる。

前記構成によるダイバーシティ受信用チューナは、既知のこの種のダイバーシティ受信用チューナと同様の動作が行われるもので、その詳細な動作経緯についての説明は省略するが、このダイバーシティ受信用チューナから出力された２つの信号の中の良好な状態で受信された信号が選択され、その信号が出力信号となる。

この実施の形態によるダイバーシティ受信用チューナによれば、第１及び第２の集積回路２、３を実装配置した際に、第１及び第２の集積回路２、３の受信信号処理回路部が回路基板１上の最も離れた位置になっているため、第１及び第２の集積回路２、３間の高周波アイソレーションが高くなり、その上、第１及び第２の集積回路２、３における基準信号発生回路への接続回路部が基準信号発生回路４に対して最も近接した位置になっているため、それらの接続ラインを最短状態に設定できるものである。

また、実施の形態によるダイバーシティ受信用チューナによれば、回路基板１の側面領域から表面領域に至る範囲を囲繞する枠体７内にそれぞれの実装配置領域を区画するシールド板６を設けているため、各実装配置領域間の高周波アイソレーションが高くなり、さらに、枠体７に回路基板１の裏面領域を覆う接地用シールドカバー８を保持させているため、それぞれの実装配置領域間の高周波アイソレーションがより高くなる。

本発明によるダイバーシティ受信用チューナの構成を示すもので、回路基板上に配置された主要な構成要素の配置形態を示す上面図である。本発明によるダイバーシティ受信用チューナの構成を示すもので、回路基板や枠体等を含んだむ主要な構成要素の配置形態を示す側面図である。特開２００５−１３０２７９号に開示されたダイバーシティ受信用チューナの回路構成であってその要部構成を示すブロック図である。

符号の説明

１回路基板
２第１の集積回路
３第２の集積回路
４基準信号発生回路
５接続端子
６シールド板
７枠体
８シールドカバー

Claims

一辺に複数の外部接続端子が形成配置された単一の回路基板上に、第１のチューナ回路を構成する第１の集積回路と、第２のチューナ回路を構成する第２の集積回路とを実装配置するとともに、前記第１及び第２の集積回路の間に前記第１及び第２のチューナ回路に共用の基準信号発生回路を実装配置し、前記第１及び第２の集積回路の選択された導出端子間及び前記第１及び第２の集積回路の選択された導出端子と前記回路基板の外部接続端子とをそれぞれ導電接続する回路パターンを形成配置し、前記第１及び第２の集積回路は、受信ＲＦ信号が入力される導出端子を備えた第１の辺がそれぞれ前記回路基板の外側方向を向き、前記基準信号発生回路に接続される導出端子を備えた第２の辺が前記基準信号発生回路の実装配置方向を向くように実装配置し、前記回路基板の複数の外部接続端子は、前記回路基板の両端に配置された外部接続端子が前記回路パターンを通してそれぞれ前記第１及び第２の集積回路の受信ＲＦ信号が入力される導出端子に接続されることを特徴とするダイバーシティ受信用チューナ。
前記回路基板は、側面領域から表面領域に至る範囲を囲繞する枠体が設けられていることを特徴とする請求項１に記載のダイバーシティ受信用チューナ。
前記枠体は、前記回路基板の表面領域の内部に、前記第１の集積回路の実装配置領域と、前記第２の集積回路の実装配置領域と、前記基準信号発生回路の実装配置とを区画するシールド板が設けられていることを特徴とする請求項２に記載のダイバーシティ受信用チューナ。
前記枠体は、前記回路基板の裏面領域を覆うシールドカバーを保持し、このシールドカバーが前記シールド板の接地点に導電接続されされていることを特徴とする請求項３に記載のダイバーシティ受信用チューナ。
前記シールド板の接地点は、前記基準信号発生回路の実装配置位置の近傍であることを特徴とする請求項４に記載のダイバーシティ受信用チューナ。
前記回路基板における複数の外部接続端子を前記第１のチューナ回路と前記第２のチューナ回路に割り振った際に、同一機能を有する外部接続端子が対称的な位置にくるように割り振り配置していることを特徴とする請求項１に記載のダイバーシティ受信用チューナ。