JP2010040682A - チューナユニット - Google Patents

チューナユニット Download PDF

Info

Publication number
JP2010040682A
JP2010040682A JP2008200336A JP2008200336A JP2010040682A JP 2010040682 A JP2010040682 A JP 2010040682A JP 2008200336 A JP2008200336 A JP 2008200336A JP 2008200336 A JP2008200336 A JP 2008200336A JP 2010040682 A JP2010040682 A JP 2010040682A
Authority
JP
Japan
Prior art keywords
circuit
circuit board
tuner
tuner unit
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008200336A
Other languages
English (en)
Inventor
Mitsuru Endo
充 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2008200336A priority Critical patent/JP2010040682A/ja
Publication of JP2010040682A publication Critical patent/JP2010040682A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Receivers (AREA)

Abstract

【課題】筐体等にあまり複雑な加工を必要とすることなく、確実に複数の回路間でのアイソレーションを実現できるチューナユニットを提供する。
【解決手段】チューナユニット10は、複数のチューナ回路が形成された回路基板12を備えており、この回路基板12は矩形枠状の筐体14の内側に収容されている。また回路基板12上には、筐体14から分離された枠体16が設けられており、2つのチューナ回路は回路基板12上でそれぞれ枠体16によって区画されている。枠体16を筐体14とは別体構造としているので、それぞれ単独の構造を簡素化できるとともに、筐体14内でチューナ回路同士の相互干渉をより確実に防止することができる。
【選択図】図1

Description

本発明は、例えば地上デジタル放送信号や衛星放送信号等を受信するためのチューナユニットに関する。
この種のチューナユニットに関して従来、1つのチューナユニット内に2つのチューナ回路部を互いに離隔して配置し、各回路部をシャーシアングルによって囲むことにより、各回路部をプリント基板上で互いに分離した先行技術が知られている(例えば、特許文献1参照。)。さらにこの先行技術では、2つの回路部それぞれが別々のシールド蓋によってカバーされており、2つの回路部の間には離隔のための空間(離間部)が形成されている。
上記の先行技術によれば、例えばVHF/UHFチューナ回路部とDBSチューナ回路部のような2つのチューナ回路部を1枚もののプリント基板に形成した上で、基板上で2つの回路部のアイソレーションを確保することができるので、2つのチューナ回路部で同時に受信動作を行ったとしても、相互干渉を小さく抑えることができると考えられる。
特許第2908967号公報(段落0015〜0020)
上記の先行技術(特許文献1)は、回路部ごとに別体のシールド蓋を設けているものの、チューナユニット全体としてシャーシアングルは全て一体化された構造である。すなわち先行技術では、1枚もののプリント基板をメインのシャーシアングルで囲み、その内側に各回路部に合わせた仕切用のシャーシアングルを一体で形成しているため、その加工元となる板金材料の構造が極めて複雑になるという問題がある。また、1つの板金材料から多数のシャーシアングルを加工する場合、それだけ加工用の金型が複雑化する上、加工工程も長くなるため、結果的に製造コストの上昇を招いてしまうという問題がある。
そこで本発明は、あまり複雑な加工を必要とすることなく、確実に複数の回路間でのアイソレーションを実現できる技術の提供を課題としたものである。
本発明は、上記の課題を解決するため以下の解決手段を採用する。
すなわち本発明のチューナユニットは、複数のチューナ回路が形成された回路基板と、少なくとも回路基板の周囲を取り囲む筐体と、この筐体の外面に取り付けられ、複数のチューナ回路に対してRF信号を入力するための入力コネクタと、回路基板上に筐体とは分離した状態で設けられ、回路基板上にて複数のチューナ回路を個別に区画する複数の枠体とを備えている。
本発明のチューナユニットによれば、回路基板上で複数のチューナ回路が枠体によって区画されているため、同時に複数のチューナ回路を作動させたとしても、その相互干渉が確実に防止される。また、個々の枠体は筐体から分離された構造であるため、筐体や枠体それぞれ単品の構造を簡素化することができる。特に枠体は、回路基板上でチューナ回路を区画できる大きさがあればよいため、枠体の加工元となる板金部材を小型化することができる。また、筐体や枠体の構造がいずれも簡素であるため、それぞれの加工に用いられる金型の構造を簡素化することができ、さらに加工工程も短縮することができる。
より好ましくは、複数の枠体が互いに同一の構造を有している。この場合、複数のチューナ回路に対して共通の枠体を用いることができるので、チューナ回路ごとに別々の枠体を用意する必要がなく、さらにコストの低減を図ることができる。
各チューナ回路は、入力コネクタからRF信号の入力を受ける入力回路と、入力回路を通じて入力されたRF信号を所定の周波数帯に同調する同調回路と、同調回路で所定の周波数帯に同調された信号に局部発振信号をミキシングして中間周波信号に変換するミキサ回路とを含むものである。そして各枠体は、回路基板に対して厚み方向に立てて設置され、少なくとも入力回路、同調回路及びミキサ回路の周囲を区画する外周壁と、外周壁の内側で回路基板に対して厚み方向に立てて設置され、入力回路、同調回路及びミキサ回路をそれぞれ個別に区画する区画壁とを有する構成である。
このような構成であれば、1つ1つの枠体内でさらに個別の回路が細かく区画されるため、複数のチューナ回路間での相互干渉をより確実に防止できる。特に局部発振信号を発生する回路部分を個別に区画しておけば、他のチューナ回路に対するノイズの介入や干渉によるスプリアスの発生をより確実に抑えることができる。
また本発明のチューナユニットは、チューナ回路を構成する電子部品が実装された回路基板の上面に対向した位置で複数の枠体の上面をそれぞれ覆う上部インナカバーと、回路基板の上面に対向し、かつ、各枠体の上部インナカバーよりも上方の位置で筐体の上面を覆う上部アウタカバーとをさらに有するものであってもよい。
このように、枠体ごとに上部インナカバーを設けた構造であれば、チューナユニット内で個々のチューナ回路同士がより確実に分離されるため、互いのアイソレーションをさらに向上することができる。また、上部アウタカバーが一括してチューナユニットの上面側からの外部ノイズの進入を防止するので、チューナユニット全体の耐ノイズ性を向上することができる。なお、上記のように枠体が共通の構造であれば、上部アウタカバーの構造もまた共通化することができるので、さらにコスト低減に有効である。
本発明のチューナユニットにおいて、複数の枠体は、回路基板を厚み方向に貫通することで、チューナ回路を構成する電子部品が実装された回路基板の上面と反対側の下面に突出していることが好ましい。そしてチューナユニットは、回路基板の下面に対向した位置で複数の枠体の下面をそれぞれ覆う下部インナカバーと、回路基板の下面に対向し、かつ、各枠体の下部インナカバーよりも下方の位置で筐体の下面を覆う下部アウタカバーとをさらに有することが好ましい。
この場合、回路基板の下面側では、例えばチューナ回路を構成する配線パターン(巻線部品等があってもよい)等を枠体と下部インナカバーによって区画することができるので、下面側からの相互干渉をも確実に防止することができる。また同様に、下部アウタカバーは一括してチューナユニットの下面側からの外部ノイズの進入を防止し、それによってチューナユニット全体の耐ノイズ性を向上する。なお、上記のように枠体が共通の構造であれば、下部アウタカバーの構造もまた共通化することができるので、さらにコスト低減に有効である。
また本発明のチューナユニットは、回路基板上で複数の枠体の外側に形成され、入力コネクタを通じて入力されたRF信号を複数のチューナ回路に分配する分配器をさらに備えてもよい。
この場合、例えば複数のチューナ回路でそれぞれ別々のチャンネルを受信したり、複数のチューナ回路が同時並行して同じチャンネルを受信したりする動作を実現することができるので、それだけチューナユニットとしての利用価値を高めることができる。その上で、上記のように複数のチューナ回路間での相互干渉を確実に防止することができれば、本発明のチューナユニットが搭載されるセット製品の性能向上にも寄与することができる。
本発明のチューナユニットは、簡素な構造で複数のチューナ回路間での相互干渉を確実に防止するとともに、その製造コストを低減することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
図1は、一実施形態のチューナユニット10の内部構造を示す斜視図である。このチューナユニット10は、例えばUHF放送帯及びVHF放送帯の地上デジタル放送信号を受信したり、衛星放送信号を受信したりすることができる電子装置である。
〔回路基板〕
チューナユニット10は回路基板12を内蔵しており、この回路基板12には、複数のチューナ回路(図示していない)が形成されている。図1に示される上面には、チューナ回路を構成する各種の電子部品(図示されていない)が実装されており、これら電子部品が図示しない配線パターンやスルーホール等を通じて回路基板12の上面や下面、内層等で相互に接続されている。また回路基板12の下面にも図示しない配線パターンや巻線部品等が設けられている。その他にも、回路基板12には図示しない複数の端子(RF信号端子、電源用端子、グランド用端子等)が設けられており、これら端子は、例えば回路基板12の上面から上方に向けて突出している。チューナユニット10は、これら端子を用いて例えばマザー基板(図示されていない)に実装される。なお、端子はチューナユニット10の側面に突出している態様であってもよい。
〔筐体(全体枠)〕
回路基板12の周囲は、例えば矩形枠状の筐体14で取り囲まれている。筐体14は主に、回路基板12の四辺にそれぞれ相対する4つの側壁部14a,14b,14c,14dから構成されている。側壁部14a,14b,14c,14dは、筐体14の四隅の位置で隣接するもの同士が連結されている。
また筐体14は、回路基板12の上方を幅方向に延びるクロスメンバ14eを有しており、このクロスメンバ14eは対向する一対の側壁部14a,14b同士を互いに連結している。クロスメンバ14eには、その長手方向の途中から直角に分岐するようにして2本のサブクロスメンバ14fが一体に成形されており、これらサブクロスメンバ14fは1つの側壁部14cとクロスメンバ14eとを連結している。
上記のクロスメンバ14e及びサブクロスメンバ14fは、いずれも断面L字(アングル)形状に曲げ加工されており、特に回路基板12の上面(実装面)に向けて略垂直に折り曲げられた部分がそれぞれ仕切壁14g,14hとして構成されている。これら仕切壁14g,14hは回路基板12上に形成されたチューナ回路を部分的に区画し、互いのアイソレーションを向上する。
〔入力コネクタ〕
筐体14の外面には、入力コネクタ18が設置されている。入力コネクタ18は、例えば1つの側壁部14cから側方に突出している。チューナユニット10の使用時には、この入力コネクタ18に例えば、図示しないアンテナケーブル(同軸ケーブル)が接続される。なお入力コネクタ18は、筐体14の内側で回路基板12上の図示しないチューナ回路に接続されている。
〔枠体〕
また回路基板12上には、2つの枠体16が設けられており、これら枠体16は筐体14の内側に収容された状態にある。さらに、これら枠体16は筐体14とは別体の部品であり、構造的に筐体14とは分離されている。2つの枠体16は共通部品として成形されており、その構造は両者とも同じである。以下、枠体16の構造について説明する。
枠体16は矩形枠状の外形をなしており、その四辺はそれぞれ板状の周壁16a,16b,16c,16dで構成されている。これら周壁16a,16b,16c,16dもまた、枠体16の四隅の位置で隣接するもの同士が連結されている。
また枠体16には、長手方向に対向する周壁16c,16d間に2本のクロスメンバ16fが設けられており、これらクロスメンバ16fは枠体16の長手方向に間隔をおいて平行に配置されている。これらクロスメンバ16fもまた、枠体16において両側の周壁16a,16b同士を連結するものである。
そして、これら2本のクロスメンバ16fもまた断面L字(アングル)形状に成形されており、クロスメンバ16fから回路基板12の上面(実装面)に向けて略垂直に折り曲げられた部分がそれぞれ区画壁16eとして構成されている。
枠体16については、その周壁16a及び区画壁16eがいずれも回路基板12上に立てて設けられていることから、これら周壁16a及び区画壁16eが回路基板12上でチューナ回路を区画する仕切板として機能する。
具体的には先ず、枠体16は、回路基板12上で周壁16aに囲まれた範囲の内側をその外側と区画している。回路基板12上で図示しないチューナ回路は、その主要な部分が枠体16の内側、つまり周壁16aより内側の範囲内に形成されている。さらに枠体16は、周壁16aの内側の範囲をさらに区画壁16eによって複数(ここでは3つ)の領域A1,A2,A3に分割して区画している。そしてチューナ回路を構成する主要な回路部分は、各領域A1,A2,A3内に形成されている。
〔回路配置〕
図2は、回路基板12上に形成されているチューナ回路の構成を簡略化して示したブロック図である。以下図2に基づき、枠体16によって区画された領域A1,A2,A3と回路基板12上での回路配置の関係について説明する。
本実施形態のチューナユニット10は、いわゆる2チューナタイプのチューナ回路を内蔵する。このためチューナ回路は、フィルタ回路20の後段に分配器22を有しており、チューナ回路は分配器22の後段で2系統に分岐している。入力コネクタ18を通じて入力されたRF信号がフィルタ回路20にてフィルタリングされると、その後段の分配器22でRF信号は系統ごとに分配される。
2系統に分岐したチューナ回路は、分配器22の後段にそれぞれRF入力回路24、同調回路26、ミキサ回路28、発信回路30及びIF回路32を有している。分配器22にて分配されたRF信号は、次のRF入力回路24で入力処理(検波処理)され、その後段の同調回路26で所定の周波数帯(例えばUHFバンド又はVHFバンド)に同調される。後段のミキサ回路28には発信回路30から局部発信信号が供給されており、同調後のRF信号はミキサ回路28で中間周波(IF)信号に変換される。そして中間周波信号は、その後段のIF回路32で増幅され、出力端子34から出力される。
以上の回路構成において、RF入力回路24、同調回路26、ミキサ回路28及び発信回路30は、回路基板12上で枠体16の内側(周壁16a,16b,16c,16d)の範囲内に配置されている。さらに細かくは、同じ枠体16の内側でも、RF入力回路24は上記の領域A1内に配置されており、後段の同調回路26は領域A2内、またミキサ回路28及び発信回路30は領域A3内にそれぞれ配置されている。
なお、その他のフィルタ回路20、分配器22及びIF回路32は枠体16の外側に配置されているが、このうちフィルタ回路20及び分配器22は、側壁部14a,14cと仕切壁14g,14hによって区画された領域A4内(図1参照)に配置されている。また2系統に分岐後のIF回路32は、枠体16と筐体14の側壁部14dとの間の領域A5内(図1参照)に配置されている。
このように本実施形態のチューナユニット10は、回路基板12上で2つのチューナ回路がそれぞれ枠体16によって個別に区画された構造である。このため、同一の回路基板12上で2つのチューナ回路同士のアイソレーションを高度に実現することができ、2つのチューナ回路が同時に受信動作を行ったとしても、相互の干渉(ノイズやスプリアスの発生)を確実に防止することができる。
また枠体16は、筐体14とは別体の部品であるため、筐体14の一部に枠体16となる部分を一体に形成する必要がない。したがって、筐体14や枠体16それぞれ単独の構造を簡素化することができるし、その加工元となる板金部材や加工用の金型の構造もより簡素化することができる。また、筐体14及び枠体16がいずれも簡素な構造であるため、それだけ加工工程を短縮することができ、トータルでの製造コストを大幅に低減することに寄与できる。
以上が筐体14及び枠体16についての基本的な説明であるが、加えて本実施形態では、チューナ回路同士の干渉防止や外部ノイズ対策として以下の好ましい構成を備えている。
〔上部インナカバー〕
図3は、枠体16の上面に上部インナカバー40を取り付けた状態を示す斜視図である。上部インナカバー40は、枠体16の上面を覆うようにして周壁16a,16b,16c,16dの上縁に固定されている。これにより、2つのチューナ回路同士のアイソレーションをより強固なものにすることができ、相互干渉の確実な防止に寄与することができる。
〔下部インナカバー〕
さらに図4は、枠体16の下面に下部インナカバー42を取り付けた状態を示す斜視図である。図1に示される上面を回路基板12の実装面とすると、枠体16の周壁16a,16b,16c,16dは、それぞれ一部が回路基板12を厚み方向に貫通している。このため図4に示されているように、回路基板12の下面側においても、枠体16の下面を覆うようにして下部インナカバー42を取り付けることができる。な下部インナカバー42は、回路基板12の下面から突出した周壁16a,16b,16c,16dの下縁に固定されている。
このよう下部インナカバー42は、回路基板12の下面においてチューナ回路同士の干渉防止を防止する機能を有している。すなわち、回路基板12の実装面にはチューナ回路を構成する各種の電子部品が実装されている(図示はされていない)が、反対側の下面には、配線パターンや巻線部品等の一部の部品が設けられている(同じく図示されていない)。このため回路基板12の下面側でも枠体16の下面を下部インナカバー42で覆うことにより、チューナ回路同士の干渉防止効果を向上することができる。
なお、上部インナカバー40及び下部インナカバー42もまた、枠体16と同様に共通部品(同一構造)とすることができる。これにより、インナカバー40,42の加工コストを低減することができる。
〔上部及び下部アウタカバー〕
図5は、チューナユニット10の完成状態を簡素化して示す縦断面図(図3中のV−V線に沿う断面)である。図5中(A)にはチューナユニット10全体の断面を示し、図5中(B)にその一部(一点鎖線の円で囲まれた部分)を拡大して示している。
先ず図5中(A)に示されているように、チューナユニット10の完成状態では、筐体14の上面及び下面をそれぞれ覆うようにして上部アウタカバー50、下部アウタカバー52が取り付けられている。これら上部及び下部アウタカバー50,52は、筐体14の上面及び下面において側壁部14a,14b,14c,14dの上縁及び下縁にそれぞれ固定されている。
これら上部及び下部アウタカバー50,52は、チューナユニット10に対する外部ノイズの進入を防止する。そしてチューナユニット10の内部では、上記のように各枠体16とそれぞれの上部インナカバー40及び下部インナカバー42によってチューナ回路同士の干渉が防止されている。このためチューナユニット10の完成状態では、チューナ回路は回路基板12の上面側及び下面側の両方において2重にカバーされた状態になることから、チューナユニット10内でのアイソレーションの向上はもちろんのこと、外部ノイズへの耐性もさらに向上することができる。
なお、上部インナカバー40及び下部インナカバー42には、それぞれ凹み部40a,42aが形成されている。これら凹み部40a,42bは、上部インナカバー40及び下部インナカバー42の取付状態において枠体16(クロスメンバ16f)の上面又は下面に接触することで、上部インナカバー40及び下部インナカバー42と枠体16との位置関係を安定化させることができる。例えば図5中(B)に上部インナカバー40を例に挙げて示すように、上部インナカバー40を枠体16の上面に固定した状態で、凹み部40aをクロスメンバ16fの上面に接触させることにより、上部インナカバー40を枠体16に対して正確に位置決めし、その隙間Gを安定化させることができる。
本発明は上述した一実施形態に制約されることなく、種々に変形して実施することができる。一実施形態では、1つの回路基板12上に2つ(2系統)のチューナ回路が形成されている例を挙げているが、3つ以上のチューナ回路が形成されていてもよい。この場合、それぞれのチューナ回路に対応して枠体16を設けることができる。
また一実施形態では、枠体16を共通部品としてコストの低減を図っているが、回路基板12上でのレイアウトの制約に応じて、枠体16を別部品としてもよい。この場合でも、各チューナ回路を枠体で区画することにより、相互干渉を確実に防止することができる。
一実施形態では、枠体16を回路基板12に貫通させた構造を例に挙げているが、枠体16は回路基板12の上面又は下面だけに設置されているものであってもよい。
一実施形態のチューナユニットの内部構造を示す斜視図である。 チューナ回路の構成を簡略化して示したブロック図である。 枠体の上面に上部インナカバーを取り付けた状態を示す斜視図である。 枠体の下面に下部インナカバーを取り付けた状態を示す斜視図である。 チューナユニットの完成状態を簡素化して示す縦断面図(図3中のV−V線に沿う断面)である。
符号の説明
10 チューナユニット
12 回路基板
14 筐体
16 枠体
16a,16b,16c,16d 周壁
16e 区画壁
18 入力コネクタ
24 RF入力回路
26 同調回路
28 ミキサ回路
30 発信回路
40 上部インナカバー
42 下部インナカバー
50 上部アウタカバー
52 下部アウタカバー

Claims (6)

  1. 複数のチューナ回路が形成された回路基板と、
    少なくとも前記回路基板の周囲を取り囲む筐体と、
    前記筐体の外面に取り付けられ、複数の前記チューナ回路に対してRF信号を入力するための入力コネクタと、
    前記回路基板上に前記筐体とは分離した状態で設けられ、前記回路基板上にて複数の前記チューナ回路を個別に区画する複数の枠体と
    を備えたことを特徴とするチューナユニット。
  2. 請求項1に記載のチューナユニットにおいて、
    複数の前記枠体が互いに同一の構造を有することを特徴とするチューナユニット。
  3. 請求項1又は2に記載のチューナユニットにおいて、
    前記各チューナ回路は、
    前記入力コネクタからRF信号の入力を受ける入力回路と、
    前記入力回路を通じて入力されたRF信号を所定の周波数帯に同調する同調回路と、
    前記同調回路で所定の周波数帯に同調された信号に局部発振信号をミキシングして中間周波信号に変換するミキサ回路とを含み、
    前記各枠体は、
    前記回路基板に対して厚み方向に立てて設置され、少なくとも前記入力回路、前記同調回路及び前記ミキサ回路の周囲を区画する外周壁と、
    前記外周壁の内側で前記回路基板に対して厚み方向に立てて設置され、前記入力回路、前記同調回路及び前記ミキサ回路をそれぞれ個別に区画する区画壁とを有することを特徴とするチューナユニット。
  4. 請求項1から3のいずれかに記載のチューナユニットにおいて、
    前記チューナ回路を構成する電子部品が実装された前記回路基板の上面に対向した位置で複数の前記枠体の上面をそれぞれ覆う上部インナカバーと、
    前記回路基板の上面に対向し、かつ、前記各枠体の前記上部インナカバーよりも上方の位置で前記筐体の上面を覆う上部アウタカバーとをさらに有することを特徴とするチューナユニット。
  5. 請求項1から4のいずれかに記載のチューナユニットにおいて、
    複数の前記枠体は、
    前記回路基板を厚み方向に貫通することで、前記チューナ回路を構成する電子部品が実装された前記回路基板の上面と反対側の下面に突出しており、
    前記回路基板の下面に対向した位置で複数の前記枠体の下面をそれぞれ覆う下部インナカバーと、
    前記回路基板の下面に対向し、かつ、前記各枠体の前記下部インナカバーよりも下方の位置で前記筐体の下面を覆う下部アウタカバーとをさらに有することを特徴とするチューナユニット。
  6. 請求項1から5のいずれかに記載のチューナユニットにおいて、
    前記回路基板上で複数の前記枠体の外側に形成され、前記入力コネクタを通じて入力されたRF信号を複数の前記チューナ回路に分配する分配器をさらに備えたことを特徴とするチューナユニット。
JP2008200336A 2008-08-04 2008-08-04 チューナユニット Withdrawn JP2010040682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008200336A JP2010040682A (ja) 2008-08-04 2008-08-04 チューナユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008200336A JP2010040682A (ja) 2008-08-04 2008-08-04 チューナユニット

Publications (1)

Publication Number Publication Date
JP2010040682A true JP2010040682A (ja) 2010-02-18

Family

ID=42012933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008200336A Withdrawn JP2010040682A (ja) 2008-08-04 2008-08-04 チューナユニット

Country Status (1)

Country Link
JP (1) JP2010040682A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011217187A (ja) * 2010-03-31 2011-10-27 Toshiba Corp チューナモジュール及び受信装置
CN102858145A (zh) * 2011-06-30 2013-01-02 株式会社东芝 电子设备及印刷电路板
KR20130048064A (ko) * 2011-11-01 2013-05-09 삼성전자주식회사 텔레비전 튜너 모듈 및 이를 구비한 방송수신장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011217187A (ja) * 2010-03-31 2011-10-27 Toshiba Corp チューナモジュール及び受信装置
CN102858145A (zh) * 2011-06-30 2013-01-02 株式会社东芝 电子设备及印刷电路板
JP2013016556A (ja) * 2011-06-30 2013-01-24 Toshiba Corp 電子機器、プリント回路板
US8711574B2 (en) 2011-06-30 2014-04-29 Kabushiki Kaisha Toshiba Electronic device and printed circuit board
CN102858145B (zh) * 2011-06-30 2015-03-25 株式会社东芝 电子设备及印刷电路板
KR20130048064A (ko) * 2011-11-01 2013-05-09 삼성전자주식회사 텔레비전 튜너 모듈 및 이를 구비한 방송수신장치
KR101867846B1 (ko) * 2011-11-01 2018-06-19 삼성전자주식회사 텔레비전 튜너 모듈 및 이를 구비한 방송수신장치

Similar Documents

Publication Publication Date Title
US7154353B2 (en) Microstrip lines in a multi-layered shielded configuration
JP2007243559A (ja) アンテナモジュール及びアンテナ装置
JP2010040682A (ja) チューナユニット
US7030939B2 (en) Television tuner unit with reduced area for mounting on mother board
JP2002152063A (ja) デジタル放送受信部
US20120174179A1 (en) Complex tuner module
JP2009212263A (ja) 電子回路モジュール
US20050251839A1 (en) Dual tuner
JP2008278099A (ja) テレビジョンチューナ装置
US7184102B2 (en) Television tuner having input and output signals sufficiently isolated from each other
US20040169776A1 (en) Television tuner unit having a small motherboard-mounted surface area
JP2007158158A (ja) 電子回路モジュール
JP5085771B1 (ja) 電子機器、プリント回路板
JP2008219456A (ja) 受信システム
JP2908967B2 (ja) チューナユニット
KR100992230B1 (ko) 튜너
JP4611902B2 (ja) ダイバーシティ受信用チューナ
CN107636992A (zh) 卫星发射数据接收装置的改进
JP2007048843A (ja) 電子回路
US20110273825A1 (en) Receiving device and manufacturing method thereof
US20090322960A1 (en) Television Broadcasting Receiver
JP2007318718A (ja) 低雑音ダウンコンバータ
US20150171500A1 (en) Pcb with rf signal paths
JP3083281U (ja) 電子チューナ
JPH09163270A (ja) 複数チューナテレビジョン受像機

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111004