JP2007048843A - 電子回路 - Google Patents

Abstract

【課題】 電子回路の小型化又は薄型化を妨げずに電子回路内部の複数の回路ブロック間をシールドする。
【解決手段】 電子回路５は基板７０を備え、その一部を図示しないシールドカバーで覆うために、当該シールドカバーを係止させるシールドフレームの枠部７１が基板７０に取り付けられる。当該シールドフレームを基板７０に取り付ける際に治具で吸着するための吸着部７２が枠部７１で囲まれる範囲の中央付近に位置し、枝部７３ａ、７３ｂ及び７３ｃによって枠部７１と結ばれている。枝部７３ａに沿って回路素子のグループ７５に属する複数の回路素子を所定値以下の間隔をおいて配列し、基板７０の図示しない接地パターンに接続された各回路素子の接地端子を枝部７３ａに接触させる。同様に、回路素子のグループ７６に属する回路素子を枝部７３ｂに沿って接触させて配列し、回路素子のグループ７７に属する回路素子を枝部７３ｃに沿って接触させて配列する。
【選択図】 図６

Description

本発明は電子回路に係り、特にシールド付き電子回路に関する。

電子機器の多くは、筐体の内部に実装した基板上に半導体や受動部品等の回路素子からなる電子回路を構成して動作させる。基板上に構成された電子回路の全部又は一部が、外部から到来するノイズの影響を軽減したり自身が発生するノイズを抑制したりする目的で電磁的にシールドされる場合がある。

また、１つの基板上に構成された電子回路をさらに複数のブロックに分けて相互にシールドする場合があり、そのような電子回路のシールド構造に関する技術が知られている（例えば、特許文献１参照。）。この特許文献１に開示された技術は、チューナの全体をシールドケースで囲い、複数の回路ブロック間を仕切り板で相互にシールドする構成において、段間フィルタのマイクロストリップ化により製造を容易にするというものである。

仕切り板を設けないで複数の回路ブロック間を相互にシールドするという技術も知られている（例えば、特許文献２又は特許文献３参照。）。上記の特許文献２に開示された技術は、基板をシールドケースに収納すると共に、回路ブロック間に仕切り板を設ける代わりに金属製の容器に収容された回路素子（フィルタ等）を基板に対して垂直に取り付け、内部シールドとして機能させるというものである。上記の特許文献３に開示された技術は、回路ブロック間に仕切り板を設ける代わりに基板の上部に取り付けたシールド板の一部を切り抜いて基板側に折り曲げ、基板の接地点に接続するというものである。
特開平９−１８３６３号公報（第２及び第３ページ、図１） 特開２００５−７９２４６号公報（第２乃至第４ページ、図１） 特開２００１−１３５９７１号公報（第２及び第６ページ、図２）

以上に挙げた従来の技術は、基板上に構成された電子回路の全部又は一部をシールドケース（又はシールドカバー）で覆うと共にその覆われた部分をさらに複数のブロックに分け、当該ブロック間を接地導体からなる仕切り板又はそれに代わる手段を用いて仕切ることにより、相互のシールドを図るようにしたものである。しかし、シールドケース（又はシールドカバー）及び仕切り板又はその代替物はいずれも接地導体により構成されるため、基板に取り付けられる回路素子の端子との間隔（クリアランス）を基板に平行及び垂直の両方向において確保しなければならず、回路の小型化又は薄型化を妨げる原因になるという問題があった。

本発明は上記問題を解決するためになされたもので、小型化又は薄型化を妨げることなく回路ブロック間のシールドを図ることのできる電子回路を提供することを目的とする。

上記目的を達成するために、本発明の電子回路は、接地パターンが設けられた基板と、接地端子をそれぞれ有し、前記接地端子は所定値以下の隣り合う間隔をおいて配列され前記接地パターンにそれぞれ接続された複数の回路素子と、前記基板の一部又は全部を囲んで前記基板に取り付けられた枠部と、前記枠部の内側に位置する吸着部と、前記枠部と前記吸着部を結ぶと共に前記複数の回路素子の接地端子に接触して配設された枝部を有してなり、導電性を有すると共に前記接地パターンに接続されたシールドフレームと、前記シールドフレームの枠部に係止されることにより前記枠部に取り囲まれた前記基板の一部又は全部を覆って取り付けられ、導電性を有すると共に前記接地パターンに接続されたシールドカバーとを備えたことを特徴とする。

本発明によれば、シールドカバーを基板に取り付けるための構造（シールドフレーム）を回路素子の接地端子に接触させて回路ブロック間のシールドに利用するので、回路の小型化又は薄型化と両立させることができる。

以下、図面を参照して本発明の実施例を説明する。

以下、図１乃至図６を参照して、本発明の実施例１を説明する。図１は、本発明の実施例１に係る電子回路を内蔵する電子機器の一例を表す図である。図１に表された電子機器１は例えば携帯電話機であり、表示部２及び操作部３を取り付けた筐体の内部に基板１０を設けている。実施例１に係る電子回路が、基板１０上に構成されている。

基板１０上に構成された電子回路は、外部から到来するノイズの影響を軽減したり自身が発生するノイズを抑制したりする目的で電磁的にシールドされる。図２は、本発明の実施例１に係る電子回路４の構成を表す図である。電子回路４は、基板１０（実装される回路素子を含む。）及びその３つの領域をシールドするシールドカバー１２、シールドカバー１３及びシールドカバー１４を備えている。

シールドカバー１２を基板１０に取り付けるため、導電性を有するシールドフレーム２０が基板１０上に設けられる。シールドフレーム２０は、シールドカバー１２によって覆われる範囲の外周に相当する枠部２１と、基板１０に取り付けられる際に図示しない治具により吸着される吸着部２２と、枠部２１及び吸着部２２を結ぶ枝部２３ａ、２３ｂ及び２３ｃを有してなる。枠部２１は、基板１０の図示しない接地パターンにはんだ付けされる。シールドカバー１２は、枠部２１に係止されることにより基板１０に取り付けられる。

シールドカバー１３を基板１０に取り付けるため、導電性を有するシールドフレーム３０が基板１０上に設けられる。シールドフレーム３０は、シールドフレーム２０と同様に枠部３１、吸着部３２及び枝部３３を有してなる。シールドフレーム３０は、枠部３１によって囲まれる基板１０上の範囲をさらに区分けして相互にシールドするための仕切り部３４を有する。枠部３１は、基板１０の図示しない接地パターンにはんだ付けされる。シールドカバー１３は、枠部３１に係止されることにより基板１０に取り付けられる。

シールドカバー１４を基板１０に取り付けるため、導電性を有するシールドフレーム４０が基板１０上に設けられる。シールドフレーム４０は、シールドフレーム２０と同様に枠部、吸着部及び枝部を有してなり、該枠部が基板１０の図示しない接地パターンにはんだ付けされ、シールドカバー１４は該枠部に係止されることにより基板１０に取り付けられる。

図２では、シールドカバー１２、１３及び１４がシールドフレーム２０、３０及び４０の枠部にそれぞれ係止されて基板１０に取り付けられることを、白抜きの太い矢線で表している。図３は、シールドカバー１２、１３及び１４が基板１０に取り付けられて電子回路４を構成した状態を表す図である。

図３において破線の楕円“Ａ”で囲まれた範囲のシールド構造を基板１０の真上の方向から見て表し、図４に示す。図４において符号１０及び３０乃至３４を付して表した構成は、図２にそれぞれ同じ符号を付して表した構成に等しい。図４において符号５１乃至５３を付して点線で表した構成は、基板１０の枠部３１によって囲まれる範囲内に実装された回路素子である。

図５は、図４において記号“Ｂ−Ｂ”を付した部分のシールド構造の断面図である。図５において、符号１０、１３、３１、３３及び５１乃至５３を付して表した構成は、図３又は図４にそれぞれ同じ符号を付して表した構成に等しい。シールドフレーム３０の枠部３１が図中の両側に位置し、その間が枝部３３によって結ばれた形となる。シールドカバー１３は、枠部３１及び枝部３３の外側に位置して枠部３１に係止されている。

回路素子５１は接地端子５１ａを、回路素子５２は接地端子５２ａを、回路素子５３は接地端子５３ａをそれぞれ有している。接地端子５１ａ、５２ａ及び５３ａは、それぞれ基板１０の図示しない接地パターンに接続されている。

枝部３３は、接地端子５１ａ、５２ａ及び５３ａに接触して配設される。このようにすることにより、シールドカバー１３と回路素子５１、５２及び５３との間隔をとらないでも済む。また、回路素子５１、５２及び５３の隣り合う間隔を十分小さくとって配列し接地端子５１ａ、５２ａ及び５３ａの隣り合う間隔を十分小さくすることにより、接地端子５１ａ、５２ａ及び５３ａが相俟って擬似的にシールド用の仕切り板（図４の直線“Ｂ−Ｂ”の両側の回路ブロック間を相互にシールドする。）に近い効果を得ることができる。

現実の仕切り板を設けた場合には、当該仕切り板と回路素子５１、５２及び５３との間隔も必要である。上記のように接地端子の配列により擬似的な仕切り板の効果を得る場合には、そのような間隔は必要がない。以上のことから、図５に表されたシールド構造は回路の薄型化及び小型化に寄与する。

上述した枝部に沿った回路素子の配列の他の例について、図６を参照して説明する。図６は、本発明の実施例１に係る電子回路５の構成を表す図である。電子回路５は、基板７０（実装される回路素子を含む。）、その一部の領域をシールドするための導電性を有する図示しないシールドカバー及び当該シールドカバーを基板７０に取り付けるための導電性を有するシールドフレーム（符号は省略する。）を備えている。図６は、上記の電子回路５を基板７０に垂直な方向から見て表している。

当該シールドフレームの最外周は、枠部７１である。枠部７１で囲まれた範囲の中央付近に、円形の吸着部７２が位置する。枠部７１と吸着部７２は、枝部７３ａ、７３ｂ及び７３ｃによって結ばれる。当該シールドフレームは、枠部７１が基板７０の図示しない接地パターンにはんだ付けされることにより基板７０に取り付けられている。

枠部７１は、図２の枠部２１と同様に構成される。吸着部７２は、図２の吸着部２２と同様に構成される。枝部７３ａ、７３ｂ及び７３ｃは、それぞれ図２の枝部２３ａ、２３ｂ及び２３ｃと同様に構成される。

基板７０には、枝部７３ａに沿って配列された回路素子のグループ７５、枝部７３ｂに沿って配列された回路素子のグループ７６及び枝部７３ｃに沿って配列された回路素子のグループ７７が実装されている。回路素子のグループ７５、７６及び７７は、図５においてそれぞれ破線の楕円等の形状で囲んで表されている。

回路素子のグループ７５に属する回路素子は、それぞれ基板７０の図示しない接地パターンに接続された接地端子を有している。枝部７３ａは、それらの接地端子に接触して配設される。回路素子のグループ７５に属する各回路素子の接地端子の隣り合う間隔を十分小さくとることにより、図４及び図５を参照して説明したのと同様にして、枝部７３ａの両側の回路ブロック間にシールド効果を持たせることができる。

回路素子のグループ７６に属する回路素子は、それぞれ基板７０の図示しない接地パターンに接続された接地端子を有している。枝部７３ｂは、それらの接地端子に接触して配設される。回路素子のグループ７６に属する各回路素子の接地端子の隣り合う間隔を十分小さくとることにより、上記と同様にして枝部７３ｂの両側の回路ブロック間にシールド効果を持たせることができる。

回路素子のグループ７７に属する回路素子は、それぞれ基板７０の図示しない接地パターンに接続された接地端子を有している。枝部７３ｃは、それらの接地端子に接触して配設される。回路素子のグループ７７に属する各回路素子の接地端子の隣り合う間隔を十分小さくとることにより、上記と同様にして枝部７３ｃの両側の回路ブロック間にシールド効果を持たせることができる。

回路素子のグループ７５、７６又は７７に属する各回路素子の接地端子の隣り合う間隔が小さいほど、高いシールド効果を得ることができる。背景技術において説明した特許文献３によれば、シールド板の切り抜き幅をシールドの目的とする周波数の１００分の１波長以下とすることによりシールド効果に影響しないようにすることができる。上記の回路素子のグループ７５、７６又は７７に属する回路素子の接地端子の隣り合う間隔についても同様にして、シールドの目的とする周波数の１００分の１波長以下とすることによりシールド効果を得ることができる。

本発明の実施例１によれば、シールドフレームの枝部に沿って一定値以下の間隔で配列した回路素子の接地端子を当該枝部に接触させることにより、電子回路の小型化、薄型化を妨げずに当該枝部の両側の回路ブロック間でシールド効果を得ることができる。

以上の実施例において説明した電子機器、電子回路、基板、シールド板及びシールドフレームの構成、形状並びに回路素子の配置は一例であり、本発明の要旨を逸脱しない範囲でさまざまな変形が可能である。

本発明の実施例１に係る電子回路を内蔵する電子機器の構成を表す図。 実施例１に係る電子回路４の構成を表す図。 実施例１に係る電子回路４のシールドカバーを基板に取り付けた状態を表す図。 実施例１に係る電子回路４のシールド構造の一部を表す図。 実施例１に係る電子回路４のシールド構造の一部の断面図。 実施例１に係る電子回路５の構成を表す図。

符号の説明

１ 電子機器
２ 表示部
３ 操作部
４、５ 電子回路
１０ 基板
１２、１３、１４ シールド板
２０、３０、４０ シールドフレーム
２１、３１、７１ 枠部
２２、３２、７２ 吸着部
２３ａ、２３ｂ、２３ｃ、３３、７３ａ、７３ｂ、７３ｃ 枝部
３４ 仕切り部
５１、５２、５３ 回路素子
５１ａ、５２ａ、５３ａ 接地端子
７５、７６、７７ 回路素子のグループ

Claims (2)

1. 接地パターンが設けられた基板と、
   接地端子をそれぞれ有し、前記接地端子は所定値以下の隣り合う間隔をおいて配列され前記接地パターンにそれぞれ接続された複数の回路素子と、
   前記基板の一部又は全部を囲んで前記基板に取り付けられた枠部と、前記枠部の内側に位置する吸着部と、前記枠部と前記吸着部を結ぶと共に前記複数の回路素子の接地端子に接触して配設された枝部を有してなり、導電性を有すると共に前記接地パターンに接続されたシールドフレームと、
   前記シールドフレームの枠部に係止されることにより前記枠部に取り囲まれた前記基板の一部又は全部を覆って取り付けられ、導電性を有すると共に前記接地パターンに接続されたシールドカバーとを
   備えたことを特徴とする電子回路。
2. 前記接地端子は、シールドの目的とする周波数の１００分の１波長以下の隣り合う間隔をおいて配列されたことを特徴とする請求項１に記載の電子回路。

Images