WO2021020332A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2021020332A1
WO2021020332A1 PCT/JP2020/028654 JP2020028654W WO2021020332A1 WO 2021020332 A1 WO2021020332 A1 WO 2021020332A1 JP 2020028654 W JP2020028654 W JP 2020028654W WO 2021020332 A1 WO2021020332 A1 WO 2021020332A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
component
main surface
module
substrate
Prior art date
Application number
PCT/JP2020/028654
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
貴大 北爪
孝紀 上嶋
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2021020332A1 publication Critical patent/WO2021020332A1/ja
Priority to US17/649,401 priority Critical patent/US20220159825A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Definitions

  • the present invention relates to a module.
  • Patent Document 1 in a circuit module, a groove is formed in a sealing resin by laser processing, and the groove is filled with a conductive resin or a conductive paint to form a conductive shield.
  • the wiring portion provided on the wiring board has a thickening portion.
  • Patent Document 1 since a groove is formed in the sealing resin by laser processing, there is a risk of damaging the built-in parts when laser processing is performed. In addition, there is a risk of damaging the wiring board. In the case of laser machining, the scanning of the laser beam is temporarily stopped at the portion corresponding to the corner of the groove, so that the damage to the wiring board tends to be large at this portion.
  • Patent Document 1 a thick wiring portion is formed on the wiring board in order to protect the wiring board, but since this is formed by a metal component or the like, it is possible to mount the component on the wiring board. You will sacrifice the area. Therefore, it hinders the miniaturization of the module.
  • an object of the present invention is to provide a module capable of arranging a shield in the vicinity of mounting components without damaging the wiring board and capable of miniaturization.
  • the module based on the present invention is aligned with a substrate having a first main surface, a first component mounted on the first main surface, and at least a part of the outer periphery of the first component.
  • a first conductor column group having a plurality of conductor columns arranged on the first main surface, a first ground conductor arranged inside the substrate, and the conductor columns belonging to the first conductor column group.
  • a first conductor via group having a plurality of via conductors connecting the end near the first main surface and the first ground conductor, and a shield film arranged so as to cover the upper part of the first component.
  • the first part is at least partially formed by the first conductor column group, the first conductor via group, and the first ground conductor. Surrounded by.
  • the shield can be arranged in the vicinity of the mounting component without damaging the wiring board, and the module can be miniaturized.
  • FIG. 1 is a 1st perspective view of the module in Embodiment 1 based on this invention. It is a second perspective view of the module in Embodiment 1 based on this invention. It is a perspective plan view of the module in Embodiment 1 based on this invention.
  • FIG. 3 is a cross-sectional view taken along the line IV-IV in FIG. It is a top view of the layer which has the 1st ground conductor of the modification of the module in Embodiment 1 based on this invention.
  • FIG. 6 is a cross-sectional view taken along the line VII-VII in FIG. It is a perspective plan view of the module in Embodiment 3 based on this invention.
  • FIG. 8 is a cross-sectional view taken along the line of IX-IX in FIG. It is a perspective plan view of the module in Embodiment 4 based on this invention. It is a perspective plan view of the module in Embodiment 5 based on this invention.
  • FIG. 11 is a cross-sectional view taken along the line of XII-XII in FIG. It is a top view of the layer with the 1st ground conductor of the modification of the module in Embodiment 5 based on this invention. It is a perspective plan view of the module in Embodiment 6 based on this invention.
  • FIG. 14 is a cross-sectional view taken along the line taken along the line XV-XV in FIG.
  • the module according to the first embodiment based on the present invention will be described with reference to FIGS. 1 to 4.
  • the module referred to here may be a component built-in module or a component mounting module.
  • FIG. 1 shows the appearance of the module 101 in the present embodiment.
  • the upper surface and the side surface of the module 101 are covered with the shield film 8.
  • FIG. 2 shows a view of the module 101 from diagonally below in FIG.
  • the lower surface of the module 101 is not covered with the shield film 8, and the substrate 1 is exposed.
  • One or more external electrodes 11 are provided on the lower surface of the substrate 1.
  • the number, size, and arrangement of the external electrodes 11 shown in FIG. 2 are merely examples.
  • a perspective plan view of the module 101 is shown in FIG. FIG. 3 corresponds to a state in which the upper surface of the shield film 8 of the module 101 is removed and the first sealing resin 6a is removed from above.
  • the first component 41 is mounted on the first main surface 1a of the substrate 1.
  • the first component 41 may be, for example, an IC (Integrated Circuit). More specifically, the first component 41 may be, for example, an LNA (Low Noise Amplifier).
  • a plurality of pad electrodes 7 are arranged on the first main surface 1a.
  • a cross-sectional view taken along the line IV-IV in FIG. 3 is shown in FIG.
  • the substrate 1 may be provided with wiring on the surface or inside.
  • the substrate 1 may be a resin substrate or a ceramic substrate.
  • the substrate 1 may be a multilayer substrate.
  • the module 101 in the present embodiment has a substrate 1 having a first main surface 1a, a first component 41 mounted on the first main surface 1a, and a first component 41 along at least a part of the outer periphery of the first component 41.
  • a first conductor via group 81 having a plurality of via conductors connecting between the conductors 21 and a shield film 8 arranged so as to cover the upper part of the first component 41 are provided.
  • the conductor wall-like member 9, the first conductor via group 81, and the first ground conductor 21 make the first component 41 at least partially. Surrounded. That is, the first component 41 is shielded by the conductor wall-shaped member 9, the first conductor via group 81, and the first ground conductor 21, which are electrically connected and connected. In the example shown here, the conductor wall-shaped member 9 is not in contact with the shield film 8.
  • the conductor wall-shaped member for example, a copper block or a metal plate can be applied.
  • the substrate 1 is a ceramic substrate, it is also possible to use a protruding electrode as the conductor wall-shaped member.
  • the conductor wall-shaped member 9 is rectangular when viewed in a plane as shown in FIG. 3, but this is just an example.
  • the conductor wall-shaped member 9 is not always annular.
  • the conductor wall-shaped member 9 does not have to be along all four outer peripheral sides of the first component 41. It may be along only a part of the four outer peripheral sides of the first component 41.
  • the conductor wall-shaped member 9 may be formed along only one side of the first component 41.
  • the substrate 1 may be formed by laminating a plurality of insulating layers 2.
  • the substrate 1 has a first main surface 1a and a second main surface 1b which is a surface opposite to the first main surface 1a.
  • a component 42 and a chip component 49 are also mounted on the first main surface 1a of the substrate 1.
  • the shapes, numbers, arrangements, etc. of the parts 42, chip parts 49, etc. shown here are merely examples.
  • the first component 41 and the conductor wall-shaped member 9 are sealed with the first sealing resin 6a.
  • the shield can be arranged in the vicinity of the mounting component without damaging the wiring board, and the module can be miniaturized.
  • the conductor wall-shaped member 9, the first conductor via group 81, and the first ground conductor 21 are electrically connected so as to at least partially surround the first component 41. Since it is connected in a row, the shield for the first component 41 as a mounting component can be strengthened as a compartment shield. Further, since the conductor wall-shaped member 9 and the shield film 8 are not connected, various noises transmitted through the shield film 8 are separated, and noises requiring countermeasures can be intensively shielded. Become.
  • the height of the conductor wall-shaped member may be higher than the circuit surface of the mounting component surrounded by the conductor wall-shaped member. Further, the height of the conductor wall-shaped member may be higher than the height of the mounting component itself. In the example shown here, the height of the conductor wall-shaped member 9 is higher than that of the first component 41, so that this condition is satisfied.
  • the conductor wall-shaped member 9 is preferably a frame-shaped member that surrounds the outer periphery of the first component 41 when viewed from a direction perpendicular to the first main surface 1a.
  • the shield can be strengthened over the entire circumference.
  • FIG. 5 shows a configuration when other conductors are arranged at the same height as a modified example.
  • FIG. 5 is a plan view of a layer having the first ground conductor 21.
  • a ground conductor 26 is also arranged on the same layer inside the substrate 1. The first ground conductor 21 and the ground conductor 26 are close to each other via the gap 20. In the example shown in FIG. 5, the ground conductor 26 surrounds the first ground conductor 21.
  • a plurality of conductor vias 13 belonging to the first conductor via group 81 are connected to the first ground conductor 21.
  • the first ground conductor 21 is provided with several openings 16, and conductor vias 15 are arranged so as to pass through the insides of the openings 16.
  • the conductor via 15 is, for example, a signal line connected to the first component 41. As shown here, a signal line is usually connected to the first component 41 to be shielded. This signal line preferably passes through the inside of the opening of the first ground conductor 21.
  • the ground conductor 26 is also provided with some openings 16, and the conductor vias 14 are arranged so as to pass through the insides of the openings 16. It is preferable that signal lines of components other than the first component 41 to be shielded pass through here.
  • any ground is provided in most of the regions. It has a structure in which conductors are arranged. As a result, the shielding performance can be improved.
  • the upper end of the conductor wall-shaped member 9 is not in contact with the shield film 8, but the upper end of the conductor wall-shaped member 9 is in contact with the shield film 8. You may.
  • FIG. 6 corresponds to a state in which the upper surface of the shield film 8 of the module 102 is removed and the first sealing resin 6a is also removed from above.
  • FIG. 6 A cross-sectional view taken along the line VII-VII in FIG. 6 is shown in FIG.
  • the substrate 1 has a second main surface 1b on the side opposite to the first main surface 1a.
  • the second component 45 is mounted on the second main surface 1b.
  • the second sealing resin 6b is arranged so as to cover the second main surface 1b.
  • the lower surface of the second component 45 is exposed from the second sealing resin 6b.
  • a conductor column 12 is arranged on the second main surface 1b.
  • the conductor column 12 is used as an external electrode of the module 102.
  • the lower end of the conductor column 12 is exposed from the second sealing resin 6b.
  • the second main surface 1b of the substrate 1 is also used as a component mounting surface, more components can be mounted in a limited area.
  • FIG. 3 A perspective plan view of the module 103 according to this embodiment is shown in FIG.
  • a cross-sectional view taken along the line IX-IX in FIG. 8 is shown in FIG.
  • the module 103 in the present embodiment has a substrate 1 having a first main surface 1a, a first component 41 mounted on the first main surface 1a, and a first component 41 along at least a part of the outer periphery of the first component 41.
  • a first conductor column group having a plurality of conductor columns 5 arranged on one main surface 1a, a first ground conductor 21 arranged inside the substrate 1, and each conductor column 5 belonging to the first conductor column group.
  • a first conductor via group 81 having a plurality of via conductors connecting between an end near the first main surface 1a and the first ground conductor 21, and a shield arranged so as to cover above the first component 41. It includes a film 8.
  • the first component 41 is at least partially surrounded by the first conductor column group, the first conductor via group 81, and the first ground conductor 21. That is, the first component 41 is shielded by the first conductor column group, the first conductor via group 81, and the first ground conductor 21 that are electrically connected and connected.
  • the first ground conductor 21 is independent of other ground conductors arranged inside the substrate 1.
  • the first conductor column group surrounds the first component 41.
  • the conductor column 5 belonging to the first conductor column group is not connected to the shield film 8.
  • a metal pin, a metal block, a protruding electrode, plating, a part of a wire, or the like can be used as the conductor column 5, a metal pin, a metal block, a protruding electrode, plating, a part of a wire, or the like can be used.
  • the first component 41 and the first conductor column group are sealed with the first sealing resin 6a.
  • the shield can be arranged in the vicinity of the mounting component without damaging the wiring board, and the module can be miniaturized.
  • the conductor column 5, the first conductor via group 81, and the first ground conductor 21 are electrically connected and connected so as to at least partially surround the first component 41. Therefore, the shield for the first component 41 as a mounting component can be strengthened as a compartment shield. Further, since the conductor column 5 and the shield film 8 are not connected, various noises transmitted through the shield film 8 are separated, and noises requiring countermeasures can be intensively shielded.
  • the height of the conductor column may be higher than the circuit surface of the mounting component surrounded by the conductor column.
  • the distance between the conductor column and the upper shield film is preferably 1/4 times or less of the wavelength of the frequency to be shielded. The height of the conductor column may be higher than the height of the mounted component itself.
  • the upper end of the conductor column 5 is not in contact with the shield film 8 in the present embodiment, the upper end of the conductor column 5 may be in contact with the shield film 8.
  • FIG. 4 A perspective plan view of the module 104 in this embodiment is shown in FIG.
  • the plurality of conductor columns 5 belonging to the first conductor column group are not arranged at equal intervals over the entire circumference of the first component 41, but a part of the periphery of the first component 41. Are densely arranged in, and are sparsely arranged in some other sections.
  • a plurality of conductor columns 5 are densely arranged on the side of the periphery of the first component 41 that is closer to the component 42.
  • Other configurations are the same as those of the module 103 described in the third embodiment.
  • the desired portion of the first component 41 is intensively shielded. can do.
  • FIG. 5 A perspective plan view of the module 105 in this embodiment is shown in FIG.
  • a cross-sectional view taken along the line XII-XII in FIG. 11 is shown in FIG.
  • the first conductor column group includes the conductor columns 5a and the conductor columns 5b.
  • the conductor column 5b has a larger cross-sectional area when cut in a cross section parallel to the first main surface 1a than the conductor column 5a. That is, the conductor pillar 5b is thicker than the conductor pillar 5a.
  • the height of the conductor column 5b is larger than the height of the conductor column 5a.
  • the conductor columns belonging to the first conductor column group may be only two types of conductor columns 5a and 5b, but there may be more types. That is, in the first conductor column group, the thickness and height of the conductor columns may change in multiple stages. Other configurations are the same as those of the module 103 described in the third embodiment.
  • the first conductor column group includes conductor columns having different heights from each other. In the present embodiment, the first conductor column group includes conductor columns having different thicknesses.
  • FIG. 13 shows a configuration in which other conductors are arranged at the same height as a modified example.
  • FIG. 13 is a plan view of the layer on which the first ground conductor 21 is located.
  • a ground conductor 26 is arranged in addition to the first ground conductor 21 inside the substrate 1.
  • the first ground conductor 21 and the ground conductor 26 are close to each other via the gap 20.
  • the ground conductor 26 surrounds the first ground conductor 21.
  • a plurality of conductor vias 13 belonging to the first conductor via group 81 are connected to the first ground conductor 21.
  • Other configurations are the same as those described as the modification of the first embodiment.
  • the substrate 1 has a second main surface 1b on the side opposite to the first main surface 1a, and the second component 45 is mounted on the second main surface 1b.
  • the first ground conductor 21 has an opening, and a signal line is connected to the first component 41. It is preferable that the signal line passes through the inside of the opening.
  • FIG. 6 A perspective plan view of the module 106 in this embodiment is shown in FIG.
  • FIG. 14 A cross-sectional view taken along the line XV-XV in FIG. 14 is shown in FIG.
  • the first conductor column group includes a plurality of conductor columns 5.
  • the first conductor column group collectively surrounds the first component 41, the component 43, and some chip components 49 (hereinafter, these are collectively referred to as "target component group").
  • the first conductor column group does not completely surround the target component group in an annular shape, but partially surrounds the target component group. That is, the target component group is surrounded from the three sides of FIG. 14, left, top, and right.
  • the first conductor column group may not be arranged on the side where the shield film 8 is located.
  • a plurality of conductor columns 5 are arranged along the shield film 8. In this way, a plurality of conductor columns may be further arranged on the side where the shield film 8 is located.
  • the first conductor column group surrounds not only the first component 41 but also other components, so that a plurality of components can be shielded at once. As shown in the present embodiment, it is possible to shield a desired component by combining the first conductor column group and the shield film 8 without completely surrounding the first conductor column group. ..
  • the module according to the seventh embodiment based on the present invention will be described with reference to FIG.
  • a cross-sectional view of the module 107 according to this embodiment is shown in FIG.
  • the first ground conductor 21 is a combination of a plurality of conductors.
  • the first ground conductor 21 includes a conductor 21a and a conductor 21b.
  • the conductor 21a and the conductor 21b are arranged at different heights.
  • the two are electrically connected by a conductor via 17.
  • Other configurations are the same as those of the module 101 described in the first embodiment.
  • the same effect as that of the first embodiment can be obtained.
  • the first ground conductor 21 is composed of a combination of two conductors arranged at different heights from each other, but this is only an example.
  • the first ground conductor 21 may be a combination of three or more conductors.
  • the module according to the eighth embodiment based on the present invention will be described with reference to FIG.
  • the parts 41a, 41b, 41c as the first parts are mounted on the first main surface 1a.
  • the component 41a is a power amplifier (PA).
  • the component 41b is a low noise amplifier (LNA).
  • the component 41c is an antenna switch (ANT SW).
  • Several other electronic components are mounted on the first main surface 1a.
  • parts 42, 43, 44 are mounted on the first main surface 1a.
  • a matching circuit 40a for the power amplifier is mounted in the vicinity of the component 41a which is a power amplifier.
  • a matching circuit 40b for a low noise amplifier is mounted in the vicinity of the component 41b which is a low noise amplifier.
  • a matching circuit 40c for the antenna switch is mounted in the vicinity of the component 41c which is an antenna switch.
  • the matching circuit is shown as two small rectangular parts, but the size, shape, and number of parts as the matching circuit are not always the same.
  • Power amplifiers, etc. are implemented as transmission devices.
  • a low noise amplifier or the like is implemented as a receiving device.
  • Antenna switches and the like are implemented as common devices.
  • the module 108 includes a conductor wall-shaped member 9 arranged so as to surround the parts 41a, 41b, and 41c as the first parts, respectively.
  • the conductor wall-shaped member 9 is arranged in a frame shape.
  • the conductor wall-shaped member 9 is arranged so as to collectively surround not only the component 41a but also the matching circuit 40a mounted in the vicinity of the component 41a.
  • the conductor wall-shaped member 9 is arranged so as to collectively surround not only the component 41b but also the matching circuit 40b mounted in the vicinity of the component 41b.
  • the conductor wall-shaped member 9 is arranged so as to collectively surround not only the component 41c but also the matching circuit 40c mounted in the vicinity of the component 41c.
  • the cause of the deterioration of the isolation between devices is the magnetic flux coupling brought about by the inductor as a matching circuit. Therefore, surrounding the matching circuit with a shield is effective for preventing isolation deterioration.
  • each device and the matching circuit associated with the device are collectively surrounded by a shield formed by the conductor wall-shaped member 9, deterioration of isolation can be prevented.
  • the group is divided into three groups of a transmitting device, a receiving device, and a common device, and each of these three groups is surrounded by a shield made of a conductor wall-shaped member 9, but the transmitting device, Only a part of the three groups of the receiving device and the common device may be surrounded by a shield made of the conductor wall-shaped member 9.
  • FIG. 18 shows a modified example of the module in the present embodiment.
  • the conductor wall-shaped member 9 does not surround the parts 41a, 41b, 41c, but surrounds only the matching circuits 40a, 40b, 40c. That is, only the matching circuits 40a, 40b, and 40c are surrounded by a shield. From the viewpoint of suppressing the magnetic flux coupling by the matching circuit, it is also meaningful to shield only the matching circuits 40a, 40b, and 40c in this way.
  • the matching circuits 40a, 40b, 40c are regarded as the first component instead of the components 41a, 41b, 41c, the same thing as described above can be said.
  • Substrate 1a 1st main surface, 1b 2nd main surface, 2 Insulation layer, 5 Conductor pillar, 6a 1st sealing resin, 6b 2nd sealing resin, 8 Shield film, 9 Conductor wall member, 13, 14 , 15 conductor via, 20 gap, 21 first ground conductor, 21a, 21b conductor, 40a, 40b, 40c matching circuit, 41, 41a, 41b, 41c first part, 43 part, 45 second part, 49 chip part, 81 First conductor via group, 101, 102, 103, 104, 105, 106, 107, 108, 109 modules.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

モジュール（１０３）は、第１主面（１ａ）を有する基板（１）と、第１主面（１ａ）に実装された第１部品（４１）と、第１部品（４１）の外周の少なくとも一部に沿うように第１主面（１ａ）に配列された複数の導体柱（５）を有する第１導体柱群と、基板（１）の内部に配置された第１グランド導体（２１）と、各導体柱（５）の第１主面（１ａ）に近い側の端と第１グランド導体（２１）との間を接続する複数のビア導体を有する第１導体ビア群（８１）と、第１部品（４１）の上方を覆うように配置されたシールド膜（８）とを備え、第１主面（１ａ）に垂直な面で切った断面で見たとき、前記第１導体柱群と、第１導体ビア群（８１）と、第１グランド導体（２１）とにより、第１部品（４１）が少なくとも部分的に取り囲まれている。

Description

モジュール
　本発明は、モジュールに関するものである。
　特開２０１４－２０３８８１号公報（特許文献１）には、回路モジュールにおいて、封止樹脂にレーザ加工で溝部を形成し、この溝部に導電性樹脂または導電性塗料を充填することで導電性シールドを形成するに当たり、配線基板に設けられた配線部に厚付け部を有することが記載されている。
特開２０１４－２０３８８１号公報
　まず、特許文献１の構成では、封止樹脂にレーザ加工で溝部を形成するので、レーザ加工を施す際に内蔵部品に対してダメージを与えるおそれがある。また、配線基板にダメージを与えるおそれもある。レーザ加工の場合、溝部の曲がり角に相当する箇所では、レーザ光のスキャンが一旦停止するので、この箇所において配線基板に対するダメージが大きくなる傾向にある。
　さらに、特許文献１では配線基板を保護するために配線基板上に配線の厚付け部が形成されているが、これは金属部品などによって形成されるものであるので、配線基板上の部品実装可能エリアを犠牲にすることとなる。したがって、モジュールの小型化を阻害する。
　そこで、本発明は、配線基板にダメージを与えることなく、実装部品の近傍にシールドを配置することができ、小型化が可能なモジュールを提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１主面を有する基板と、上記第１主面に実装された第１部品と、上記第１部品の外周の少なくとも一部に沿うように上記第１主面に配列された複数の導体柱を有する第１導体柱群と、上記基板の内部に配置された第１グランド導体と、上記第１導体柱群に属する各導体柱の上記第１主面に近い側の端と上記第１グランド導体との間を接続する複数のビア導体を有する第１導体ビア群と、上記第１部品の上方を覆うように配置されたシールド膜とを備える。上記第１主面に垂直な面で切った断面で見たとき、上記第１導体柱群と、上記第１導体ビア群と、上記第１グランド導体とにより、上記第１部品が少なくとも部分的に取り囲まれている。
　本発明によれば、配線基板にダメージを与えることなく、実装部品の近傍にシールドを配置することができ、小型化が可能なモジュールとすることができる。
本発明に基づく実施の形態１におけるモジュールの第１の斜視図である。 本発明に基づく実施の形態１におけるモジュールの第２の斜視図である。 本発明に基づく実施の形態１におけるモジュールの透視平面図である。 図３におけるＩＶ－ＩＶ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるモジュールの変形例の第１グランド導体がある層の平面図である。 本発明に基づく実施の形態２におけるモジュールの透視平面図である。 図６におけるＶＩＩ－ＶＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態３におけるモジュールの透視平面図である。 図８におけるＩＸ－ＩＸ線に関する矢視断面図である。 本発明に基づく実施の形態４におけるモジュールの透視平面図である。 本発明に基づく実施の形態５におけるモジュールの透視平面図である。 図１１におけるＸＩＩ－ＸＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態５におけるモジュールの変形例の第１グランド導体がある層の平面図である。 本発明に基づく実施の形態６におけるモジュールの透視平面図である。 図１４におけるＸＶ－ＸＶ線に関する矢視断面図である。 本発明に基づく実施の形態７におけるモジュールの断面図である。 本発明に基づく実施の形態８におけるモジュールの透視平面図である。 本発明に基づく実施の形態８におけるモジュールの変形例の透視平面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図４を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。ここでいうモジュールは、部品内蔵モジュールまたは部品実装モジュールであってよい。
　本実施の形態におけるモジュール１０１の外観を図１に示す。モジュール１０１の上面および側面はシールド膜８に覆われている。図１における斜め下からモジュール１０１を見たところを図２に示す。モジュール１０１の下面はシールド膜８に覆われておらず、基板１が露出している。基板１の下面には、１以上の外部電極１１が設けられている。図２で示した外部電極１１の数、大きさ、配列はあくまで一例である。モジュール１０１の透視平面図を図３に示す。図３は、モジュール１０１のシールド膜８の上面を取り去って第１封止樹脂６ａを取り去った状態を上から見ているところに相当する。第１部品４１が基板１の第１主面１ａに実装されている。第１部品４１は、たとえばＩＣ（Integrated　Circuit）であってよい。より具体的には、第１部品４１は、たとえばＬＮＡ（Low　Noise　Amplifier）であってよい。第１主面１ａには複数のパッド電極７が配置されている。図３におけるＩＶ－ＩＶ線に関する矢視断面図を図４に示す。基板１は、表面または内部に配線を備えていてよい。基板１は樹脂基板であってもよくセラミック基板であってもよい。基板１は多層基板であってもよい。
　本実施の形態におけるモジュール１０１は、第１主面１ａを有する基板１と、第１主面１ａに実装された第１部品４１と、第１部品４１の外周の少なくとも一部に沿うように第１主面１ａに配置された導体壁状部材９と、基板１の内部に配置された第１グランド導体２１と、導体壁状部材９の第１主面１ａに近い側の端と第１グランド導体２１との間を接続する複数のビア導体を有する第１導体ビア群８１と、第１部品４１の上方を覆うように配置されたシールド膜８とを備える。第１主面１ａに垂直な面で切った断面で見たとき、導体壁状部材９と、第１導体ビア群８１と、第１グランド導体２１とにより、第１部品４１が少なくとも部分的に取り囲まれている。すなわち、電気的に接続されて連なっている、導体壁状部材９と、第１導体ビア群８１と、第１グランド導体２１とによって、第１部品４１はシールドされている。ここで示す例では、導体壁状部材９は、シールド膜８に接していない。なお、導体壁状部材としては、たとえば銅のブロック、金属プレートが適用可能である。基板１がセラミック基板である場合には、導体壁状部材として突起電極を用いることも可能である。
　ここで示した例では、図３に示されるように導体壁状部材９は平面的に見て矩形となっているが、これはあくまで一例である。導体壁状部材９は、環状であるとは限らない。第１部品４１が平面的に見て矩形である場合に、導体壁状部材９は第１部品４１の外周４辺全てに沿うものでなければならないわけではない。第１部品４１の外周４辺のうち一部の辺のみに沿うものであってもよい。たとえば導体壁状部材９は第１部品４１の１辺のみに沿うものであってもよい。
　図４に示すように、基板１は、複数の絶縁層２を積層して形成されたものであってよい。基板１は、第１主面１ａと、第１主面１ａの反対側の面である第２主面１ｂとを有する。基板１の第１主面１ａには、第１部品４１の他に、部品４２、チップ部品４９も実装されている。ここで図示している部品４２、チップ部品４９などの形状、個数、配置などはあくまで一例である。ここで示す例では、第１部品４１および導体壁状部材９が、第１封止樹脂６ａによって封止されている。
　本実施の形態では、配線基板にダメージを与えることなく、実装部品の近傍にシールドを配置することができ、小型化が可能なモジュールとすることができる。特に、図４に示すように、導体壁状部材９と、第１導体ビア群８１と、第１グランド導体２１とは、第１部品４１を少なくとも部分的に取り囲むように、電気的に接続されて連なっているので、実装部品としての第１部品４１に対するシールドをコンパートメントシールドとして強化することができる。また、導体壁状部材９とシールド膜８とが接続されていないことにより、シールド膜８を伝わってくる様々なノイズが切り離され、対策が必要なノイズを集中的にシールドすることができるようになる。なお、導体壁状部材がシールド膜と接続されていない場合には、導体壁状部材の高さは、導体壁状部材が取り囲む実装部品の回路面よりも高ければよい。さらには、導体壁状部材の高さは、実装部品の高さ自体よりも高ければよい。ここで示す例においては、導体壁状部材９の高さは第１部品４１より高くなっているので、この条件は満たされている。
　なお、本実施の形態で示したように、第１主面１ａに垂直な方向から見たとき、導体壁状部材９は、第１部品４１の外周を取り囲む枠状部材であることが好ましい。この構成を採用することにより、全周にわたって、シールドを強化することができる。
　（変形例）
　図４に示した例では、第１グランド導体２１と同じ高さに他の導体がない構成となっているが、同じ高さに他の導体が配置されていてもよい。同じ高さに他の導体が配置されている場合の構成を、変形例として図５に示す。図５は、第１グランド導体２１がある層の平面図である。このモジュールにおいては、基板１の内部における同じ層に、第１グランド導体２１の他にグランド導体２６も配置されている。第１グランド導体２１とグランド導体２６とは、間隙２０を介して近接している。図５に示す例では、第１グランド導体２１の周りをグランド導体２６が取り囲んでいる。第１グランド導体２１には、第１導体ビア群８１に属する複数の導体ビア１３が接続されている。第１グランド導体２１にはいくつかの開口部１６が設けられており、これらの開口部１６の内部をそれぞれ通過するように導体ビア１５が配置されている。導体ビア１５は、たとえば第１部品４１に接続される信号線である。ここで示したように、シールド対象となる第１部品４１には、通常、信号線がつながっている。この信号線は、第１グランド導体２１の開口部の内部を通ることが好ましい。グランド導体２６にもいくつかの開口部１６が設けられており、これらの開口部１６の内部をそれぞれ通過するように導体ビア１４が配置されている。ここには、シールド対象となる第１部品４１以外の部品の信号線が通ることが好ましい。
　この変形例においては、第１グランド導体２１とグランド導体２６とは間隙２０を介して近接しているので、第１グランド導体２１が配置された高さにおいては、ほとんどの領域にいずれかのグランド導体が配置された構造となっている。これにより、シールド性能を高めることができる。
　なお、本実施の形態では、図４に示すように、導体壁状部材９の上端がシールド膜８に接していない例を示したが、導体壁状部材９の上端はシールド膜８に接していてもよい。
　（実施の形態２）
　図６～図７を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュール１０２の透視平面図を図６に示す。図６は、モジュール１０２のシールド膜８の上面を取り去ってさらに第１封止樹脂６ａも取り去った状態を上から見ているところに相当する。図６におけるＶＩＩ－ＶＩＩ線に関する矢視断面図を図７に示す。
　基板１は、第１主面１ａとは反対側に第２主面１ｂを有する。モジュール１０２においては、第２主面１ｂに第２部品４５が実装されている。第２主面１ｂを覆うように第２封止樹脂６ｂが配置されている。第２部品４５の下面は第２封止樹脂６ｂから露出している。第２主面１ｂには導体柱１２が配置されている。導体柱１２はモジュール１０２の外部電極として用いられるものである。導体柱１２の下端は第２封止樹脂６ｂから露出している。
　本実施の形態では、基板１の第２主面１ｂも部品の実装面として利用されているので、限られた面積でより多くの部品を実装することができる。
　（実施の形態３）
　図８～図９を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュール１０３の透視平面図を図８に示す。図８におけるＩＸ－ＩＸ線に関する矢視断面図を図９に示す。
　本実施の形態におけるモジュール１０３は、第１主面１ａを有する基板１と、第１主面１ａに実装された第１部品４１と、第１部品４１の外周の少なくとも一部に沿うように第１主面１ａに配列された複数の導体柱５を有する第１導体柱群と、基板１の内部に配置された第１グランド導体２１と、前記第１導体柱群に属する各導体柱５の第１主面１ａに近い側の端と第１グランド導体２１との間を接続する複数のビア導体を有する第１導体ビア群８１と、第１部品４１の上方を覆うように配置されたシールド膜８とを備える。前記第１導体柱群と、第１導体ビア群８１と、第１グランド導体２１とにより、第１部品４１が少なくとも部分的に取り囲まれている。すなわち、電気的に接続されて連なっている、前記第１導体柱群と、第１導体ビア群８１と、第１グランド導体２１とによって、第１部品４１はシールドされている。
　第１グランド導体２１は、基板１の内部に配置された他のグランド導体から独立している。第１主面１ａに垂直な方向から見たとき、前記第１導体柱群は、第１部品４１を取り囲んでいる。このとき、第１導体柱群に属する導体柱５は、シールド膜８とは接続されていない。なお、導体柱５としては、金属ピン、金属ブロック、突起電極、めっき、ワイヤの一部分などを用いることができる。第１部品４１および前記第１導体柱群が、第１封止樹脂６ａによって封止されている。
　本実施の形態では、配線基板にダメージを与えることなく、実装部品の近傍にシールドを配置することができ、小型化が可能なモジュールとすることができる。特に、図９に示すように、導体柱５と、第１導体ビア群８１と、第１グランド導体２１とは、第１部品４１を少なくとも部分的に取り囲むように、電気的に接続されて連なっているので、実装部品としての第１部品４１に対するシールドをコンパートメントシールドとして強化することができる。また、導体柱５とシールド膜８とが接続されていないことにより、シールド膜８を伝わってくる様々なノイズが切り離され、対策が必要なノイズを集中的にシールドすることができるようになる。なお、導体柱がシールド膜と接続されていない場合には、導体柱の高さは、導体柱が取り囲む実装部品の回路面よりも高ければよい。さらには、導体柱と上方のシールド膜との間の距離は、シールド対象となる周波数の波長の１／４倍以下とすることが好ましい。導体柱の高さは、実装部品の高さ自体よりも高ければよい。
　なお、本実施の形態では、導体柱５の上端はシールド膜８に接していない例を示したが、導体柱５の上端はシールド膜８に接していてもよい。
　（実施の形態４）
　図１０を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０４の透視平面図を図１０に示す。本実施の形態では、第１導体柱群に属する複数の導体柱５が、第１部品４１の全周にわたって等間隔に配置されるのではなく、第１部品４１の周囲のうち一部の区間においては密に配列され、他の一部の区間においては疎に配列されている。図１０に示す例では、第１部品４１の周囲のうち部品４２に近い側の辺において、複数の導体柱５が密に配列されている。その他の構成は、実施の形態３で説明したモジュール１０３と同様である。
　本実施の形態では、第１導体柱群に属する複数の導体柱５の配列が均等ではなく疎の部分と密の部分とが存在するので、第１部品４１の所望の部位を重点的にシールドすることができる。
　（実施の形態５）
　図１１～図１２を参照して、本発明に基づく実施の形態５におけるモジュールについて説明する。本実施の形態におけるモジュール１０５の透視平面図を図１１に示す。図１１におけるＸＩＩ－ＸＩＩ線に関する矢視断面図を図１２に示す。
　本実施の形態では、第１導体柱群は、導体柱５ａと導体柱５ｂとを含む。導体柱５ｂは導体柱５ａに比べて第１主面１ａに平行な断面で切ったときの断面積が大きい。すなわち、導体柱５ｂは導体柱５ａに比べて太い。導体柱５ｂの高さは導体柱５ａの高さに比べて大きい。第１導体柱群に属する導体柱は、導体柱５ａ，５ｂの２種類のみであってもよいが、より多くの種類があってもよい。すなわち、第１導体柱群の中で、導体柱の太さ、高さは多段階に変化してもよい。その他の構成は、実施の形態３で説明したモジュール１０３と同様である。
　本実施の形態では、前記第１導体柱群は、高さが互いに異なる導体柱を含む。本実施の形態では、前記第１導体柱群は、太さが互いに異なる導体柱を含む。
　本実施の形態では、第１導体柱群に属する複数の導体柱の太さ、高さに差が設けられているので、第１部品４１の所望の部位を重点的にシールドすることができる。
　図１２に示した例では、第１グランド導体２１と同じ高さに他の導体がない構成となっているが、同じ高さに他の導体が配置されていてもよい。同じ高さに他の導体が配置されている場合の構成を変形例として図１３に示す。図１３は、第１グランド導体２１がある層の平面図である。このモジュールにおいては、基板１の内部に、第１グランド導体２１の他にグランド導体２６も配置されている。第１グランド導体２１とグランド導体２６とは、間隙２０を介して近接している。図１３に示す例では、第１グランド導体２１の周りをグランド導体２６が取り囲んでいる。第１グランド導体２１には、第１導体ビア群８１に属する複数の導体ビア１３が接続されている。その他の構成は、実施の形態１の変形例として説明したものと同様である。
　本実施の形態で示したように、基板１は、第１主面１ａとは反対側に第２主面１ｂを有し、第２主面１ｂに第２部品４５が実装されていることが好ましい。第１グランド導体２１は、開口部を有し、第１部品４１には信号線がつながっており、前記信号線は、前記開口部の内部を通ることが好ましい。
　（実施の形態６）
　図１４～図１５を参照して、本発明に基づく実施の形態６におけるモジュールについて説明する。本実施の形態におけるモジュール１０６の透視平面図を図１４に示す。図１４におけるＸＶ－ＸＶ線に関する矢視断面図を図１５に示す。
　本実施の形態では、第１導体柱群は、複数の導体柱５を含む。平面視したとき、第１導体柱群は、第１部品４１、部品４３およびいくつかのチップ部品４９（以下、これらを合わせて「対象部品群」という。）を一括して取り囲んでいる。ただし、第１導体柱群は、対象部品群を完全に環状に取り囲んでいるのではなく、部分的に取り囲んでいる。すなわち、対象部品群を図１４における左、上、右の３方から取り囲んでいる。対象部品群の図１４における下側には第１導体柱群はないがシールド膜８がある。このように、シールド膜８がある側の辺においては、第１導体柱群が配列されていない構成であってもよい。
　図１４における右側には、シールド膜８に沿うように複数の導体柱５が配列されている。このようにシールド膜８がある側の辺においてさらに複数の導体柱が配列されていてもよい。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。本実施の形態のように、第１導体柱群が、第１部品４１だけでなく他の部品も含めて取り囲むことにより、複数の部品を一括してシールドすることができる。本実施の形態で示したように、第１導体柱群だけで完全に取り囲まなくても、第１導体柱群とシールド膜８とを組み合わせることによって、所望の部品をシールドすることも可能である。
　（実施の形態７）
　図１６を参照して、本発明に基づく実施の形態７におけるモジュールについて説明する。本実施の形態におけるモジュール１０７の断面図を図１６に示す。モジュール１０７においては、第１グランド導体２１が複数の導体の組合せとなっている。第１グランド導体２１は、導体２１ａと導体２１ｂとを含む。導体２１ａと導体２１ｂとは異なる高さに配置されている。両者の間は導体ビア１７によって電気的に接続されている。その他の構成は、実施の形態１で説明したモジュール１０１と同様である。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。ここでは、第１グランド導体２１が、互いに異なる高さに配置された２つの導体の組合せによって構成されている例を示したが、これはあくまで一例である。第１グランド導体２１は３以上の導体の組合せであってもよい。
　本実施の形態では、実施の形態１と同様に、第１主面１ａに導体壁状部材９が配置されている例について説明したが、第１主面１ａに導体壁状部材９の代わりに複数の導体柱５からなる第１導体柱群が配置されたものであってもよい。
　（実施の形態８）
　図１７を参照して、本発明に基づく実施の形態８におけるモジュールについて説明する。モジュール１０８においては、第１主面１ａに、第１部品としての部品４１ａ，４１ｂ，４１ｃが実装されている。部品４１ａは、パワーアンプ（ＰＡ）である。部品４１ｂは、ローノイズアンプ（ＬＮＡ）である。部品４１ｃは、アンテナスイッチ（ＡＮＴ　ＳＷ）である。第１主面１ａには、その他にいくつかの電子部品が実装されている。たとえば部品４２，４３，４４が第１主面１ａに実装されている。パワーアンプである部品４１ａの近傍には、パワーアンプのための整合回路４０ａが実装されている。ローノイズアンプである部品４１ｂの近傍には、ローノイズアンプのための整合回路４０ｂが実装されている。アンテナスイッチである部品４１ｃの近傍には、アンテナスイッチのための整合回路４０ｃが実装されている。ここでは、一例として、整合回路はそれぞれ２個の長方形の小さな部品として表示しているが、整合回路としての部品のサイズ、形状、個数はこの通りとは限らない。
　パワーアンプなどは、送信デバイスとして実装されたものである。ローノイズアンプなどは、受信デバイスとして実装されたものである。アンテナスイッチなどは、共通デバイスとして実装されたものである。
　モジュール１０８は、第１部品としての部品４１ａ，４１ｂ，４１ｃをそれぞれ取り囲むように配置された導体壁状部材９を備える。モジュール１０８を平面視したとき、導体壁状部材９は、枠状に配置されている。導体壁状部材９は、第１部品としての部品４１ａを取り囲む際に、部品４１ａだけでなく、部品４１ａの近傍に実装された整合回路４０ａを含めて一括して取り囲むように配置されている。導体壁状部材９は、第１部品としての部品４１ｂを取り囲む際に、部品４１ｂだけでなく、部品４１ｂの近傍に実装された整合回路４０ｂを含めて一括して取り囲むように配置されている。導体壁状部材９は、第１部品としての部品４１ｃを取り囲む際に、部品４１ｃだけでなく、部品４１ｃの近傍に実装された整合回路４０ｃを含めて一括して取り囲むように配置されている。
　デバイス同士のアイソレーションが劣化する原因としては、特に整合回路としてのインダクタがもたらす磁束結合が挙げられる。したがって、整合回路をシールドで囲むことは、アイソレーション劣化防止のために有効である。本実施の形態では、各デバイスと当該デバイスに伴う整合回路をまとめて、導体壁状部材９によるシールドで囲んでいるので、アイソレーションの劣化を防止することができる。
　ここで示した例では、送信デバイス、受信デバイス、共通デバイスの３つのグループに分けて、これらの３つのグループを、それぞれグループごとに導体壁状部材９によるシールドで囲んでいるが、送信デバイス、受信デバイス、共通デバイスの３つのグループのうち一部のグループのみを導体壁状部材９によるシールドで囲んだ構成であってもよい。
　本実施の形態におけるモジュールの変形例を図１８に示す。図１８に示すモジュール１０９においては、導体壁状部材９は、部品４１ａ，４１ｂ，４１ｃを取り囲んでおらず、整合回路４０ａ，４０ｂ，４０ｃのみを取り囲んでいる。すなわち、整合回路４０ａ，４０ｂ，４０ｃのみをシールドで囲んだ構成となっている。整合回路による磁束結合を抑えるという観点からは、このように整合回路４０ａ，４０ｂ，４０ｃのみをシールドすることも有意義である。この変形例の場合、部品４１ａ，４１ｂ，４１ｃの代わりに、整合回路４０ａ，４０ｂ，４０ｃを第１部品とみなせば、これまでに説明してきたことと同様のことがいえる。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１主面、１ｂ　第２主面、２　絶縁層、５　導体柱、６ａ　第１封止樹脂、６ｂ　第２封止樹脂、８　シールド膜、９　導体壁状部材、１３，１４，１５　導体ビア、２０　間隙、２１　第１グランド導体、２１ａ，２１ｂ　導体、４０ａ，４０ｂ，４０ｃ　整合回路、４１，４１ａ，４１ｂ，４１ｃ　第１部品、４３　部品、４５　第２部品、４９　チップ部品、８１　第１導体ビア群、１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９　モジュール。

Claims (15)

  1. 　第１主面を有する基板と、
    　前記第１主面に実装された第１部品と、
    　前記第１部品の外周の少なくとも一部に沿うように前記第１主面に配列された複数の導体柱を有する第１導体柱群と、
    　前記基板の内部に配置された第１グランド導体と、
    　前記第１導体柱群に属する各導体柱の前記第１主面に近い側の端と前記第１グランド導体との間を接続する複数のビア導体を有する第１導体ビア群と、
    　前記第１部品の上方を覆うように配置されたシールド膜とを備え、
    　前記第１主面に垂直な面で切った断面で見たとき、前記第１導体柱群と、前記第１導体ビア群と、前記第１グランド導体とにより、前記第１部品が少なくとも部分的に取り囲まれている、モジュール。
  2. 　前記第１グランド導体は、前記基板の内部に配置された他のグランド導体から独立している、請求項１に記載のモジュール。
  3. 　前記第１主面に垂直な方向から見たとき、前記第１導体柱群は、前記第１部品を取り囲んでいる、請求項１または２に記載のモジュール。
  4. 　前記基板は、前記第１主面とは反対側に第２主面を有し、前記第２主面に第２部品が実装されている、請求項１から３のいずれか１項に記載のモジュール。
  5. 　前記第１導体柱群は、高さが互いに異なる導体柱を含む、請求項１から４のいずれか１項に記載のモジュール。
  6. 　前記第１導体柱群は、太さが互いに異なる導体柱を含む、請求項１から５のいずれか１項に記載のモジュール。
  7. 　前記第１導体柱群に属する前記複数の導体柱は、前記シールド膜に接していない、請求項１から６のいずれか１項に記載のモジュール。
  8. 　前記第１部品および前記第１導体柱群が、第１封止樹脂によって封止されている、請求項１から７のいずれか１項に記載のモジュール。
  9. 　前記第１グランド導体は、開口部を有し、前記第１部品には信号線がつながっており、前記信号線は、前記開口部の内部を通る、請求項１から８のいずれか１項に記載のモジュール。
  10. 　第１主面を有する基板と、
    　前記第１主面に実装された第１部品と、
    　前記第１部品の外周の少なくとも一部に沿うように前記第１主面に配置された導体壁状部材と、
    　前記基板の内部に配置された第１グランド導体と、
    　前記導体壁状部材の前記第１主面に近い側の端と前記第１グランド導体との間を接続する複数のビア導体を有する第１導体ビア群と、
    　前記第１部品の上方を覆うように配置されたシールド膜とを備え、
    　前記第１主面に垂直な面で切った断面で見たとき、前記導体壁状部材と、前記第１導体ビア群と、前記第１グランド導体とにより、前記第１部品が少なくとも部分的に取り囲まれている、モジュール。
  11. 　前記第１主面に垂直な方向から見たとき、前記導体壁状部材は、前記第１部品の外周を取り囲む枠状部材である、請求項１０に記載のモジュール。
  12. 　前記基板は、前記第１主面とは反対側に第２主面を有し、前記第２主面に第２部品が実装されている、請求項７または８に記載のモジュール。
  13. 　前記導体壁状部材は、前記シールド膜に接していない、請求項１０または１１に記載のモジュール。
  14. 　前記第１部品および前記導体壁状部材が、第１封止樹脂によって封止されている、請求項１０、１１および１３のいずれか１項に記載のモジュール。
  15. 　前記第１グランド導体は、開口部を有し、前記第１部品には信号線がつながっており、前記信号線は、前記開口部の内部を通る、請求項１０から１４のいずれか１項に記載のモジュール。
PCT/JP2020/028654 2019-08-01 2020-07-27 モジュール WO2021020332A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/649,401 US20220159825A1 (en) 2019-08-01 2022-01-31 Module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-142317 2019-08-01
JP2019142317 2019-08-01
JP2020-122281 2020-07-16
JP2020122281 2020-07-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/649,401 Continuation US20220159825A1 (en) 2019-08-01 2022-01-31 Module

Publications (1)

Publication Number Publication Date
WO2021020332A1 true WO2021020332A1 (ja) 2021-02-04

Family

ID=74229133

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/028654 WO2021020332A1 (ja) 2019-08-01 2020-07-27 モジュール

Country Status (2)

Country Link
US (1) US20220159825A1 (ja)
WO (1) WO2021020332A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods

Also Published As

Publication number Publication date
US20220159825A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
CN110036469B (zh) 高频模块
WO2019098316A1 (ja) 高周波モジュール
KR20010104646A (ko) 다층 기판 상의 고주파 회로 모듈
JP7334774B2 (ja) 高周波モジュール
WO2018101381A1 (ja) 高周波モジュール
US20220320008A1 (en) Module
WO2006057424A1 (ja) シールド付きコネクタおよび回路基板装置
KR102279978B1 (ko) 모듈
US11032904B2 (en) Interposer substrate and circuit module
US8791369B2 (en) Electronic component
EP1594353A1 (en) High frequency multilayer printed wiring board
US20230260929A1 (en) Electronic component module
WO2021020332A1 (ja) モジュール
US20230253341A1 (en) Circuit module
JP7010372B2 (ja) 高周波モジュール
US9437559B2 (en) High-frequency module
JP2009212263A (ja) 電子回路モジュール
JP7036087B2 (ja) モジュール
WO2021020331A1 (ja) モジュール
KR102279979B1 (ko) 모듈
US10057977B2 (en) Wiring board and electronic device
US20220304201A1 (en) Module
WO2024004846A1 (ja) モジュール
WO2023053762A1 (ja) モジュール
WO2021131663A1 (ja) モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20847271

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20847271

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP