JP5146019B2 - 高周波モジュールとこれを用いた電子機器 - Google Patents

高周波モジュールとこれを用いた電子機器 Download PDF

Info

Publication number
JP5146019B2
JP5146019B2 JP2008057452A JP2008057452A JP5146019B2 JP 5146019 B2 JP5146019 B2 JP 5146019B2 JP 2008057452 A JP2008057452 A JP 2008057452A JP 2008057452 A JP2008057452 A JP 2008057452A JP 5146019 B2 JP5146019 B2 JP 5146019B2
Authority
JP
Japan
Prior art keywords
shield
terminal
substrate
ground
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008057452A
Other languages
English (en)
Other versions
JP2009218258A (ja
Inventor
久永 三好
元祥 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008057452A priority Critical patent/JP5146019B2/ja
Publication of JP2009218258A publication Critical patent/JP2009218258A/ja
Application granted granted Critical
Publication of JP5146019B2 publication Critical patent/JP5146019B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface

Description

本発明は、高周波モジュールに関するものである。
従来の電子部品モジュールにおいて、基板上には複数の電子部品が実装され、高周波回路が形成されている。このような高周波回路を覆うように、シールドカバーが基板へはんだ付け接続されて、高周波回路をシールドする。ここでこれらの電子部品の中には、半導体素子や水晶発振子などのように多くのノイズを発生する部品を含み、シールドケースはこれらの電子部品から発生するノイズの漏洩も防ぐ。なお、このシールドカバーとしては金属製の薄板を加工したものが用いられている。そして、このような従来のモジュールでは、シールドカバーと接続された基板の導体は基板に実装された電子部品のグランドとも基板内で接続されていた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００２−９４２０４号公報
しかしながら一般に全周波数領域で安定した０電位のグランド導体を得ることは難しい。なぜなら安定した０電位を得るには、はんだ付け等によりグランド導体を面性比で１００％マザーボードのグランド導体と接続する必要があるが、特にモジュール化された基板において裏面のグランド端子はグランド導体のごく一部を利用しているだけで面積比では１００％より小さい。さらに導体は高周波領域では分布定数回路で表される挙動を示し、安定した０電位を得ることは難しくなる。さらに基板自身の共振現象や信号ラインとの結合によりグランド導体が電位を有することとなる。
そして従来のモジュールでは、シールドカバーと電子部品のグランドとは基板内で接続されているので、シールドケースも電位を有することとなる。従って、シールドケースを被せても完全に高周波回路をシールドすることが難しく、電子部品が発生するノイズが漏洩しやすくなるという課題を有していた。極端な例としてはシールドカバーを被せないほうが、被せた場合よりノイズの漏洩が大きい場合もある。そこで、本発明は、この問題を解決したもので、電子部品などが発生するノイズ信号の漏洩し難いモジュールを提供することを目的としたものである。
この目的を達成するために本発明のモジュールは、基板と、この基板の表面に電子部品が搭載されて形成された高周波回路と、この高周波回路のグランドと接続されたグランドパターンと、このグランドパターンに対し第１のスルーホールを介して接続されるとともに前記基板の裏面に設けられたグランド端子と、前記基板の裏面に設けられるとともに、前記高周波回路と接続された信号端子と、前記高周波回路を覆う金属製のシールド導体と、前記シールド導体に接続されるとともに、前記基板の裏面に設けられたシールド端子と、前記基板の内層に設けられ、前記シールド導体と前記シールド端子との間を接続する接続導体とを備え、前記グランドパターンおよび前記グランド端子とは共に、前記シールド導体ならびに前記シールド端子と分離されて設けられ、前記シールド端子は、グランド端子と前記信号端子とを囲うように配置されるとともに、複数個のシールド端子が断続して配置されることによって形成され、前記シールド端子同士の間隔は、前記高周波回路における最も高い周波数の波長の４分の１以下の長さとした高周波モジュールにおいて、シールド導体は、基板の側面全周に設けられるとともに、前記接続導体は、前記シールド端子と接続された複数個の第２のスルーホールと、これらの第２のスルーホールに接続された中継パターンと、この中継パターンに接続され、かつ前記シールド導体と接続される接続部を含み、これらの第２のスルーホール同士の間隔は、高周波回路における最も高い周波数の波長の４分の１以下の距離としたものである。これにより初期の目的を達成することができる。
以上のように本発明によれば、基板に実装された電子部品のグランドとシールド導体が基板内で接続されることがないので、シールド導体はより電位がゼロに近づき、安定したグランドをとることができる。これにより、モジュールのシールド性を向上させ、電子部品のノイズの漏洩や放射を低減できるという効果がある。
また、逆にノイズがモジュールの外部から高周波回路へ飛び込みにくくできる。更に、グランド導体を小型化できるので、小型のモジュールを実現できる。
（実施の形態１）
以下、本実施の形態について図面を用いて説明する。図１は本実施の形態におけるモジュールの断面図である。図１において本実施の形態におけるモジュール１では、半導体素子２や水晶振動子３などの複数個の電子部品が基板４の表面に実装され、基板４上に高周波回路が形成されている。基板４の表側にはシールドカバー５（シールド導体の一例として用いた）が装着され、シールドカバー５がこれらの電子部品を覆う構造を有している。なお、本実施の形態において基板４には、４層の多層基板を用いている。
半導体素子２のグランド端子は、ハンダバンプによって基板４の表面に設けられたグランドパターン６へと接続されている。このグランドパターン６は、スルーホール７ａ、７ｂを経由して基板４の裏面に設けられたグランド端子８に接続される。なお、本実施の形態において、基板４の２層目はグランド層であり、この層には中継グランドが設けられている。この中継グランドとグランドパターンとの間はスルーホール７ａによって接続され、中継グランドとグランド端子８との間はスルーホール７ｂによって接続されている。また水晶振動子３や他の一部の電子部品のグランド端子も同様にスルーホール（図示せず）によって中継グランドへと接続されている。
一方、半導体素子２の信号端子は、スルーホール９ａ、９ｂを介して基板４の裏面に設けられた信号端子１０ａへと接続される。なお、本実施の形態において第３層目は信号線を配線する層であり、この層には中継パターンが設けられている。この中継パターンと表面との間はスルーホール９ａによって接続され、中継パターンと信号端子１０ａとの間はスルーホール９ｂによって接続されている。このように中継パターンを用いることにより、狭いピッチの半導体素子を用いることができる。また、一部の電子部品の信号端子は、基板４を全貫通するスルーホール（図示せず）を介して、基板４の裏面に設けられた信号端子１０ｂに接続されている。つまり中継パターンを介さないで接続されるので、信号線の距離を最短の距離で接続することができる。従って、高周波信号の損失を小さくできる。さらに、他のパターンとの結合容量を小さくできるので、ノイズがスルーホール９ａ、９ｂに飛び込み難くなり、信号端子１０ｂからノイズ信号などの不要な信号が出力されにくくなる。シールド端子１１は、基板における裏面の周辺部に配置され、電気的にはシールドカバー５に対してのみ接続されている。ここでシールド端子１１は複数個のシールド端子１１が断続的に配置されることで形成される。そしてこれらのシールド端子１１に囲まれた領域に、グランド端子８、信号端子１０ａ、信号端子１０ｂが配置される。ここで、これらシールド端子１１同士の間には、シールド端子１１同士の間隔は、モジュール１で使用する信号の中で最も高い周波数の信号における波長の長さの１／４以下の間隔としておく。これにより、高周波信号がモジュール１の外へ漏れ、外部機器へ影響などを与え難くなる。
なお本実施の形態では、シールド端子１１、グランド端子８、信号端子１０ａ、信号端子１０ｂとは全て同じ形状、同じ大きさとしたが、これは異なる大きさや、形状としても良い。また、シールド端子１１をロの字やコの字、あるいはＩ字形状としても良い。
接続導体１２は、シールド端子１１とシールドカバー５との間を接続する。本実施の形態において接続導体１２は、シールド端子１１と接続されたスルーホール１２ａと、このスルーホール１２ａに接続された中継パターン１２ｂと、この中継パターン１２ｂに接続された接続部１２ｃとから形成される。ここで、接続部１２ｃは、基板４の側面に設けられた切り欠きの内周面に形成される。この切り欠きには、シールドカバー５の側面から延在して形成された脚５ａが挿入され、この脚５ａと接続部１２ｃとの間が導電性の接続部材によって接続されている。なお、本実施の形態において接続部材には鉛フリーのはんだを用いている。また、本実施の形態では中継パターン１２ｂは基板４の第３層目に設けたが、これは基板４の表面層や他の内層に設けても良い。さらに、接続部１２ｃは基板４の側面に設けたが、これは基板４の表面側に設けても良い。なおこの場合脚５ａは、接続部１２ｃと対向するようにシールドカバー５の側面から折り曲げて形成される。
以上のような構成においてシールドカバー５は接続導体１２を経由してシールド端子１１とのみ接続されている。またこのシールド端子１１は中継パターン１２ｂを介し他のシールド端子１１に接続される。ここで、シールド端子１１や接続導体１２は共に、半導体素子２などの電子部品のグランド端子、グランドパターン６や中継グランド、スルーホール７ａ、スルーホール７ｂさらにはグランド端子８とは基板４のなかでは互いに分離され独立して相互に接続されていない。
以上のような構成により、基板４に実装された半導体素子２や水晶振動子３などの電子部品のグランドとシールドカバー５とが、基板４内で接続されることがない。これにより、シールドカバーはより電位がゼロに近づき、安定したグランドをとることができる。これにより、モジュール１のシールド性が向上し、半導体素子２や水晶振動子３などの電子部品が発するノイズの漏洩や放射を低減できる。また、逆に外来のノイズがモジュール１内の高周波回路へ飛び込みにくくできる。更に、このようにシールド性が強化されることにより、グランド導体は小さくてもノイズの放射などが少なくできるので、グランド導体を小型化できる。従って、モジュール１を小型化することもできる。
さらにまた、スルーホール１２ａ同士の間隔も使用する高周波信号の波長の長さの１／４以下の間隔で形成されることとなるので、高周波信号がモジュール１の外へ漏れ、外部機器へ影響などを与え難くなる。
図２は、本実施の形態における電子機器の要部断面図である。図３はモジュール１の裏面電極を示す平面図である。図２において、本実施の形態における電子機器２１は、マザー基板２２の上面にモジュール１が装着されている。マザー基板２２の上面には、グランド端子８、信号端子１０ａ、信号端子１０ｂ、シールド端子１１のそれぞれと対応する位置に接続ランドが設けられている。ここで、モジュール１において、隣接したシールド端子１１の間にシールド端子１１の不形成部を設けておく。これにより、マザー基板２２においてこの不形成部と対応する位置は、接続ランドが形成されない。従って、シールド端子１１に対応する接続ランドの間を通して配線パターンを形成できる。
（実施の形態２）
以下、本実施の形態について図面を用いて説明する。図４は、本実施の形態におけるモジュールの断面図である。図４において、図１と同じものには、同じ番号を用いて、その説明は簡略化している。
図４において、本実施の形態におけるモジュール３１は、実施の形態１におけるモジュール１に対し、基板４の表面側には樹脂層３２が形成され、この樹脂層３２内に半導体素子２や水晶振動子３を含む電子部品が埋設されている。なお、本実施の形態では、樹脂層３２の側面と基板４の側面と一直線上にならぶように形成されている。
さらに、本実施の形態におけるモジュール３１では、シールドカバー５に代えてシールド導体３３が形成されている。このシールド導体３３は、樹脂層３２の上面ならびに側面、さらに基板４の側面の全面に形成されている。これにより、モジュール３１は基板４の裏面以外がシールド導体３３でシールドされる。従って、さらにシールド性が良好なモジュールを実現できる。
なお本実施の形態におけるシールド導体３３は、めっきにより形成されているが、これは銀ペーストなどのような導体ペーストによって形成しても良い。このようにすれば、シールド導体３３の形成がメッキに比べ容易であり、生産性が良好なモジュールを実現できる。
また、本実施の形態では基板側面の全面にシールド導体３３を形成したが、基板４の側面の一部にシールド導体３３の不形成部を設けても良い。このようにすれば、シールド導体３３の不形成部同士で複数個の基板４を連結した状態で、半導体素子２や水晶振動子３などの電子部品の実装や、樹脂層３２の形成、さらにはシールド導体３３のメッキ作業を行うことができるので、非常に生産性が良好なモジュールを得ることができる。
本発明にかかる高周波モジュールは、シールド性が良好であるという効果を有し、高周波回路が搭載されたモジュール等に用いると有用である。
本発明の実施の形態１におけるモジュールの断面図 同、電子機器の要部断面図 同、モジュールの裏面電極を示す平面図 本発明の実施の形態２におけるモジュールの断面図
符号の説明
１ モジュール
２ 半導体素子
３ 水晶振動子
４ 基板
５ シールドカバー
５ａ 脚
６ グランドパターン
７ａ スルーホール
７ｂ スルーホール
８ グランド端子
９ａ スルーホール
９ｂ スルーホール
１０ａ 信号端子
１０ｂ 信号端子
１１ シールド端子
１２ 接続導体
１２ａ スルーホール
１２ｂ 中継パターン
１２ｃ 接続部
２１ 電子機器
２２ マザー基板
３１ モジュール
３２ 樹脂層
３３ シールド導体

Claims (2)

  1. 基板と、この基板の表面に電子部品が搭載されて形成された高周波回路と、この高周波回路のグランドと接続されたグランドパターンと、このグランドパターンに対し第１のスルーホールを介して接続されるとともに前記基板の裏面に設けられたグランド端子と、前記基板の裏面に設けられるとともに、前記高周波回路と接続された信号端子と、前記高周波回路を覆う金属製のシールド導体と、前記シールド導体に接続されるとともに、前記基板の裏面に設けられたシールド端子と、前記基板の内層に設けられ、前記シールド導体と前記シールド端子との間を接続する接続導体とを備え、前記グランドパターンおよび前記グランド端子とは共に、前記シールド導体ならびに前記シールド端子と分離されて設けられ、前記シールド端子は、グランド端子と前記信号端子とを囲うように配置されるとともに、複数個のシールド端子が断続して配置されることによって形成され、前記シールド端子同士の間隔は、前記高周波回路における最も高い周波数の波長の４分の１以下の長さとした高周波モジュールにおいて、シールド導体は、基板の側面全周に設けられるとともに、前記接続導体は、前記シールド端子と接続された複数個の第２のスルーホールと、これらの第２のスルーホールに接続された中継パターンと、この中継パターンに接続され、かつ前記シールド導体と接続される接続部を含み、これらの第２のスルーホール同士の間隔は、高周波回路における最も高い周波数の波長の４分の１以下の距離とした高周波モジュール。
  2. マザー基板と、このマザー基板上に装着された請求項１に記載の高周波モジュールとを備え、前記高周波モジュールの裏面には、隣接したシールド端子の間に設けられた前記シールド端子不形成部を設けるとともに、前記マザー基板には、配線パターンと、グランド端子と信号端子およびシールド端子のそれぞれと対応する位置に設けられた接続ランドが形成され、前記配線パターンは前記マザー基板において前記不形成部に対応する位置を通して配線された電子機器。
JP2008057452A 2008-03-07 2008-03-07 高周波モジュールとこれを用いた電子機器 Expired - Fee Related JP5146019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008057452A JP5146019B2 (ja) 2008-03-07 2008-03-07 高周波モジュールとこれを用いた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057452A JP5146019B2 (ja) 2008-03-07 2008-03-07 高周波モジュールとこれを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2009218258A JP2009218258A (ja) 2009-09-24
JP5146019B2 true JP5146019B2 (ja) 2013-02-20

Family

ID=41189865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057452A Expired - Fee Related JP5146019B2 (ja) 2008-03-07 2008-03-07 高周波モジュールとこれを用いた電子機器

Country Status (1)

Country Link
JP (1) JP5146019B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6508920B2 (ja) * 2014-11-13 2019-05-08 太陽誘電株式会社 弾性波デバイスおよび送受信デバイス
JP6593556B2 (ja) * 2017-01-27 2019-10-23 株式会社村田製作所 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
CN111033722B (zh) * 2017-09-04 2023-12-12 株式会社村田制作所 高频模块及其制造方法
KR20220164305A (ko) * 2021-06-04 2022-12-13 삼성전자주식회사 전자 장치에서의 쉴드 구조 및 그 동작 방법

Also Published As

Publication number Publication date
JP2009218258A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
JPWO2018164158A1 (ja) 高周波モジュール
US8102669B2 (en) Chip package structure with shielding cover
JP5750528B1 (ja) 部品内蔵回路基板
US20080003846A1 (en) Circuit board unit
JP2014027559A (ja) Ｅｂｇ構造体および回路基板
JP5146019B2 (ja) 高周波モジュールとこれを用いた電子機器
JP6973667B2 (ja) 回路基板及び電子機器
CN110506454B (zh) 基板间连接构造
JP2007059533A (ja) 回路モジュール
JPWO2006093155A1 (ja) 基板間接続コネクタ及び基板間接続コネクタを用いた回路基板装置
EP1594353A1 (en) High frequency multilayer printed wiring board
CN1972561A (zh) 印刷电路板
JP2015176966A (ja) 電子機器
JP2006211620A (ja) フィルタ及びデュプレクサ
JPWO2008010445A1 (ja) 多層プリント回路基板
JP2008112832A (ja) 高周波ユニット、及び高周波ユニットの製造方法
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP2014053445A (ja) 回路基板および複合モジュール
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
US7414321B2 (en) Wiring configuration for semiconductor component
JP2008124167A (ja) 高周波モジュールと、これを用いた電子機器
JP2004056155A (ja) モジュール部品
US20070089901A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2011108719A (ja) 高周波装置
US20220310317A1 (en) Electronic component module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees