CN110506454B - 基板间连接构造 - Google Patents
基板间连接构造 Download PDFInfo
- Publication number
- CN110506454B CN110506454B CN201780089005.8A CN201780089005A CN110506454B CN 110506454 B CN110506454 B CN 110506454B CN 201780089005 A CN201780089005 A CN 201780089005A CN 110506454 B CN110506454 B CN 110506454B
- Authority
- CN
- China
- Prior art keywords
- signal
- pad
- signal line
- line conductor
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09281—Layout details of a single conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
具有:信号线导体(22),其设置于印刷基板(100)的表层;信号线导体(24),其从信号线导体(22)向信号焊盘(21)的方向延伸,在与信号焊盘(21)之间形成电容成分;以及信号线导体(23),其从信号线导体(22)与信号线导体(24)的连接部分支而延伸,与信号焊盘(21)电连接。
Description
技术领域
本发明涉及通过焊锡凸块使基板间的电极焊盘电连接的基板间连接构造。
背景技术
在BGA(Ball Grid Array)类型的模块中,采用通过焊锡凸块使基板间的电极电连接的基板间连接构造。
在现有的基板间连接构造中,存在如下构造:为了减少形成于电介质基板上的焊盘与位于电介质基板的内层的接地导体之间的寄生电容成分来改善高频特性,去除位于焊盘正下方的接地导体而成为贯通孔。但是,接地导体的贯通孔成为引起与位于电介质基板的内层的布线之间的耦合的要因,因此,有时无法用于基板间连接构造。
例如,在专利文献1中记载了改善高频特性而不设置接地导体的贯通孔的构造。在专利文献1所记载的连接基材和半导体元件的构造中,在基材中,设定镀覆短截线的长度和外部电极焊盘的形状,以使得镀覆短截线和外部电极焊盘在期望的频率范围内示出电容性。
此外,通过将从外部电极焊盘到半导体元件的与电极焊盘连接的部分为止的导体布线限定在镀覆短截线或外部电极焊盘的电气影响波及的范围内,实现均匀的阻抗线路。
现有技术文献
专利文献
专利文献1:日本特开2001-168236号公报
发明内容
发明要解决的问题
但是,在专利文献1所代表的现有的基板间连接构造中,在要得到阻抗的匹配所需要的对地电容成分的情况下,需要增大与接地导体对置的信号线导体的尺寸。因此,存在阻抗匹配电路的尺寸增大这样的课题。
本发明解决上述课题,其目的在于,得到能够使阻抗匹配电路小型化的基板间连接构造。
用于解决问题的手段
本发明的基板间连接构造具有:平板状接地导体,其设置于第1电介质基板的内层;第1信号焊盘,其设置于第1电介质基板的表层;第1接地焊盘,其在第1电介质基板的表层设置于第1信号焊盘的周围;柱状导体,其使平板状接地导体和第1接地焊盘电连接;第1信号线导体,其设置于第1电介质基板的表层或内层;第2信号线导体,其从第1信号线导体向第1信号焊盘的方向延伸,在与第1信号焊盘之间形成电容成分;第3信号线导体,其从第1信号线导体与第2信号线导体的连接部分支而延伸,与第1信号焊盘电连接;第2信号焊盘,其设置于第2电介质基板的表层;第2接地焊盘,其在第2电介质基板的表层设置于第2信号焊盘的周围;信号凸块,其将第1信号焊盘和第2信号焊盘电连接;以及接地凸块,其将第1接地焊盘和第2接地焊盘电连接。
发明的效果
根据本发明,在位于第1电介质基板的内层的平板状接地导体未设置贯通孔,即使为了使阻抗匹配电路小型化而减小第3信号线导体,也能够通过形成于第1信号焊盘与第2信号线导体之间的电容成分确保阻抗的匹配所需要的电容。由此,能够使阻抗匹配电路小型化。
附图说明
图1A是示出具有本发明的实施方式1的基板间连接构造的模块的结构的剖视图。图1B是示出沿着图1A的A-A’线切断具有实施方式1的基板间连接构造的模块的状况的截面向视图。图1C是示出沿着图1A的B-B’线切断具有实施方式1的基板间连接构造的模块的状况的截面向视图。
图2A是示出不具有信号间电容形成部的印刷基板的表层中的导体图案的图。图2B是示出具有信号间电容形成部的印刷基板的表层中的导体图案的图。图2C是示出具有图2A的印刷基板的基板间连接构造和具有图2B的印刷基板的基板间连接构造各自的反射特性的电磁场仿真结果的曲线图。
图3A是示出具有本发明的实施方式2的基板间连接构造的模块的结构的剖视图。图3B是示出沿着图3A的A-A’线切断具有实施方式2的基板间连接构造的模块的状况的截面向视图。图3C是示出沿着图3A的B-B’线切断具有实施方式2的基板间连接构造的模块的状况的截面向视图。
图4A是示出具有本发明的实施方式3的基板间连接构造的模块的结构的剖视图。图4B是示出沿着图4A的A-A’线切断具有实施方式3的基板间连接构造的模块的状况的截面向视图。图4C是示出沿着图4A的B-B’线切断具有实施方式3的基板间连接构造的模块的状况的截面向视图。
图5A是示出具有本发明的实施方式4的基板间连接构造的模块的结构的剖视图。图5B是示出沿着图5A的A-A’线切断具有实施方式4的基板间连接构造的模块的状况的截面向视图。图5C是示出沿着图5A的B-B’线切断具有实施方式4的基板间连接构造的模块的状况的截面向视图。
具体实施方式
下面,为了更加详细地说明本发明,按照附图对用于实施本发明的方式进行说明。
实施方式1
图1A是示出具有本发明的实施方式1的基板间连接构造的模块1的结构的剖视图,示出沿着图1B的C-C’线切断模块1的状况。图1B是示出沿着图1A的A-A’线切断模块1的状况的截面向视图。A-A’线是在厚度方向上对接地焊盘14、信号焊盘21、信号线导体22、信号线导体23和信号线导体24分别进行二分割的线。图1C是示出沿着图1A的B-B’线切断模块1的状况的截面向视图。B-B’线是在厚度方向上对平板状接地导体11进行二分割的线。
模块1具有印刷基板100和半导体基板600,通过实施方式1的基板间连接构造使印刷基板100与半导体基板600之间的电极焊盘电连接。
印刷基板100是将1个或多个平板状接地导体11设置于内层而成的第1电介质基板。如图1C所示,平板状接地导体11是设置于印刷基板100的内层一面的实心地线。
例如,在图1A中,在印刷基板100的内层设置有2层平板状接地导体11。2层平板状接地导体11之间通过作为柱状导体的多个接地通孔12电连接而确保相同电位。通过设置多个平板状接地导体11,能够使接地焊盘14更加牢固地接地。
在印刷基板100的表面设置有接地焊盘14、信号焊盘21、信号线导体22、信号线导体23和信号线导体24。如图1B所示,接地焊盘14是在印刷基板100的表层设置于信号焊盘21的周围的第1接地焊盘。此外,如图1A所示,接地焊盘14通过柱状导体即接地通孔13而与平板状接地导体11电连接,从而成为接地电位。信号焊盘21是设置于印刷基板100的表层的第1信号焊盘。
信号线导体22是设置于印刷基板100的表层的第1信号线导体,端部与信号线导体23和信号线导体24双方连接。
另外,在图1A和图1B中,示出配置于印刷基板100的表层的信号线导体22,但是,信号线导体22也可以是配置于印刷基板100的内层的信号线导体。
如图1B所示,信号线导体23是从信号线导体22与信号线导体24的连接部分支延伸而与信号焊盘21电连接的第3信号线导体。
例如,为了得到阻抗的匹配所使用的电容并使阻抗匹配电路小型化,信号线导体23由如下布线构成:布线宽度比信号线导体22和信号线导体24窄,并且,以绕远到达信号焊盘21的方式屈曲。
这样,在将信号线导体23的尺寸设计为较小时,信号线导体23中的对地电容成分减少。
信号线导体24是从信号线导体22向信号焊盘21的方向延伸的前端开放的第2信号线导体,在与信号焊盘21之间形成电容成分。例如,信号线导体24的前端部延伸到信号焊盘21的附近,信号焊盘21和信号线导体24对置,由此,在信号焊盘21与信号线导体24之间形成有与间隔G对应的电容成分。将该部位称为信号间电容形成部25。
此外,如图1B所示,信号线导体24也可以是还沿着信号焊盘21的周缘延伸的构造。在该构造中,信号焊盘21和信号线导体24接近的部分、即信号间电容形成部25较长,因此,形成于信号间电容形成部25的电容成分增加。
另外,在图1A中,当使间隔G小于平板状接地导体11与信号线导体24之间的距离H时,形成于信号间电容形成部25的电容成分增加。
在实施方式1的基板间连接构造中,即使减小信号线导体23而使对地电容成分减少,也能够通过形成于信号间电容形成部25的电容成分和信号线导体24中的对地电容成分确保阻抗的匹配所需要的电容。
半导体基板600是将接地焊盘61和信号焊盘71设置于背面而成的第2电介质基板。在半导体基板600的内层设置有布线层601,在布线层601设置有接地导体62和信号线导体72。
接地焊盘61是设置于半导体基板600的表层的第2接地焊盘,与设置于半导体基板600的内层的接地导体62电连接。
信号焊盘71是设置于半导体基板600的表层的第2信号焊盘,与设置于半导体基板600的内层的信号线导体72电连接。
在以印刷基板100的表面和半导体基板600的背面对置的方式进行配置后,接地焊盘14和接地焊盘61通过接地凸块41电连接,信号焊盘21和信号焊盘71通过信号凸块51电连接。
接地凸块41和信号凸块51是焊锡凸块,例如,通过对焊锡进行熔融并固化,电极焊盘间电连接。
如图1C所示,在实施方式1的基板间连接构造中,在平板状接地导体11未设置有贯通孔。因此,即使分离以图1A所示的B-B’线为边界的上方的电路和下方的电路,上方的电路的功能也不会变化。
接着,说明有无信号间电容形成部25对阻抗匹配电路的尺寸造成的影响。
图2A是示出不具有信号间电容形成部25的印刷基板1000的表层中的导体图案的图。图2B是示出具有信号间电容形成部25的印刷基板100的表层中的导体图案的图。图2C是示出具有图2A的印刷基板1000的基板间连接构造和具有图2B的印刷基板100的基板间连接构造各自的反射特性的电磁场仿真结果的曲线图。另外,在电磁场仿真中使用三维电磁场解析工具。
印刷基板1000中的信号线导体240是从信号线导体22延伸的信号线导体,是代替印刷基板100中的信号线导体24进行设置的。信号线导体240与信号线导体24不同,向远离信号焊盘21的方向延伸,在印刷基板1000未形成有信号间电容形成部25。
在图2C中,设印刷基板100和印刷基板1000各自的介电常数为3.3,设布线层601的介电常数为3.5,设特性阻抗为50Ω进行仿真。此外,具有印刷基板1000的基板间连接构造和具有印刷基板100的基板间连接构造均设计成在同一频率(42GHz附近)具有匹配点。由此,具有印刷基板1000的基板间连接构造的反射特性曲线a和具有印刷基板100的基板间连接构造的反射特性曲线b大致相同,两者是同等的性能。
当构成为不具有信号间电容形成部25的基板间连接构造的反射特性和具有信号间电容形成部25的基板间连接构造的反射特性成为同等的性能时,如图2A和图2B所示,信号线导体23和23A的纸面左右方向的长度L出现显著的差异。
如图2A所示,不具有信号间电容形成部25的基板间连接构造的信号线导体23A为L=0.40mm,但是,如图2B所示,具有信号间电容形成部25的基板间连接构造的信号线导体23成为L=0.37mm。
即,信号间电容形成部25在阻抗匹配电路的小型化方面是有效的。
另外,在图1A中,示出印刷基板100与半导体基板600之间的基板间连接构造,但是,能够通过焊锡凸块使基板间的电极焊盘电连接即可,也可以是其他种类的基板。例如,也可以代替半导体基板600而使用印刷基板,还可以使用陶瓷基板等。
在图1B中,示出将多个接地焊盘14分别独立地设置于印刷基板100的表层的情况,但是,也可以在印刷基板100的表层电连接有多个接地焊盘14。该情况下,接地焊盘形成于阻焊剂的开口。
如上所述,在实施方式1的基板间连接构造中,在位于印刷基板100的内层的平板状接地导体11未设置贯通孔,即使为了使阻抗匹配电路小型化而减小信号线导体23,也能够通过形成于信号间电容形成部25的电容成分和信号线导体24中的对地电容成分确保阻抗的匹配所需要的电容。由此,能够使阻抗匹配电路小型化。
此外,利用沿着信号焊盘21的周缘延伸的布线构成信号线导体24,由此,信号间电容形成部25较长,容易得到电容值。
实施方式2
图3A是示出具有本发明的实施方式2的基板间连接构造的模块1A的结构的剖视图,示出沿着图3B的C-C’线切断模块1A的状况。图3B是示出沿着图3A的A-A’线切断模块1A的状况的截面向视图。A-A’线是在厚度方向上对接地焊盘14、信号焊盘21、信号线导体22、信号线导体23和信号线导体24A分别进行二分割的线。图3C是示出沿着图3A的B-B’线切断模块1A的状况的截面向视图。B-B’线是在厚度方向上对平板状接地导体11进行二分割的线。
另外,在图3A、图3B和图3C中,对与图1A、图1B和图1C相同的结构要素标注相同标号并省略说明。
模块1A具有印刷基板100A和半导体基板600,通过实施方式2的基板间连接构造使印刷基板100A与半导体基板600之间的电极焊盘电连接。
印刷基板100A是将1个或多个平板状接地导体11设置于内层而成的第1电介质基板。如图3C所示,平板状接地导体11是设置于印刷基板100A的内层一面的实心地线,未设置贯通孔。
例如,在图3A中,在印刷基板100A的内层设置有2层平板状接地导体11。2层平板状接地导体11之间通过作为柱状导体的多个接地通孔12电连接而确保相同电位。通过设置多个平板状接地导体11,能够使接地焊盘14更加牢固地接地。
在印刷基板100A的表面设置有接地焊盘14、信号焊盘21、信号线导体22、信号线导体23和信号线导体24A。
信号线导体24A是由从图3B所示的信号线导体22延伸的部分、设置于图3A所示的印刷基板100A的内层的信号线导体27、和图3A所示的信号线通孔26构成的第2信号线导体。例如,在信号线导体24A中,从信号线导体22向信号焊盘21的方向延伸的部分通过信号线通孔26而与信号线导体27电连接。
信号线导体27以在印刷基板100A的厚度方向上与信号焊盘21对置的方式延伸到包含信号焊盘21的正下方的区域,在信号焊盘21与信号线导体27之间形成有电容成分。将该部分称为信号间电容形成部25A。
另外,信号线导体27的前端部能够采用圆形、矩形等形状。
在实施方式2的基板间连接构造中,即使为了使阻抗匹配电路小型化而将信号线导体23的尺寸设计为较小,也能够通过形成于信号间电容形成部25A的电容成分确保阻抗的匹配所需要的电容。
在实施方式2的基板间连接构造中,信号焊盘21的焊盘面和信号线导体27的布线面(信号线导体27的宽度方向的面)对置,因此,与实施方式1那样使信号焊盘21和信号线导体24接近的构造相比,得到较高的电容值。
因此,与实施方式1所示的构造相比,即使减小信号线导体23的尺寸,也能够确保阻抗的匹配所需要的电容。
一般的印刷基板中的导体图案的间隔为100~200μm左右,在实施方式1的基板间连接构造中,得到阻抗的匹配所需要的电容的间隔G成为数十μm左右。
与此相对,在实施方式2的基板间连接构造中,根据信号线导体27的尺寸和内层位置得到适当的电容值。因此,不需要进行数十μm级的导体图案的微细加工。
如上所述,在实施方式2的基板间连接构造中,信号线导体27设置于印刷基板100A的内层,在印刷基板100A的厚度方向上与信号焊盘21对置。通过具有该结构,在实施方式1所示的效果的基础上,印刷基板100A不需要表层的微细布线。由此,能够采用标准的印刷基板,基板选择的自由度高,还能够实现基板成本的降低。
实施方式3
图4A是示出具有本发明的实施方式3的基板间连接构造的模块1B的结构的剖视图,示出沿着图4B的C-C’线切断模块1B的状况。图4B是示出沿着图4A的A-A’线切断模块1B的状况的截面向视图。A-A’线是在厚度方向上对接地焊盘14、信号焊盘21、信号线导体22、信号线导体23和信号线导体24B分别进行二分割的线。图4C是示出沿着图4A的B-B’线切断模块1B的状况的截面向视图。B-B’线是在厚度方向上对平板状接地导体11进行二分割的线。
模块1B具有印刷基板100B和半导体基板600,通过实施方式3的基板间连接构造使印刷基板100B与半导体基板600之间的电极焊盘电连接。
印刷基板100B是将1个或多个平板状接地导体11设置于内层而成的第1电介质基板。如图4C所示,平板状接地导体11是设置于印刷基板100B的内层一面的实心地线,未设置贯通孔。
例如,在图4A中,在印刷基板100B的内层设置有2层平板状接地导体11。2层平板状接地导体11之间通过作为柱状导体的多个接地通孔12电连接而确保相同电位。通过设置多个平板状接地导体11,能够使接地焊盘14更加牢固地接地。
在印刷基板100B的表面设置有接地焊盘14、信号焊盘21、信号线导体22、信号线导体23和信号线导体24B。
如图4B所示,信号线导体24B是从信号线导体22沿着信号焊盘21的周缘延伸、进而沿着接地焊盘14的周缘延伸的第2信号线导体。
在实施方式3的基板间连接构造中,与实施方式1同样,在信号焊盘21与信号线导体24B之间形成有电容成分,进而,在接地焊盘14与信号线导体24B之间形成有电容成分。将该接地焊盘14与信号线导体24B之间的部分称为信号-接地间电容形成部28。
此外,信号线导体24B沿着信号焊盘21的周缘延伸后,进而沿着接地焊盘14的周缘延伸,与实施方式1所示的信号线导体24相比,布线长度较长。因此,形成于信号线导体24B与平板状接地导体11之间的对地电容成分也增加。
在实施方式3的基板间连接构造中,通过形成于信号间电容形成部25的电容成分、形成于信号-接地间电容形成部28的电容成分、和信号线导体24B中的对地电容成分确保阻抗的匹配所需要的电容。
因此,与实施方式1那样使信号焊盘21和信号线导体24接近的构造相比,实施方式3的基板间连接构造得到较高的电容值,与实施方式1所示的构造相比,即使减小信号线导体23的尺寸,也能够确保阻抗的匹配所需要的电容。
另外,如图4B所示,信号线导体24B延长布线长度而不对接地焊盘14和信号焊盘21的配置进行变更,因此,不会导致阻抗匹配电路的面积的扩大。
如上所述,在实施方式3的基板间连接构造中,信号线导体24B沿着信号焊盘21的周缘延伸而在与信号焊盘21之间形成电容成分,进而,沿着接地焊盘14的周缘延伸而在与接地焊盘14之间形成电容成分。
通过这样构成,能够增加阻抗的匹配所需要的对地电容成分,而不会导致阻抗匹配电路的面积扩大。
实施方式4
图5A是示出具有本发明的实施方式4的基板间连接构造的模块1C的结构的剖视图,示出沿着图5B的C-C’线切断模块1C的状况。图5B是示出沿着图5A的A-A’线切断模块1C的状况的截面向视图。A-A’线是在厚度方向上对接地焊盘14、信号焊盘21、信号线导体22、信号线导体23和信号线导体24C分别进行二分割的线。图5C是示出沿着图5A的B-B’线切断模块1C的状况的截面向视图。B-B’线是在厚度方向上对平板状接地导体11进行二分割的线。
模块1C具有印刷基板100C和半导体基板600,通过实施方式4的基板间连接构造使印刷基板100C与半导体基板600之间的电极焊盘电连接。
印刷基板100C是将1个或多个平板状接地导体11设置于内层而成的第1电介质基板。如图5C所示,平板状接地导体11是设置于印刷基板100C的内层一面的实心地线,未设置贯通孔。
例如,在图5A中,在印刷基板100C的内层设置有2层平板状接地导体11。2层平板状接地导体11之间通过作为柱状导体的多个接地通孔12电连接而确保相同电位。通过设置多个平板状接地导体11,能够使接地焊盘14更加牢固地接地。
在印刷基板100C的表面设置有接地焊盘14、信号焊盘21、信号线导体22、信号线导体23和信号线导体24C。
如图5B所示,信号线导体24C是在信号焊盘21和与信号焊盘21相邻的接地焊盘14之间沿着信号焊盘21的周缘呈环绕状延伸的第2信号线导体。
由于信号线导体24C沿着信号焊盘21的周缘呈环绕状延伸,因此,信号焊盘21与信号线导体24C接近的部分、即信号间电容形成部25变长。由此,与图1B所示的构造相比,形成于信号间电容形成部25的电容成分增加。
进而,与实施方式1所示的信号线导体24相比,信号线导体24C使布线长度延长沿着信号焊盘21的周缘呈环绕状延伸的量。因此,形成于信号线导体24C与平板状接地导体11之间的对地电容成分也增加。
因此,在实施方式4的基板间连接构造中,即使将信号线导体23的尺寸设计为较小,也能够通过形成于信号间电容形成部25的电容成分和信号线导体24C中的对地电容成分确保阻抗的匹配所需要的电容。
因此,与实施方式1那样使信号焊盘21和信号线导体24接近的构造相比,实施方式4的基板间连接构造得到较高的电容值,与实施方式1所示的构造相比,即使减小信号线导体23的尺寸,也能够确保阻抗的匹配所需要的电容。
另外,在图5B中,示出延伸信号焊盘21的半周附近的信号线导体24C,但是,信号线导体24C也可以是延伸半周以上的信号线导体。
此外,如图5B所示,信号线导体24C延长布线长度而不对接地焊盘14和信号焊盘21的配置进行变更,因此,不会导致阻抗匹配电路的面积的扩大。
如上所述,在实施方式4的基板间连接构造中,信号线导体24C在信号焊盘21和与信号焊盘21相邻的接地焊盘14之间沿着信号焊盘21的周缘呈环绕状延伸。通过这样构成,能够增加阻抗的匹配所需要的对地电容成分,而不会导致阻抗匹配电路的面积扩大。
另外,本发明能够在其发明范围内进行各实施方式的自由组合、或各实施方式的任意结构要素的变形、或各实施方式中的任意结构要素的省略。
产业上的可利用性
本发明的基板间连接构造能够使阻抗匹配电路小型化,因此,适用于各种高频传输电路。
标号说明
1、1A~1C:模块;11:平板状接地导体;12、13:接地通孔;14、61:接地焊盘;21、71:信号焊盘;22~24、24A~24C、27、72、240:信号线导体;25、25A:信号间电容形成部;26:信号线通孔;28:接地间电容形成部;41:接地凸块;51:信号凸块;62:接地导体;100、100A~100C、1000:印刷基板;600:半导体基板;601:布线层。
Claims (5)
1.一种基板间连接构造,其特征在于,所述基板间连接构造具有:
平板状接地导体,其设置于第1电介质基板的内层;
第1信号焊盘,其设置于所述第1电介质基板的表层;
第1接地焊盘,其在所述第1电介质基板的表层设置于所述第1信号焊盘的周围;
柱状导体,其将所述平板状接地导体和所述第1接地焊盘电连接;
第1信号线导体,其设置于所述第1电介质基板的表层或内层;
第2信号线导体,其从所述第1信号线导体向所述第1信号焊盘的方向延伸,在与所述第1信号焊盘之间形成电容成分;
第3信号线导体,其从所述第1信号线导体与所述第2信号线导体的连接部分支而延伸,与所述第1信号焊盘电连接;
第2信号焊盘,其设置于第2电介质基板的表层;
第2接地焊盘,其在所述第2电介质基板的表层设置于所述第2信号焊盘的周围;
信号凸块,其将所述第1信号焊盘和所述第2信号焊盘电连接;以及
接地凸块,其将所述第1接地焊盘和所述第2接地焊盘电连接。
2.根据权利要求1所述的基板间连接构造,其特征在于,
所述第2信号线导体沿着所述第1信号焊盘的周缘延伸,所述第2信号线导体的厚度面和所述第1信号焊盘的厚度面在所述第2信号线导体与所述第1信号焊盘之间对置。
3.根据权利要求1所述的基板间连接构造,其特征在于,
所述第2信号线导体设置于所述第1电介质基板的内层,所述第2信号线导体在所述第1电介质基板的厚度方向上与所述第1信号焊盘对置。
4.根据权利要求2所述的基板间连接构造,其特征在于,
所述第2信号线导体还沿着所述第1接地焊盘的周缘延伸,从而在所述第2信号线导体与所述第1接地焊盘之间形成电容成分。
5.根据权利要求2所述的基板间连接构造,其特征在于,
所述第2信号线导体在所述第1信号焊盘和与所述第1信号焊盘相邻的所述第1接地焊盘之间沿着所述第1信号焊盘的周缘呈环绕状延伸。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/014538 WO2018185935A1 (ja) | 2017-04-07 | 2017-04-07 | 基板間接続構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110506454A CN110506454A (zh) | 2019-11-26 |
CN110506454B true CN110506454B (zh) | 2022-01-04 |
Family
ID=63712873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780089005.8A Active CN110506454B (zh) | 2017-04-07 | 2017-04-07 | 基板间连接构造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10588215B2 (zh) |
JP (1) | JP6611986B2 (zh) |
CN (1) | CN110506454B (zh) |
DE (1) | DE112017007145T5 (zh) |
WO (1) | WO2018185935A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6798252B2 (ja) * | 2016-10-31 | 2020-12-09 | 住友電気工業株式会社 | 高周波装置 |
US11419205B1 (en) | 2021-03-04 | 2022-08-16 | Htc Corporation | Circuit board structure and layout structure thereof |
TWI747757B (zh) * | 2021-03-04 | 2021-11-21 | 宏達國際電子股份有限公司 | 電路板結構及其佈局結構 |
US20240176941A1 (en) * | 2021-06-23 | 2024-05-30 | Intel Corporation | Printed circuit board pin field signal routing |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217349A (ja) * | 2000-02-03 | 2001-08-10 | Hitachi Cable Ltd | 入力キャパシタンスの調整方法及びそれを用いた配線基板及び半導体装置 |
CN1568131A (zh) * | 2003-06-18 | 2005-01-19 | 华为技术有限公司 | 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板 |
JP2008078154A (ja) * | 2001-06-26 | 2008-04-03 | Matsushita Electric Works Ltd | モジュラコネクタ |
JP2015015331A (ja) * | 2013-07-04 | 2015-01-22 | 日本電信電話株式会社 | 高周波伝送線路 |
CN106328597A (zh) * | 2015-06-30 | 2017-01-11 | 住友电气工业株式会社 | 可在高频下操作的电子设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3457599B2 (ja) | 1999-12-07 | 2003-10-20 | 松下電器産業株式会社 | 半導体装置 |
TWI302813B (en) * | 2006-01-11 | 2008-11-01 | Via Tech Inc | Circuit board and electronic assembly |
JP4990021B2 (ja) | 2007-05-14 | 2012-08-01 | 三菱電機株式会社 | 高周波伝送線路 |
JP2014093332A (ja) * | 2012-10-31 | 2014-05-19 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
-
2017
- 2017-04-07 WO PCT/JP2017/014538 patent/WO2018185935A1/ja active Application Filing
- 2017-04-07 CN CN201780089005.8A patent/CN110506454B/zh active Active
- 2017-04-07 US US16/490,449 patent/US10588215B2/en active Active
- 2017-04-07 DE DE112017007145.3T patent/DE112017007145T5/de active Pending
- 2017-04-07 JP JP2019511041A patent/JP6611986B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217349A (ja) * | 2000-02-03 | 2001-08-10 | Hitachi Cable Ltd | 入力キャパシタンスの調整方法及びそれを用いた配線基板及び半導体装置 |
JP2008078154A (ja) * | 2001-06-26 | 2008-04-03 | Matsushita Electric Works Ltd | モジュラコネクタ |
CN1568131A (zh) * | 2003-06-18 | 2005-01-19 | 华为技术有限公司 | 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板 |
JP2015015331A (ja) * | 2013-07-04 | 2015-01-22 | 日本電信電話株式会社 | 高周波伝送線路 |
CN106328597A (zh) * | 2015-06-30 | 2017-01-11 | 住友电气工业株式会社 | 可在高频下操作的电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP6611986B2 (ja) | 2019-11-27 |
JPWO2018185935A1 (ja) | 2019-11-07 |
US20200022249A1 (en) | 2020-01-16 |
WO2018185935A1 (ja) | 2018-10-11 |
DE112017007145T5 (de) | 2019-11-28 |
US10588215B2 (en) | 2020-03-10 |
CN110506454A (zh) | 2019-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110506454B (zh) | 基板间连接构造 | |
US10042133B2 (en) | Optical module | |
US9313890B2 (en) | Attenuation reduction structure for high frequency signal contact pads of circuit board | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
JP2003272774A (ja) | Fpcケーブル用コネクタ | |
US10057976B1 (en) | Power-ground co-reference transceiver structure to deliver ultra-low crosstalk | |
US8227699B2 (en) | Printed circuit board | |
US8242377B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
US8841561B1 (en) | High performance PCB | |
JP5146019B2 (ja) | 高周波モジュールとこれを用いた電子機器 | |
JP2013197435A (ja) | 配線基板 | |
JP6808266B2 (ja) | 配線回路基板およびその製造方法 | |
JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
KR100671808B1 (ko) | 반도체 장치 | |
JP2008270363A (ja) | 高周波パッケージ | |
US9166550B2 (en) | System and method for using a reference plane to control transmission line characteristic impedance | |
US6933805B1 (en) | High density capacitor filter bank with embedded faraday cage | |
JP6465451B1 (ja) | 電子回路 | |
US6713853B1 (en) | Electronic package with offset reference plane cutout | |
US9526165B2 (en) | Multilayer circuit substrate | |
WO2016149269A1 (en) | Comprehensive layout strategy for flip chipping integrated circuits | |
JP6352839B2 (ja) | 高周波パッケージ | |
US9437915B2 (en) | Line bridging element for two microstrip lines and method | |
JP7158436B2 (ja) | 回路素子、回路素子の製造方法、及び電気信号伝送方法 | |
WO2021124805A1 (ja) | 電子部品モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |