JP7158436B2

JP7158436B2 - 回路素子、回路素子の製造方法、及び電気信号伝送方法

Info

Publication number: JP7158436B2
Application number: JP2020090920A
Authority: JP
Inventors: 康太倉光
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2020-05-25
Filing date: 2020-05-25
Publication date: 2022-10-21
Anticipated expiration: 2040-05-25
Also published as: US11503714B2; US20210368624A1; JP2021190725A

Description

本開示は、プリント基板に実装する薄膜基板、プリント基板に薄膜基板を実装した回路素子、その回路素子の製造方法、及びその回路素子で電気信号を伝送する方法に関する。

従来、プリント基板に薄膜基板を実装する場合に、伝送線路の接続にはＨａｌｆＶｉａ構造が用いられてきた（例えば、非特許文献１、２を参照。）。図１と図２は、ＨａｌｆＶｉａ構造を説明するための図である。図１は回路素子３００の斜視図、図２は回路素子３００をＹＺ平面で切断したときの断面図である。プリント基板２０は、伝送線路２５、接地のための背面金属２７、上面金属２２、及び背面金属２７と上面金属２２とを導通するスルーホール２１を有する。薄膜基板１０は、表面配線１５、背面金属１８、プリント基板２０の伝送線路２５と接続する底面（ランド）１４、及び表面配線１５とランド１４とを導通する電極（ＨａｌｆＶｉａ）１３を有する。薄膜基板１０の側面に電極１３を構築し、ランド１４と表面配線１５とを接続する構造を「ＨａｌｆＶｉａ構造」と呼ぶ。

"ＳｔａｎｄａｒｄＤｉｍｅｎｓｉｏｎｓａｎｄＴｏｌｅｒａｎｃｅｓＩｌｌｕｓｔｒａｔｉｏｎ"、ｈｔｔｐ：／／ｗｗｗ．ｔｈｉｎｆｉｌｍ．ｃｏｍ／ｄｏｃｓ／ａｔｐ＿ｄｉｍ＿ａｎｄ＿ｔｏｌ．ｐｄｆ、２０２０年３月１０日検索 "Ｘ－ＭＷｐｒｏｂｅ"、ｈｔｔｐｓ：／／ｗｗｗ．ｘｍｉｃｒｏｗａｖｅ．ｃｏｍ／ｗｐ－ｃｏｎｔｅｎｔ／ｕｐｌｏａｄｓ／Ｘ－ＭＷｐｒｏｂｅ＿Ｖ１＿ｗｅｂ．ｐｄｆ、２０２０年３月１０日検索

ＨａｌｆＶｉａ構造の場合、ランド１４とプリント基板２０の伝送線路２５との半田付けや導電性接着剤による導通を確保するために、ランド１４とプリント基板２０の伝送線路２５とで一定値以上の接着面積が必要となり、ランド１４にはある程度の大きさが求められる。例えば、ランド１４の大きさは３００μｍ×３００μｍ程度の面積が求められる。一方、ランド１４がスタブとなり背面金属２７との間に寄生容量を生む。図３は、この状態を電気回路で説明した図である。このような回路で高周波（例えば１０ＧＨｚ以上）の電気信号を伝搬する場合（伝送線路２５から表面配線１５の方向へ（あるいはその逆方向）に電気信号を流す場合）、ランド１４で生じた寄生容量により高周波特性が劣化することになる。

このように、ＨａｌｆＶｉａ構造の回路素子には、プリント基板と薄膜基板との接続性と回路素子の高周波特性との間にトレードオフの関係がある。このトレードオフの関係を考慮すると、ＨａｌｆＶｉａ構造で伝送できる電気信号は、３０ＧＨｚ程度が限界である。つまり、ＨａｌｆＶｉａ構造の回路素子には、３０ＧＨｚ以上の高周波信号に対応することが困難という課題があった。

そこで、本発明は、上記課題を解決するために、３０ＧＨｚ以上の高周波信号に対応できる構造を備える薄膜基板、回路素子、回路素子の製造方法、及び電気信号伝送方法を提供することを目的とする。

上記目的を達成するために、本発明に係る薄膜基板は、裏面に配した裏面配線でプリント基板の伝送線路と接続し、さらにスルーホールで裏面配線と表面配線とを接続することとした。

具体的には、請求項１に記載の回路素子は、
薄膜基板と表面に伝送線路が形成されたプリント基板とを備える回路素子であって、
前記薄膜基板は、
前記薄膜基板の表面と裏面とを電気的に接続するスルーホールと、
前記スルーホールと導通し、前記スルーホールから前記薄膜基板の端まで延伸するように、前記薄膜基板の裏面に配置される裏面配線と、
前記スルーホールと導通し、前記スルーホールから前記薄膜基板の端までの方向とは異なる方向へ、前記薄膜基板の表面に配置される表面配線と、
を備えることを特徴とし、
前記裏面配線は、前記薄膜基板の端側の第１端領域、前記スルーホールと接続する第２端領域、及び前記第１端領域と前記第２端領域との間の中間領域の３つの領域からなり、
前記伝送線路の一端の表面と前記裏面配線の前記第１端領域とが半田で固定するように前記薄膜基板が前記プリント基板に搭載されていること、及び
前記伝送線路と前記裏面配線の前記第２端領域及び前記中間領域とは接していないことを特徴とする。

このとき、請求項２に記載の回路素子のように、前記薄膜基板と前記プリント基板とは接着剤あるいは半田で固定されていることが好ましい。

また、請求項３に記載の回路素子は、前記裏面配線の幅が、前記薄膜基板が搭載されていない領域の前記伝送線路の幅よりも細いことを特徴とする。

請求項４に記載の回路素子の製造方法は、
前記薄膜基板の端から所定距離離れた位置に、前記薄膜基板の表面と裏面とを導通するスルーホールを形成すること、
前記薄膜基板の表面において、前記スルーホールに導通するように表面配線を形成すること、
前記薄膜基板の裏面において、前記スルーホールに導通し、且つ前記薄膜基板の端まで延伸する裏面配線であって、前記薄膜基板の端側の第１端領域、前記スルーホールと接続する第２端領域、及び前記第１端領域と前記第２端領域との間の中間領域の３つの領域からなる前記裏面配線を形成すること、及び
前記プリント基板の表面に形成された伝送線路の一端の表面と、前記裏面配線の前記第１端領域とが半田で固定でき、且つ前記伝送線路と前記裏面配線の前記第２端領域及び前記中間領域とは接しないように前記薄膜基板を前記プリント基板に搭載すること、
を特徴とする。

請求項５に記載の電気信号伝送方法は、
前記薄膜基板の表面に配置された表面配線を伝搬する電気信号を、
前記薄膜基板に形成したスルーホールで前記薄膜基板の裏面へ導通し、
前記薄膜基板の裏面に配置された裏面配線で前記薄膜基板の端まで伝搬し、
前記裏面配線が、前記薄膜基板の端側の第１端領域、前記スルーホールと接続する第２端領域、及び前記第１端領域と前記第２端領域との間の中間領域の３つの領域からなっており、
前記裏面配線で前記薄膜基板の端まで伝搬した前記電気信号を、
前記裏面配線の前記第２端領域及び前記中間領域とは接しておらず、前記裏面配線の前記第１端領域と半田で固定された、前記プリント基板の表面に形成された伝送線路の一端の表面に入力すること、
を特徴とする。

本薄膜基板は、プリント基板の伝送線路との接続部であるランドを裏面配線として薄膜基板の端から内側まで延伸し、スルーホールによって裏面配線と表面配線とを接続する構造とした。本薄膜基板の構造は、ランドがスタブとならず、回路素子の高周波特性に影響を与えない。つまり、プリント基板と薄膜基板との接続性と回路素子の高周波特性との間にトレードオフが発生しない。このため、本薄膜基板及びこれをプリント基板に搭載する回路素子は、６０ＧＨｚまでの高周波電気信号に対応することができる。

従って、本発明は、３０ＧＨｚ以上の高周波信号に対応できる構造を備える薄膜基板、回路素子、回路素子の製造方法、及び電気信号伝送方法を提供することができる。

なお、上記各発明は、可能な限り組み合わせることができる。

本発明は、３０ＧＨｚ以上の高周波信号に対応できる構造を備える薄膜基板、回路素子、回路素子の製造方法、及び電気信号伝送方法を提供することができる。

ＨａｌｆＶｉａ構造を説明する図である。ＨａｌｆＶｉａ構造を説明する図である。本発明の課題を説明する図である。本発明に係る薄膜基板及び回路素子を説明する図である。本発明に係る薄膜基板及び回路素子を説明する図である。本発明に係る回路素子の製造方法を説明する図である。本発明に係る回路素子の効果を説明する図である。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
また、本明細書では、Ｚ方向のプラス側を上、マイナス側を下として説明する。

図４と図５は、本実施形態の回路素子３０１を説明するための図である。図１は回路素子３０１の斜視図、図２は回路素子３０１をＹＺ平面で切断したときの断面図である。回路素子３０１は、表面に伝送線路２５が形成されたプリント基板２０と、薄膜基板１０ａと、を備える回路素子であって、伝送線路２５の一端の表面に、薄膜基板１０ａの端部分にある裏面配線１７ａが接触するように薄膜基板１０ａがプリント基板２０に搭載されていることを特徴とする。例えば、薄膜基板１０ａのＺ方向の厚みは２５０μｍである。

薄膜基板１０ａは、
表面と裏面とを電気的に接続するスルーホール１１と、
スルーホール１１と導通し、スルーホール１１から薄膜基板１０ａの端まで延伸するように、薄膜基板１０ａの裏面に配置される裏面配線１７ａと、
スルーホール１１と導通し、スルーホール１１から薄膜基板１０ａの端までの方向とは異なる方向へ、薄膜基板１０ａの表面に配置される表面配線１５と、
を備える。さらに、薄膜基板１０ａは、背面金属１８を有する。
一方、プリント基板２０は、伝送線路２５、接地のための背面金属２７、上面金属２２、及び背面金属２７と上面金属２２とを導通するスルーホール２１を有する。

回路素子３０１は図６ように製造する。
まず、スルーホール形成工程Ｓ０１にて、薄膜基板１０ａの端から所定距離離れた位置に、薄膜基板１０ａの表面と裏面とを導通するスルーホール１１を形成する。スルーホール１１の直径は、例えば、２００μｍである。また、所定距離とは、例えば、５００μｍであり、回路素子の種類に応じて５００μｍ以上であってもよい。

次に、表面配線形成工程Ｓ０２にて、薄膜基板１０ａの表面において、スルーホール１１に導通するように表面配線１５を形成する。ただし、図１や図２の薄膜素子１０と異なり、薄膜基板１０ａの表面配線１５は、薄膜基板１０ａの端まで形成しない。本明細書では、薄膜基板１０ａの端近傍にある表面配線１５の端部を一端１５－１として説明する。また、表面配線１５の線幅は、例えば、２４０μｍである。

さらに、裏面配線形成工程Ｓ０３にて、薄膜基板１０ａの裏面において、スルーホール１１に導通し、且つ薄膜基板１０ａの端まで延伸する裏面配線１７ａを形成する。薄膜基板１０ａの裏面には、図１や図２の薄膜素子１０の裏面のランド１４の代替として裏面配線１７ａを形成する。薄膜素子１０のランド１４は薄膜素子１０の端に形成したが、裏面配線１７ａは薄膜基板１０ａの端からスルーホール１１まで延伸した配線である。本明細書では、裏面配線１７ａの薄膜基板１０ａの端側を第１端１７ａ－１、スルーホール１１と接続する先端を第２端１７ａ－２として説明する。また、裏面配線１７ａの線幅は、例えば、３００μｍである。

その他に、薄膜基板１０ａの裏面には、裏面配線１７ａやスルーホール１１に接触しないように背面金属１８が形成される。なお、表面配線形成工程Ｓ０２と裏面配線形成工程Ｓ０３は、どちらを先に行ってもよい。

さらに、接合工程Ｓ０４にて、プリント基板２０の表面に形成された伝送線路２５の一端の表面に、薄膜基板１０ａの端部分にある裏面配線１７ａが接触するように薄膜基板１０ａをプリント基板２０に搭載する。具体的には、裏面配線１７ａの第１端１７ａ－１が伝送路２５の一端に接触するように薄膜基板１０ａをプリント基板２０に搭載し、接着剤などで固定する。また、このとき、薄膜基板１０ａの背面金属１８とプリント基板２０の上面金属２２も接触するため、背面金属１８はプリント基板２０のスルーホール２１を介して背面金属２７の電位（接地電位）と等しくなる。なお、薄膜基板１０ａとプリント基板２０とは接着剤で固定されても、半田で固定されてもよい。

ここで、図４のように、プリント基板２０の伝送線路２５の線幅が裏面配線１７ａの線幅より太い場合（例えば、４３０μｍ）、薄膜基板１０ａの下で裏面配線１７ａの線幅（例えば、３００μｍ）に一致するように伝送線路２５の線幅が一端に向けて狭まるようにしてもよい。

このようにして製造した回路素子３０１では、電気信号は次のように伝送される。
薄膜基板１０ａの表面に配置された表面配線１５を伝搬する電気信号を、
薄膜基板１０ａに形成したスルーホール１１で薄膜基板１０ａの裏面へ導通し、
薄膜基板１０ａの裏面に配置された裏面配線１７ａで薄膜基板１０ａの端（第１端１７ａ－１）まで伝搬し、
薄膜基板１０ａの端部分にある裏面配線（第１端１７ａ－１）が接触する、プリント基板２０の表面に形成された伝送線路２５の一端の表面に入力する。
プリント基板２０の伝送線路２５を伝搬する電気信号は、上記の逆で伝送される。

図７（Ａ）は図１及び図２の回路素子３００のプリント基板と薄膜基板との接合特性を説明する図であり、図７（Ｂ）は本実施形態の回路素子３０１のプリント基板と薄膜基板との接合特性を説明する図である。横軸は周波数（ＧＨｚ）、縦軸は損失（ｄＢ）である。実線はプリント基板から薄膜基板へ流れる電気信号の挿入損失、破線はその逆方向へ流れる電気信号の挿入損失、一点鎖線はプリント基板から薄膜基板へ流れる電気信号のリターンロス、二点鎖線はその逆方向へ流れる電気信号のリターンロスである。

図７（Ａ）と図７（Ｂ）を比較すると、２０ＧＨｚまでは回路素子３０１も回路素子３００も接合特性に差はないが、それより高周波になると回路素子３０１の方が回路素子３００より挿入損失は５ｄＢほど改善し、リターンロスは２５ｄＢも改善する。つまり、回路素子３０１の構造とすることで寄生容量の影響を低減することができる。

１０、１０ａ：薄膜基板
１１：スルーホール
１３：電極（ハーフビア）
１４：底面（ランド）
１５：表面配線
１７ａ：裏面配線
１８：背面金属
２０：プリント基板
２１：スルーホール
２２：上面金属
２５：伝送線路
２７：背面金属
３００、３０１：回路素子

Claims

薄膜基板と表面に伝送線路が形成されたプリント基板とを備える回路素子であって、
前記薄膜基板は、
前記薄膜基板の表面と裏面とを電気的に接続するスルーホールと、
前記スルーホールと導通し、前記スルーホールから前記薄膜基板の端まで延伸するように、前記薄膜基板の裏面に配置される裏面配線と、
前記スルーホールと導通し、前記スルーホールから前記薄膜基板の端までの方向とは異なる方向へ、前記薄膜基板の表面に配置される表面配線と、
を備えることを特徴とし、
前記裏面配線は、前記薄膜基板の端側の第１端領域、前記スルーホールと接続する第２端領域、及び前記第１端領域と前記第２端領域との間の中間領域の３つの領域からなり、
前記伝送線路の一端の表面と前記裏面配線の前記第１端領域とが半田で固定するように前記薄膜基板が前記プリント基板に搭載されていること、及び
前記伝送線路と前記裏面配線の前記第２端領域及び前記中間領域とは接していないことを特徴とする回路素子。
前記薄膜基板と前記プリント基板とは接着剤あるいは半田で固定されていることを特徴とする請求項１の回路素子。
前記裏面配線の幅は、前記薄膜基板が搭載されていない領域の前記伝送線路の幅よりも細いことを特徴とする請求項１の回路素子。
プリント基板に薄膜基板を搭載した回路素子の製造方法であって、
前記薄膜基板の端から所定距離離れた位置に、前記薄膜基板の表面と裏面とを導通するスルーホールを形成すること、
前記薄膜基板の表面において、前記スルーホールに導通するように表面配線を形成すること、
前記薄膜基板の裏面において、前記スルーホールに導通し、且つ前記薄膜基板の端まで延伸する裏面配線であって、前記薄膜基板の端側の第１端領域、前記スルーホールと接続する第２端領域、及び前記第１端領域と前記第２端領域との間の中間領域の３つの領域からなる前記裏面配線を形成すること、及び
前記プリント基板の表面に形成された伝送線路の一端の表面と、前記裏面配線の前記第１端領域とが半田で固定でき、且つ前記伝送線路と前記裏面配線の前記第２端領域及び前記中間領域とは接しないように前記薄膜基板を前記プリント基板に搭載すること、
を特徴とする回路素子の製造方法。
プリント基板に薄膜基板を搭載した回路素子での電気信号伝送方法であって、
前記薄膜基板の表面に配置された表面配線を伝搬する電気信号を、
前記薄膜基板に形成したスルーホールで前記薄膜基板の裏面へ導通し、
前記薄膜基板の裏面に配置された裏面配線で前記薄膜基板の端まで伝搬し、
前記裏面配線が、前記薄膜基板の端側の第１端領域、前記スルーホールと接続する第２端領域、及び前記第１端領域と前記第２端領域との間の中間領域の３つの領域からなっており、
前記裏面配線で前記薄膜基板の端まで伝搬した前記電気信号を、
前記裏面配線の前記第２端領域及び前記中間領域とは接しておらず、前記裏面配線の前記第１端領域と半田で固定された、前記プリント基板の表面に形成された伝送線路の一端の表面に入力すること、
を特徴とする電気信号伝送方法。