JP3408590B2 - 多層プリント基板の配線構造 - Google Patents
多層プリント基板の配線構造Info
- Publication number
- JP3408590B2 JP3408590B2 JP24292493A JP24292493A JP3408590B2 JP 3408590 B2 JP3408590 B2 JP 3408590B2 JP 24292493 A JP24292493 A JP 24292493A JP 24292493 A JP24292493 A JP 24292493A JP 3408590 B2 JP3408590 B2 JP 3408590B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- multilayer printed
- segment
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 70
- 239000002131 composite material Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多数のＬＳＩ等の電子部
品を搭載する多層プリント基板の配線構造に関し、特に
高密度多層プリント基板に適した配線構造に関する。
品を搭載する多層プリント基板の配線構造に関し、特に
高密度多層プリント基板に適した配線構造に関する。
【０００２】
【従来の技術】高密度多層プリント基板として、ポリイ
ミド樹脂を誘電体層として用いる薄膜多層プリント配線
基板が知られており、この薄膜多層プリント配線基板上
に搭載された多数のＬＳＩ等の電子部品相互間の電気的
な接続はその内部の配線層によって行われる。詳述する
と、薄膜多層プリント配線基板には少なくとも２つの配
線層が含まれ、その一方の配線層にはＸ方向成分を持つ
多数のＸ方向導体セグメントからなる配線パターンが形
成され、その他方の配線層にはＹ方向成分を持つ多数の
Ｙ方向導体セグメントからなる配線パターンが形成され
る。双方の配線層に含まれるＸ方向導体セグメントとＹ
方向導体セグメントとはビアを介して適宜接続され、か
くして電子部品相互の端子間の電気的接続がＸ方向導体
セグメントとＹ方向導体セグメントとの組合わせにより
得られることになる。
ミド樹脂を誘電体層として用いる薄膜多層プリント配線
基板が知られており、この薄膜多層プリント配線基板上
に搭載された多数のＬＳＩ等の電子部品相互間の電気的
な接続はその内部の配線層によって行われる。詳述する
と、薄膜多層プリント配線基板には少なくとも２つの配
線層が含まれ、その一方の配線層にはＸ方向成分を持つ
多数のＸ方向導体セグメントからなる配線パターンが形
成され、その他方の配線層にはＹ方向成分を持つ多数の
Ｙ方向導体セグメントからなる配線パターンが形成され
る。双方の配線層に含まれるＸ方向導体セグメントとＹ
方向導体セグメントとはビアを介して適宜接続され、か
くして電子部品相互の端子間の電気的接続がＸ方向導体
セグメントとＹ方向導体セグメントとの組合わせにより
得られることになる。
【０００３】ところで、薄膜多層プリント配線基板上に
搭載される電子部品の中には、相互の電気的接続距離が
所定の長さ範囲内に制限されているものもあり、この場
合にはその両者の電子部品を互いに接近させて、その間
の電気的接続距離を短縮化することが必要となる。しか
しながら、実際には、薄膜多層プリント配線基板の種々
の設計上の制約のために、かかる両者の電子部品を互い
に接近させて配置し得ないこともある。このような場
合、従来では、Ｘ方向成分とＹ方向成分との合成方向成
分を持つ傾斜導体セグメントからなる配線パターンを形
成した少なくとも２つの配線層が薄膜多層プリント配線
基板内に組み込まれ、これにより２つの電子部品の端子
間が実質的に最短距離で接続され得ることになる。例え
ば、２つの電子部品の端子間を結ぶ直線方向がＸ−Ｙ方
向に対して45°の角度を成す場合、Ｘ方向導体セグメン
トとＹ方向導体セグメントとの組合わせよる接続距離が
２Ｌであるとすると、45°傾斜した傾斜導体セグメント
による接続距離は√２Ｌとなり、（２−√２）Ｌだけ短
縮されることになる。
搭載される電子部品の中には、相互の電気的接続距離が
所定の長さ範囲内に制限されているものもあり、この場
合にはその両者の電子部品を互いに接近させて、その間
の電気的接続距離を短縮化することが必要となる。しか
しながら、実際には、薄膜多層プリント配線基板の種々
の設計上の制約のために、かかる両者の電子部品を互い
に接近させて配置し得ないこともある。このような場
合、従来では、Ｘ方向成分とＹ方向成分との合成方向成
分を持つ傾斜導体セグメントからなる配線パターンを形
成した少なくとも２つの配線層が薄膜多層プリント配線
基板内に組み込まれ、これにより２つの電子部品の端子
間が実質的に最短距離で接続され得ることになる。例え
ば、２つの電子部品の端子間を結ぶ直線方向がＸ−Ｙ方
向に対して45°の角度を成す場合、Ｘ方向導体セグメン
トとＹ方向導体セグメントとの組合わせよる接続距離が
２Ｌであるとすると、45°傾斜した傾斜導体セグメント
による接続距離は√２Ｌとなり、（２−√２）Ｌだけ短
縮されることになる。
【０００４】
【発明が解決しようとする課題】以上述べたように、傾
斜導体セグメントからなる配線パターンを薄膜多層プリ
ント配線基板に導入することにより、電子部品相互の端
子間の接続距離を短縮化することは可能であるけれど
も、しかし薄膜多層プリント配線基板内の配線層の数が
増大すればする程、薄膜多層プリント配線基板の製造時
間が長くなるだけでなくその製造コストが嵩むことにな
る。というのは、各配線層を形成する毎に、ポリイミド
樹脂によって誘電体層を形成する薄膜形成工程（スピン
コート）が必要とされ、更にその誘電体層上に配線パタ
ーンを形成するためには種々の工程、例えばスパッタリ
ング工程、ホトマスクによる露光工程、エッチング工程
等が伴うからである。したがって、本発明の目的は、薄
膜多層プリント配線基板等の多層プリント配線基板にお
いて、その内部の配線層の層数を増大させることなく電
子部品相互の端子間の接続距離を短縮化することを目的
とする。
斜導体セグメントからなる配線パターンを薄膜多層プリ
ント配線基板に導入することにより、電子部品相互の端
子間の接続距離を短縮化することは可能であるけれど
も、しかし薄膜多層プリント配線基板内の配線層の数が
増大すればする程、薄膜多層プリント配線基板の製造時
間が長くなるだけでなくその製造コストが嵩むことにな
る。というのは、各配線層を形成する毎に、ポリイミド
樹脂によって誘電体層を形成する薄膜形成工程（スピン
コート）が必要とされ、更にその誘電体層上に配線パタ
ーンを形成するためには種々の工程、例えばスパッタリ
ング工程、ホトマスクによる露光工程、エッチング工程
等が伴うからである。したがって、本発明の目的は、薄
膜多層プリント配線基板等の多層プリント配線基板にお
いて、その内部の配線層の層数を増大させることなく電
子部品相互の端子間の接続距離を短縮化することを目的
とする。
【０００５】
【課題を解決するための手段】本発明による多層プリン
ト基板の配線構造にあっては、少なくとも２つの配線層
が設けられ、その一方の配線層にはＸ方向成分を持つ多
数のＸ方向導体セグメントからなる配線パターンが形成
され、その他方の配線層にはＹ方向成分を持つ多数のＹ
方向導体セグメントからなる配線パターンが形成され、
該Ｘ方向導体セグメントと該Ｙ方向導体セグメントとが
ビアを介して適宜接続される。本発明によれば、各配線
層の配線パターンの空白領域にＸ方向成分とＹ方向成分
との合成方向成分を持つＸ合成傾斜導体セグメントとＹ
合成傾斜セグメントからなる配線パターンを形成し、前
記Ｘ合成傾斜導体セグメントは該Ｘ方向導体セグメント
に、前記Ｙ合成傾斜セグメントは該Ｙ方向導体セグメン
トに、各々干渉しないようにビアを介して接続して、傾
斜配線を形成する。
ト基板の配線構造にあっては、少なくとも２つの配線層
が設けられ、その一方の配線層にはＸ方向成分を持つ多
数のＸ方向導体セグメントからなる配線パターンが形成
され、その他方の配線層にはＹ方向成分を持つ多数のＹ
方向導体セグメントからなる配線パターンが形成され、
該Ｘ方向導体セグメントと該Ｙ方向導体セグメントとが
ビアを介して適宜接続される。本発明によれば、各配線
層の配線パターンの空白領域にＸ方向成分とＹ方向成分
との合成方向成分を持つＸ合成傾斜導体セグメントとＹ
合成傾斜セグメントからなる配線パターンを形成し、前
記Ｘ合成傾斜導体セグメントは該Ｘ方向導体セグメント
に、前記Ｙ合成傾斜セグメントは該Ｙ方向導体セグメン
トに、各々干渉しないようにビアを介して接続して、傾
斜配線を形成する。
【０００６】
【作用】以上の構成から明らかなように、本発明による
多層プリント基板の配線構造にあっては、Ｘ方向導体セ
グメントあるいはＹ方向導体セグメントを持つ配線層内
に傾斜導体セグメントが混在させられ、それら傾斜導体
セグメントにより電子部品相互の端子間の接続距離の短
縮化を図ることが可能である。
多層プリント基板の配線構造にあっては、Ｘ方向導体セ
グメントあるいはＹ方向導体セグメントを持つ配線層内
に傾斜導体セグメントが混在させられ、それら傾斜導体
セグメントにより電子部品相互の端子間の接続距離の短
縮化を図ることが可能である。
【０００７】
【実施例】次に、添付図面を参照して、本発明による多
層プリント基板の配線構造の一実施例について説明す
る。図１には高密度多層プリント基板の一例として、ポ
リイミド樹脂を誘電体層として用いる薄膜多層プリント
配線基板の一部が平面図で概略的に示され、図２には図
１のII-II 線に沿う断面構造が示される。
層プリント基板の配線構造の一実施例について説明す
る。図１には高密度多層プリント基板の一例として、ポ
リイミド樹脂を誘電体層として用いる薄膜多層プリント
配線基板の一部が平面図で概略的に示され、図２には図
１のII-II 線に沿う断面構造が示される。
【０００８】図２に図示するように、薄膜多層プリント
配線基板はセラミック基板１０を具備し、このセラミッ
ク基板１０上には第１の配線層１２が形成され、この第
１の配線層１２上には更に第２の配線層１４が形成され
る。第１の配線層１２はポイリイミド樹脂からなる誘電
体層１２ａを含み、その上面には図１に示すようにＸ方
向成分を持つ多数のＸ方向導体セグメントＸ1 ないしＸ
4 を含む配線パターンが形成される。同様に、第２の配
線層１４はポイリイミド樹脂からなる誘電体層１４ａを
含み、その上面にはＹ方向成分を持つ多数のＹ方向導体
セグメントＹ1ないしＹ4 を含む配線パターンが形成さ
れる。図１において、細破線で示す枡目はＸ方向導体セ
グメントＸ1 ないしＸ4 およびＹ方向導体セグメントＹ
1 ないしＹ4 を配置する際の基本ピッチを示し、このよ
うな基本ピッチは薄膜多層プリント配線基板上に搭載さ
れる電子部品の搭載数等によって決められるものであ
る。なお、図１では、Ｘ方向導体セグメントおよびＹ方
向導体セグメントがそれぞれ４本ずつ図示されている
が、実際には厖大な数の導体セグメントが上述の基本ピ
ッチに従って適宜配置されることは言うまでもない。
配線基板はセラミック基板１０を具備し、このセラミッ
ク基板１０上には第１の配線層１２が形成され、この第
１の配線層１２上には更に第２の配線層１４が形成され
る。第１の配線層１２はポイリイミド樹脂からなる誘電
体層１２ａを含み、その上面には図１に示すようにＸ方
向成分を持つ多数のＸ方向導体セグメントＸ1 ないしＸ
4 を含む配線パターンが形成される。同様に、第２の配
線層１４はポイリイミド樹脂からなる誘電体層１４ａを
含み、その上面にはＹ方向成分を持つ多数のＹ方向導体
セグメントＹ1ないしＹ4 を含む配線パターンが形成さ
れる。図１において、細破線で示す枡目はＸ方向導体セ
グメントＸ1 ないしＸ4 およびＹ方向導体セグメントＹ
1 ないしＹ4 を配置する際の基本ピッチを示し、このよ
うな基本ピッチは薄膜多層プリント配線基板上に搭載さ
れる電子部品の搭載数等によって決められるものであ
る。なお、図１では、Ｘ方向導体セグメントおよびＹ方
向導体セグメントがそれぞれ４本ずつ図示されている
が、実際には厖大な数の導体セグメントが上述の基本ピ
ッチに従って適宜配置されることは言うまでもない。
【０００９】第２の配線層１４の誘電体層１４ａには適
宜ビアが形成され、これらビアを介して第１の配線層１
２のＸ方向導体セグメントと第２の配線層１４のＹ方向
導体セグメントと電気的に接続される。すなわち、図１
に示す実施例では、Ｘ方向導体セグメントＸ2 はビア１
６によってＹ方向導体セグメントＹ2 に接続され、また
Ｘ方向セグメントＸ 4 はビア１８によってＹ方向導体セ
グメントＹ4 に接続される。一方、Ｘ方向セグメントＸ
1 およびＸ3 のそれぞれは図１では図示されない領域で
Ｙ方向セグメントにビアを介して適宜接続され、またＹ
方向セグメントＹ1 およびＹ3 のそれぞれも図１では図
示されない領域でＸ方向セグメントにビアを介して適宜
接続される。なお、Ｙ方向導体セグメントは薄膜多層プ
リント配線基板上の適当な箇所に形成されたパッドとし
て終端し、そこには電子部品あるいはコネクタ等の端子
が半田付けされる。
宜ビアが形成され、これらビアを介して第１の配線層１
２のＸ方向導体セグメントと第２の配線層１４のＹ方向
導体セグメントと電気的に接続される。すなわち、図１
に示す実施例では、Ｘ方向導体セグメントＸ2 はビア１
６によってＹ方向導体セグメントＹ2 に接続され、また
Ｘ方向セグメントＸ 4 はビア１８によってＹ方向導体セ
グメントＹ4 に接続される。一方、Ｘ方向セグメントＸ
1 およびＸ3 のそれぞれは図１では図示されない領域で
Ｙ方向セグメントにビアを介して適宜接続され、またＹ
方向セグメントＹ1 およびＹ3 のそれぞれも図１では図
示されない領域でＸ方向セグメントにビアを介して適宜
接続される。なお、Ｙ方向導体セグメントは薄膜多層プ
リント配線基板上の適当な箇所に形成されたパッドとし
て終端し、そこには電子部品あるいはコネクタ等の端子
が半田付けされる。
【００１０】本発明によれば、第１の配線層１２には更
にＸ方向成分とＹ方向成分との合成方向成分を持つ傾斜
導体セグメントＸＹ1 ないしＸＹ4 からなる配線パター
ンが形成され、これら傾斜導体セグメントＸＹ1 ないし
ＸＹ4 は図１から明らかなようにＸ方向導体セグメント
からなる配線パターンの空白領域に配置される。同様
に、第２の配線層１４にも更にＸ方向成分とＹ方向成分
との合成方向成分を持つ傾斜導体セグメントＹＸ1 ない
しＹＸ4 からなる配線パターンが形成され、これら傾斜
導体セグメントＹＸ1 ないしＹＸ4 も図２から明らかな
ようにＹ方向導体セグメントからなる配線パターンの空
白領域に配置される。本実施例では、図１および図３か
ら明らかなように、傾斜導体セグメントＹＸ1 、Ｘ
Ｙ1 、ＹＸ2 およびＸＹ2 は第２の配線層１４の誘電体
層１４ａに形成されたビア２０、２２および２４を介し
て互いに接続され、また図１および図４から明らかなよ
うに、傾斜導体セグメントＸＹ3 、ＹＸ3 、ＸＹ4 およ
びＹＸ4 も第２の配線層１４の誘電体層１４ａに形成さ
れたビア２６、２８および３０を介して互いに接続され
る。このように互いに接続された傾斜導体セグメントは
Ｙ方向導体セグメントの場合と同様に最終的には薄膜多
層プリント配線基板上の適当な箇所に形成されたパッド
として終端し、そこには電子部品あるいはコネクタ等の
端子が半田付けされる。この場合、互いに接続された傾
斜導体セグメントの両端側のパッド間の接続距離はＸ方
向導体セグメントとＹ方向導体セグメントとの組合わせ
よる接続距離に比べて大巾に短縮化されることは言うま
でもない。
にＸ方向成分とＹ方向成分との合成方向成分を持つ傾斜
導体セグメントＸＹ1 ないしＸＹ4 からなる配線パター
ンが形成され、これら傾斜導体セグメントＸＹ1 ないし
ＸＹ4 は図１から明らかなようにＸ方向導体セグメント
からなる配線パターンの空白領域に配置される。同様
に、第２の配線層１４にも更にＸ方向成分とＹ方向成分
との合成方向成分を持つ傾斜導体セグメントＹＸ1 ない
しＹＸ4 からなる配線パターンが形成され、これら傾斜
導体セグメントＹＸ1 ないしＹＸ4 も図２から明らかな
ようにＹ方向導体セグメントからなる配線パターンの空
白領域に配置される。本実施例では、図１および図３か
ら明らかなように、傾斜導体セグメントＹＸ1 、Ｘ
Ｙ1 、ＹＸ2 およびＸＹ2 は第２の配線層１４の誘電体
層１４ａに形成されたビア２０、２２および２４を介し
て互いに接続され、また図１および図４から明らかなよ
うに、傾斜導体セグメントＸＹ3 、ＹＸ3 、ＸＹ4 およ
びＹＸ4 も第２の配線層１４の誘電体層１４ａに形成さ
れたビア２６、２８および３０を介して互いに接続され
る。このように互いに接続された傾斜導体セグメントは
Ｙ方向導体セグメントの場合と同様に最終的には薄膜多
層プリント配線基板上の適当な箇所に形成されたパッド
として終端し、そこには電子部品あるいはコネクタ等の
端子が半田付けされる。この場合、互いに接続された傾
斜導体セグメントの両端側のパッド間の接続距離はＸ方
向導体セグメントとＹ方向導体セグメントとの組合わせ
よる接続距離に比べて大巾に短縮化されることは言うま
でもない。
【００１１】上述した薄膜多層プリント配線基板の製造
技術自体は周知であるので、ここでは詳細な説明は省く
が、簡単に説明すると、以下の通りである。 ａ）先ず誘電体層１２ａはセラミック基板１０上にポリ
イミド誘導体からなる薄膜をスピンコートにより形成
し、次いで該薄膜を重合反応により硬化することにより
得られる。 ｂ）次に、誘電体層１２ａ上に例えばスパッタリングに
より銅のような金属導体層を形成した後にホトエッチン
グ手法により得られ、かくしてセラミック基板１０上に
は第１の配線層１２が造成される。 ｃ）次いで、第１の配線層１２上に第２の配線層１４が
同様な態様で造成される。なお、誘電体層１４ａの形成
時には所定箇所にビアが周知の態様で形成される。 ここで注目すべきことは、以上のような製造技術によれ
ば、きわめて高密度な配線パターンの形成が可能であ
り、Ｘ方向導体セグメントあるいはＹ方向導体セグメン
トからなる配線パターンの空白領域に傾斜導体セグメン
トを配置し得るということである。
技術自体は周知であるので、ここでは詳細な説明は省く
が、簡単に説明すると、以下の通りである。 ａ）先ず誘電体層１２ａはセラミック基板１０上にポリ
イミド誘導体からなる薄膜をスピンコートにより形成
し、次いで該薄膜を重合反応により硬化することにより
得られる。 ｂ）次に、誘電体層１２ａ上に例えばスパッタリングに
より銅のような金属導体層を形成した後にホトエッチン
グ手法により得られ、かくしてセラミック基板１０上に
は第１の配線層１２が造成される。 ｃ）次いで、第１の配線層１２上に第２の配線層１４が
同様な態様で造成される。なお、誘電体層１４ａの形成
時には所定箇所にビアが周知の態様で形成される。 ここで注目すべきことは、以上のような製造技術によれ
ば、きわめて高密度な配線パターンの形成が可能であ
り、Ｘ方向導体セグメントあるいはＹ方向導体セグメン
トからなる配線パターンの空白領域に傾斜導体セグメン
トを配置し得るということである。
【００１２】以上で述べた実施例では、第１の配線層１
２に形成された傾斜導体セグメント（ＸＹ1 、ＸＹ2 、
ＸＹ3 、ＸＹ4 ）と第２の配線層１４に形成された傾斜
導体セグメント（ＹＸ1 、ＹＸ2 、ＹＸ3 、ＹＸ4 ）と
はそれぞれＸ−Ｙ方向に対して異なった傾斜角度を持つ
が、双方の傾斜角度を同じにして双方の傾斜導体セグメ
ントを一直線上で接続するようにしてもよい。また、上
述の実施例では、第１の配線層１２および第２の配線層
１４のそれぞれに形成される傾斜導体セグメントのすべ
てに同じ傾斜角度を与えているが、個々の傾斜導体セグ
メントの傾斜角度を必要に応じて異ならすことも可能で
ある。
２に形成された傾斜導体セグメント（ＸＹ1 、ＸＹ2 、
ＸＹ3 、ＸＹ4 ）と第２の配線層１４に形成された傾斜
導体セグメント（ＹＸ1 、ＹＸ2 、ＹＸ3 、ＹＸ4 ）と
はそれぞれＸ−Ｙ方向に対して異なった傾斜角度を持つ
が、双方の傾斜角度を同じにして双方の傾斜導体セグメ
ントを一直線上で接続するようにしてもよい。また、上
述の実施例では、第１の配線層１２および第２の配線層
１４のそれぞれに形成される傾斜導体セグメントのすべ
てに同じ傾斜角度を与えているが、個々の傾斜導体セグ
メントの傾斜角度を必要に応じて異ならすことも可能で
ある。
【００１３】
【発明の効果】以上の記載から明らかなように、本発明
による多層プリント基板の配線構造にあっては、配線層
の層数を増大させることなく電子部品相互の端子間の接
続距離の短縮化を図ることが可能であるので、多層プリ
ント基板の製造コストを低下し得るだけでなくその製造
時間も短くすることができる。
による多層プリント基板の配線構造にあっては、配線層
の層数を増大させることなく電子部品相互の端子間の接
続距離の短縮化を図ることが可能であるので、多層プリ
ント基板の製造コストを低下し得るだけでなくその製造
時間も短くすることができる。
【図１】本発明による薄膜多層プリント配線基板を部分
的に示す概略平面図である。
的に示す概略平面図である。
【図２】図１のII-II 線に沿う断面図である。
【図３】図１のIII-III 線に沿う断面図である。
【図４】図１のIV-IV 線に沿う断面図である。
１０…セラミック基板
１２…第１の配線層
１２ａ…誘電体層
１４…第２の配線層
１４ａ…誘電体層
１６・１８・２０・２２・２４・２６・２８・３０…ビ
ア Ｘ1 ・Ｘ2 ・Ｘ3 ・Ｘ4 …Ｘ方向導体セグメント Ｙ1 ・Ｙ2 ・Ｙ3 ・Ｙ4 …Ｙ方向導体セグメント ＸＹ1 ・ＸＹ2 ・ＸＹ3 ・ＸＹ4 …傾斜導体セグメント ＹＸ1 ・ＹＸ2 ・ＹＸ3 ・ＹＸ4 …傾斜導体セグメント
ア Ｘ1 ・Ｘ2 ・Ｘ3 ・Ｘ4 …Ｘ方向導体セグメント Ｙ1 ・Ｙ2 ・Ｙ3 ・Ｙ4 …Ｙ方向導体セグメント ＸＹ1 ・ＸＹ2 ・ＸＹ3 ・ＸＹ4 …傾斜導体セグメント ＹＸ1 ・ＹＸ2 ・ＹＸ3 ・ＹＸ4 …傾斜導体セグメント
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 3/46
H05K 1/02
H05K 1/11
Claims (3)
- 【請求項１】 少なくとも２つの配線層（１２、１４）
を有し、その一方の配線層（１２）にＸ方向成分を持つ
多数のＸ方向導体セグメント（Ｘ1 、Ｘ2 、Ｘ3、Ｘ
4 ）からなる配線パターンを形成し、その他方の配線層
（１４）にＹ方向成分を持つ多数のＹ方向導体セグメン
ト（Ｙ1 、Ｙ2 、Ｙ3 、Ｙ4 ）からなる配線パターンを
形成し、前記Ｘ方向導体セグメントと前記Ｙ方向導体セ
グメントとがビア（１６、１８）を介して適宜接続され
て成る多層プリント基板の配線構造において、 前記各配線層（１２；１４）の配線パターンの空白領域
にＸ方向成分とＹ方向成分との合成方向成分を持つＸ合
成傾斜導体セグメント（ＸＹ 1 、ＸＹ 2 、ＸＹ 3 、ＸＹ
4 ）とＹ合成傾斜セグメント（ＹＸ 1 、ＹＸ 2 、ＹＸ
3 、ＹＸ 4 ）からなる配線パターンを形成し、前記Ｘ合成傾斜導体セグメントは該Ｘ方向導体セグメン
トに、前記Ｙ合成傾斜セグメントは該Ｙ方向導体セグメ
ントに、各々干渉しないように ビア（２０、２２、２
４；２６、２８、３０）を介して接続して、傾斜配線を
形成することを特徴とする多層プリント基板の配線構
造。 - 【請求項２】 請求項１に記載の多層プリント基板の配
線構造において、前記各配線層がポリイミド樹脂からな
る誘電体層（１２ａ；１４ｂ）を含み、この誘電体層上
にその該当配線パターンが形成されることを特徴とする
多層プリント基板の配線構造。 - 【請求項３】 請求項２に記載の多層プリント基板の配
線構造において、前記配線層のうち上方側の配線層の誘
電体層（１４ｂ）中に前記ビア（１６、１８；２０、２
２、２４；２６、２８、３０）が形成されることを特徴
とする多層プリント基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24292493A JP3408590B2 (ja) | 1993-09-29 | 1993-09-29 | 多層プリント基板の配線構造 |
| US08/297,419 US5496971A (en) | 1993-09-29 | 1994-08-29 | Circuit arrangement for multilayer printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24292493A JP3408590B2 (ja) | 1993-09-29 | 1993-09-29 | 多層プリント基板の配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106771A JPH07106771A (ja) | 1995-04-21 |
| JP3408590B2 true JP3408590B2 (ja) | 2003-05-19 |
Family
ID=17096240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24292493A Expired - Fee Related JP3408590B2 (ja) | 1993-09-29 | 1993-09-29 | 多層プリント基板の配線構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5496971A (ja) |
| JP (1) | JP3408590B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739476A (en) * | 1994-10-05 | 1998-04-14 | Namgung; Chung | Multilayer printed circuit board laminated with unreinforced resin |
| US6444919B1 (en) * | 1995-06-07 | 2002-09-03 | International Business Machines Corporation | Thin film wiring scheme utilizing inter-chip site surface wiring |
| US6232564B1 (en) | 1998-10-09 | 2001-05-15 | International Business Machines Corporation | Printed wiring board wireability enhancement |
| JP3562568B2 (ja) * | 1999-07-16 | 2004-09-08 | 日本電気株式会社 | 多層配線基板 |
| US6465085B1 (en) * | 2000-04-04 | 2002-10-15 | Fujitsu Limited | Thin film wiring board and method for manufacturing the same, base substrate and method for manufacturing the same |
| JP7158436B2 (ja) * | 2020-05-25 | 2022-10-21 | アンリツ株式会社 | 回路素子、回路素子の製造方法、及び電気信号伝送方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230092A (ja) * | 1986-03-31 | 1987-10-08 | 日立化成工業株式会社 | 必要な配線パタ−ンに絶縁電線を使用した高密度配線板の製造法 |
| US5165166A (en) * | 1987-09-29 | 1992-11-24 | Microelectronics And Computer Technology Corporation | Method of making a customizable circuitry |
| US4859806A (en) * | 1988-05-17 | 1989-08-22 | Microelectronics And Computer Technology Corporation | Discretionary interconnect |
| US5360948A (en) * | 1992-08-14 | 1994-11-01 | Ncr Corporation | Via programming for multichip modules |
| CA2099477A1 (en) * | 1993-06-30 | 1994-12-31 | Guy M. Duxbury | Printed circuit board |
-
1993
- 1993-09-29 JP JP24292493A patent/JP3408590B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-29 US US08/297,419 patent/US5496971A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106771A (ja) | 1995-04-21 |
| US5496971A (en) | 1996-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471090A (en) | Electronic structures having a joining geometry providing reduced capacitive loading | |
| US5530288A (en) | Passive interposer including at least one passive electronic component | |
| US5450290A (en) | Printed circuit board with aligned connections and method of making same | |
| US6992376B2 (en) | Electronic package having a folded package substrate | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| US5290971A (en) | Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same | |
| US5095407A (en) | Double-sided memory board | |
| US6407343B1 (en) | Multilayer wiring board | |
| US20030196832A1 (en) | Reconfigurable multilayer printed circuit board | |
| JPH0236285Y2 (ja) | ||
| JP3230953B2 (ja) | 多層薄膜配線基板 | |
| JP2510747B2 (ja) | 実装基板 | |
| US5861322A (en) | Process for manufacturing an interconnection substrate to connect a chip onto a reception substrate | |
| JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
| JPH06224562A (ja) | 多層基板およびその製造方法 | |
| US3405227A (en) | Multilayer universal printed circuit board | |
| US5278727A (en) | High density electrical interconnection device and method therefor | |
| EP0713358A2 (en) | Circuit board | |
| JPH08316643A (ja) | 配線基板 | |
| JPH0716100B2 (ja) | 多層配線モジュール | |
| JPH0685462A (ja) | セラミック多層基板の製造方法 | |
| JPH06268377A (ja) | 多層配線基板の製造方法 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPS6356925A (ja) | 集積回路 | |
| JPH0256996A (ja) | 多層配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |