JP3048905B2 - 積層配線基板構造体、及びその製造方法 - Google Patents

積層配線基板構造体、及びその製造方法

Info

Publication number
JP3048905B2
JP3048905B2 JP7301375A JP30137595A JP3048905B2 JP 3048905 B2 JP3048905 B2 JP 3048905B2 JP 7301375 A JP7301375 A JP 7301375A JP 30137595 A JP30137595 A JP 30137595A JP 3048905 B2 JP3048905 B2 JP 3048905B2
Authority
JP
Japan
Prior art keywords
plane
power
dielectric layer
power supply
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7301375A
Other languages
English (en)
Other versions
JPH08213758A (ja
Inventor
ジェローム・アルバート・フランケニー
リチャード・フランシス・フランケニー
テリー・フレドリック・ヘイドン
ロナルド・ラーン・イムケン
ジャネット・ルイーズ・ライス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08213758A publication Critical patent/JPH08213758A/ja
Application granted granted Critical
Publication of JP3048905B2 publication Critical patent/JP3048905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概ね電子配線基板
の構造体に関するものである。更に明確には、この発明
は容量性の構造体を統合し、そして積重ねた相互接続に
よって、簡便に積層される配線基板の製作手法と使用に
関係する。本発明は二つの面を持っている。第一の面
は、配線基板の効率的な製作手法と使用に関係してお
り、第二の面は、容量性の資源を持たない基板と一緒
に、容量性の構造体を取入れた配線基板の効率的な製作
手法と使用に関するものである。
【０００２】
【従来の技術】微細な間隔のパターンを持つ多層の印刷
配線基板は、コンピュータ・システムを含み、しかしそ
れだけではない複雑な電子装置の中で、いくつもの集積
回路素子を相互接続するために日常的に使われている。
基板の多種類の層で従来から使われている銅の配線パタ
ーンの間隔が減少するにしたがい、層と層の間の相互接
続は、塞がれているバイア（小穴）、又はプラグの使用
を含む、バイアの穴あけとメッキ付けの慣例的手法を使
って行うとき、より困難を伴うものになってきている。
【０００３】このような多層基板の中では、接地路とし
て、電源供給路として、そして信号線層間のシールド
（遮蔽）として、銅の平らな薄い板を使うことが一般的
である。ノイズを減少させるために印刷配線基板上で
は、集積回路パッケージは、通常自分への電源供給導線
のすぐ近くにデカップリング用のキャパシタを持ってい
る。
【０００４】フリップ・チップ技術に存在するような、
集積回路のダイの直接取付けに対して必要とされる、微
細な配線間隔を持つ多層印刷配線基板の製造の難しさか
ら、米国特許番号５，１４６，６７４に説明されている
ような高密度の配線基板、又はサブストレートの使用が
始まった。この特許の主題となる内容は、本文の中に参
考として取入れられている。この特許によって特色づけ
られる技術は、電気的に伝導体の平らな薄い板から個々
の層を形成し、多層基板の設計を完結させることを含ん
でいる。複数のバイアとプラグは、薄い板を貫通する非
伝導性の絶縁された穴の中に作られる。信号線は、コア
となる金属の薄い板を覆って形成された誘電体層の上
に、付着された導体層中にパターン化される。垂直の相
互接続は、次に続く複数の層が位置合わせされ、圧縮さ
れて一体化させる間に、バイアとプラグのパターンを通
じて行われる。
【０００５】前期のバイアとプラグは同様な垂直の相互
接続機能に使われるので、今後「バイア」の語を使用す
るときは、バイアとプラグの双方の構造の形を包含する
ものとする。バイア間の信頼できる接続は、バイアの両
端に形成されたデンドライト（樹枝性突起）を通じてな
し遂げられる。位置合わせされた複数の層が押合わされ
るとき、デンドライトは他の層のバイア中の相対するデ
ンドライトに物理的に接触する。このようなデンドライ
トの形成と使用については、米国特許番号５，１３７，
４６１に説明されている。その特許の主題となる内容
は、本文の中に参考として取入れられている。
【０００６】このような垂直に相互接続された基板構造
体の使用についての更に詳細な記述は、米国特許番号
５，３６３，２７５にある。その特許の主題となる内容
も、本文の中に参考として取入れられている。この特許
は、高密度のフリップ・チップ素子を相互接続するた
め、及びモジュラー化された部品で構成されるコンピュ
ータ・システムで使われると考えられるような、複数の
層のグループを相互接続するために、基本的なフレキシ
ブル・ケーブル資源を提供するためという両方の目的
で、多数の層を選択的に積層することに焦点を当ててい
る。
【０００７】前述の米国特許５，１４６，６７４及び
５，３６３，２７５の中で求められた多層の相互接続シ
ステムの個々の層から成立つ、薄い層の積重ねでできる
配線基板の製作は、個々の層を作成するに当たっては、
米国特許５，１４６，６７４に記述されている製法に依
存している。この製法で作成することは可能ではある
が、残念ながらこの製法は複雑であり、したがってコス
トが高い。
【０００８】ディジタルのシステム・クロックの速度が
上がり、そして集積回路のダイの入出力線の数が増える
にしたがって、集積回路のダイの電源供給導線上にある
容量性のデカップリングはより重要になってくる。集積
回路パッケージの近くにデカップリング用のキャパシタ
を取付ける従来の技術の慣行は、数々の理由により好ま
しくないものである。最初の理由は、このようなキャパ
シタを使用することは、余分の製造作業を必要とするこ
とである。加えてキャパシタは、現在の集積回路素子と
比べてかなり大きいことである。最後にキャパシタは基
板の表面に実装される素子であるので、接地と電源供給
の接続は、キャパシタの導線を通じて基板表面へなされ
ねばならず、デカップリングの経路中に電気抵抗とイン
ダクタンスを生じさせるからである。
【０００９】容量性の構造を集積回路のダイの中に作込
めるかもしれないが、それを行うためのシリコンの面積
のコスト、及び得られるキャパシタンスの大きさから判
断すると、この手法はまず正当化されないものである。
そこで多層印刷配線基板に組込まれる容量性の構造体の
必要性が存在する。そしてこの容量性の構造体は、薄い
層を積重ねてできる配線基板構造体を製作するときに用
いられる先進的な手法の、基本的な考え方に従っている
製法を含んでいることが望ましい。
【００１０】
【発明が解決しようとする課題】本発明は電源分配、信
号分配、及び容量性のデカップリングの機能を持つ複数
の層を持ち、微細な間隔のパターンを持つ多層印刷配線
基板を製作することを目的とする。
【００１１】
【課題を解決するための手段】一つの形態として、本発
明は電気的に伝導体の第一の電源用平面と、電気的に伝
導体の第二の電源用平面と、第一と第二の電源用平面の
間の薄膜の第一の誘電体層と、これらによって一つのキ
ャパシタを形成し、更に第一の電源用平面、第二の電源
用平面、及び第一の誘電体層のすべてを貫通して伸びて
おり、第二の電源用平面に電気的に接続され、比較的厚
い第二の絶縁体層によって第一の電源用平面から電気的
に絶縁されている第一のバイアと、第一の電源用平面、
第二の電源用平面、及び第一の誘電体層のすべてを貫通
して伸び、第一の電源用平面に電気的に接続され、比較
的厚い第二の絶縁体層によって第二の電源用平面から電
気的に絶縁されている第二のバイアとから成立つ、配線
基板内のキャパシタに関係している。
【００１２】もう一つの形態として、本発明は、電気的
に伝導体の第一の電源用平面と、電気的に伝導体の第二
の電源用平面と、第一と第二の電源用平面の間の薄膜合
成体の第一の誘電体層と、これらによって一つのキャパ
シタを形成し、更に第一の電源用平面、第二の電源用平
面、及び第一の誘電体層のすべてを貫通して伸び、第二
の電源用平面に電気的に接続され、比較的厚い第二の絶
縁体層によって第一の電源用平面から電気的に絶縁され
ている第一のバイアと、第一の電源用平面、第二の電源
用平面、及び第一の誘電体層のすべてを貫通して伸び、
第一の電源用平面に電気的に接続され、比較的厚い第二
の絶縁体層によって第二の電源用平面から電気的に絶縁
されている第二のバイアと、電気的に伝導体の第三の電
源用平面と、伝導体の第三の電源用平面を覆う比較的厚
い絶縁体層と、第三の絶縁体及び第三の電源用平面のい
ずれかの側を貫通して伸び、第三の電源用平面の区域に
電気的に接続されている第三のバイアと、第三の電源用
平面を貫通して伸び、比較的厚い第三の絶縁体によって
第三の電源用平面から電気的に絶縁されている第四のバ
イアと、第一のバイアと第三のバイア又は第四のバイア
との間の直接接続と、そして第二のバイアと第三のバイ
ア又は第四のバイアとの間の直接接続とから成立ってい
る。
【００１３】その他の形態としては、本発明は、しかる
べく定義された一組の構造体を製造する手順に関係して
いる。この発明の一つの具体的手順に従って、高い誘電
率のゾルーゲルを基礎とした結晶状の薄膜の薄い層を用
いて、積重ねてできる多層配線基板の一つの要素とし
て、容量性の構造の一つの印刷配線基板層が形成され
る。キャパシタ用の平板を構成する電気的に伝導体の複
数の層への接続は、いくつものバイアを通じて行われ
る。コンポジット（合成体）基板の多数の層は、バイア
の両端にあるデンドライトを通じた電気的接続を求めて
積重ねられる。完成した多層基板は、複数のキャパシタ
層、複数の接地用平面、複数の電源用平面、及び複数の
信号線のそれぞれの薄い層を積重ねた構成体を持ってい
る。複数のバイアが、ボール・グリッド・アレイのフリ
ップ・チップ素子のような、細かい間隔のパターンを持
つ表面実装部品に合わせて形成される。配線基板中に作
込まれた複数のキャパシタは、いかなる接続配線中でも
最小の電気抵抗とインダクタンスで、フリップ・チップ
・ダイのパッドにある電源供給をデカップルする。配線
基板中のキャパシタを形成するために用いられる手順
は、本発明の一手法にのっとっており、薄い層を積重ね
てできる配線基板形態中で電源、接地、及び微細な間隔
の信号線を供給するために使われる、複数の配線基板層
を形成する新しい手順の改善されたものである。本発明
のこれらの特徴、及びその他の特徴は、以降の具体的な
詳細記述を考察すれば、より鮮明に理解でき、正しく評
価できるであろう。
【００１４】
【発明の実施の形態】選択して具体化した本発明は、数
々の面を持っている。最初の面は、導体のコアとなる配
線基板層の構造と製作に関するものである。第二の面
は、キャパシタとなるコアの配線基板構造体のその構造
と、効率的な製作法に関するものである。最後の面とし
てこの特許は、フリップ・チップ素子や同様の素子のよ
うな微細な配線間隔を持つ、表面実装部品の接続に適し
たコンポジット（合成体）へ効果的に統合された、信号
層、電源供給層、と同時にキャパシタ層をも持つ、薄い
層を積重ねた多層配線基板構造体に関係している。この
発明は、最初に導体のコア層に関して説明され、次に容
量性のコア層に関して説明され、最後に積重ねられた多
層コンポジットの配線基板に関して説明される。
【００１５】製作は図１に示すように、約０．０２５ミ
リメートルの厚さの銅・アンバー・銅（ＣＩＣ）構造の
コア薄板１から始まる。余り望ましくはないが、この金
属のコアは純銅、クロム、アンバー、モリブデンの構成
か、又は銅・モリブデン・銅の構成にすることもでき
る。このコア層は、塩化第二銅と塩酸のようなエッチン
グ液に区域３を露出させるために、フォトリソグラフィ
カルにパターン化したマスク２によって覆われる。図２
は区域３のエッチング後のＣＩＣ層を示し、ＣＩＣの薄
板を貫通して伸びている、いくつかの穴４を示してい
る。これらの穴は円形であることが望ましい。ＣＩＣの
パターン化された薄板は、その後、図３に示すように、
エポキシか又はポリイミドのような、光学像が描けるポ
リマーの比較的厚い絶縁物６で両側を覆われる。
【００１６】フォトリソグラフィックにマスクし、絶縁
層６をエッチングすると、図４に示すようにいくつかの
穴７が空けられる。標準的なエッチング液が使われる。
穴７は、絶縁物６の壁によりＣＩＣ薄板１から電気的に
絶縁されており、一方でエッチングされた開口部８は、
ＣＩＣ薄板１を露出させていることに注意されたい。図
５に大体を示すように、銅の電気的に伝導体の共通層９
がすべての露出面の上に、０．００１から０．００２５
ミリメートルの公称厚で均一に付着される。共通層９
は、引続く作業の中で、選択された区域のメッキ付けを
容易にするために使われる。
【００１７】そこで図６に示すように、メッキされる区
域を選択的に露出させるために、マスク１１が銅の層９
の上にフォトリソグラフィカルに形成される。メッキ作
業とマスク１１の剥取りの後、図７に示すように、マス
ク１１で覆われていなかった区域は、電気的に伝導体で
ある銅の公称０．０１５ミリメートルから０．０５ミリ
メートル厚の層１２が付着されている。図７に関して、
製作プロセス中のこの段階で配線基板層には、穴１３の
内部壁上や、穴１４の絶縁壁上とＣＩＣ薄板１の露出区
域の上で、かなり厚い銅の付着が存在し、更に自立した
信号線パターン１６、又は穴パターン１３の延長１７の
ような、配線基板層の一つ又はそれ以上の面上の選択さ
れたパターンの線上にも、同様な銅の付着があることに
注意されたい。このような導体の区域は、最終的に製作
される薄い層を積重ねて作る配線基板のそれぞれの層
内、及びいくつかの層間の電気的な通路を定める。次は
１３として示されているバイアの両端、及び１４として
示されているプラグ構造のようなバイアを除いて、すべ
てを覆うためにマスク１８がフォトリソグラフィカルに
パターン化される。マスク１８の目的は、米国特許番号
５，１３７，４６１に紹介されているように、デンドラ
イトの選択的な成長のための区域を定めることである。
図９は、デンドリティックな成長プロセスの後での基板
層の断面を描いており、そのプロセスにより１３のバイ
アの両端にデンドライト１９が形成されており、１４の
バイア状のプラグの両端を越えてデンドライト２１が伸
びている。１３のバイアの内部通路に沿った所にもデン
ドライトの形成は明らかに目立ちにくいものであるが、
デンドライト物質が付着されていることに注意された
い。一般的には、錫と鉛の合金を使った接合用の金属
で、デンドリティックな区域のメッキ付けが続いて行わ
れ、公称０．００２５ミリメートルから０．０２５ミリ
メートル厚の一つの層を形成する。
【００１８】図１０は、マスク１８を剥取り、露出した
銅の共通層９をエッチングによって除去した後の当該層
の断面を描いている。図１０は、薄い層を積重ねてでき
る配線基板構造の一つの完成された層を表している。こ
の図で示すように、この層は１４のデンドリティックな
終端されたプラグを通じて、それぞれのデンドライトの
上、又は下から電源や接地電位を供給するのに適した一
つの導体内部コア１を持っている。この層の構造体中に
は、また１３のバイアが存在しており、更にこのバイア
は、この層の上、又は下からデンドリティックな接続を
するために使用できる。これらのバイアは、電気的に伝
導体のコア薄板１から電気的に絶縁されていることに注
意されたい。しかし、これらのバイアのうちの一つは、
基板層の上面にある導体２２に接続されている。それに
よって２２のような表面導体は、１３のバイアのデンド
リティックな終端を通じて、基板層の上、又は下から相
互に接続される。図１０の基板層は、基板の上面に電気
的に分離されている導体線２３も図示している。表面導
体２３は、基板層の表面上の信号線を１３のバイア及び
１４のプラグ構造から電気的に分離してパターン化する
ことができることを図示している。
【００１９】図１１と図１２は、図１０の積重ねてでき
る配線基板層を、多層の配線基板を作成するために使用
する状態を描いている。図１１では基板層は、粘性の絶
縁体２４で覆われた状態で図示されている。その後、一
般には異なった表面の導体パターンを持つ第二の基板層
が、位置合わせされ、圧力と熱を加えて接合され、図１
２に示すように、二つの層が積重なった配線基板構造体
が形成される。重ね合わせの段階で熱を加えるのは、バ
イア・デンドライト上の接合用金属を溶融させ、完全性
の高い電気的接続を得るためである。積重ね構造は、そ
れぞれのコア導体の間を、プラグ構造を通じて直接に接
続し、そしてバイアと付随した信号線の間とを直接に接
続する。デンドライトは信頼性のある電気的接続を確実
なものにし、一方、粘性のある絶縁体は硬化し、境界を
塞ぎ、二つの積重ねてできる層を結合させる。
【００２０】本発明の第二の面は、積重ねてできる配線
基板層の基本的なコア構造体中に、容量性の要素を形成
することに関係している。当該発明の基板キャパシタ構
造を特に価値あるものにしているものは、（１）薄膜の
高誘電率材料の使用に帰因する、格別に大きいキャパシ
タンス、（２）キャパシタ構造物と表面実装の電子素子
との間の接続における、最適な電気的特性、（３）キャ
パシタ構造を形成するために用いられる製作手順と、他
の積重ねてできる基板層の製作に用いられる手順の類似
性、そして（４）複数の容量性基板層が、積重ねてでき
る基板の信号層や電源層に接続されるときの容易性であ
る。キャパシタ構造の積重ねてできる基板層は、高いキ
ャパシタンス、低い抵抗値、低いインダクタンスの構造
を持ち、図１２で参考として説明した、デンドリティカ
ルに相互接続された薄い層を積重ねてできる多層基板と
共に使用することができる。容量性領域のデカップリン
グ効果は、バイアの配列によって決められてキャパシタ
ンスが分布し、そしてキャパシタンスが、バイアの経路
に沿ったいくつかの基板層の厚みより大きくない範囲で
のみ、素子の導線から隔てられているという事実におい
て、特に明白である。
【００２１】キャパシタ構造の基板層の製作手順は、図
１３に示すように、溶解ゾルーゲル（ゾルーゲル）混合
物２７を使って、ＣＩＣの薄板１と類似の導体の金属薄
板２６を覆うことから始まる。薄板２６は、銅の酸化、
及びゾルーゲル混合物との反応を避けるために、白金を
メッキしたアンバーか、又は白金のフラッシュ・コーテ
ィング（ｆｌａｓｈ ｃｏａｔｉｎｇ）で覆われた銅・
アンバー・銅であることが望ましい。ゾルーゲル混合物
２７は、表面上に約０．００１ミリメートルの公称厚で
スピン・コートするか、吹付けるか、その中に浸すか、
又は付着させる。混合物２７としては多様な材料が使用
でき、著者Ｂｅａｃｈ、外による『Ｔｈｉｃｋｎｅｓｓ
Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｐｒｏ
ｐｅｒｔｉｅｓ ｏｆ Ｓｏｌ−Ｇｅｌ Ｐｒｅｐａｒ
ｅｄ Ｌｅａｄ Ｌａｎｔｈａｎｕｍ Ｔｉｔａｎａｔ
ｅ Ｆｉｌｍｓ』という題名で１９９４年４月２５日に
発行され、Ｔ．Ｊ．Ｗａｔｓｏｎリサーチ・センターの
ＩＢＭリサーチ部門から出版された、ＩＢＭリサーチ・
レポートＲＣ１９５５０（８４９７５）に記述されてい
るように、一例としては鉛・ランタン・チタン酸塩があ
る。このレポートの主題の内容は、この本文中に参考と
して取入れられている。ゾルーゲルを使った製法の基礎
をなす基本的な考え方は、技術ジャーナル『Ａｄｖａｎ
ｃｅｄ Ｍａｔｅｒｉａｌｓ』中に発表された二つの記
事に記述されている。最初の記事は、著者Ｈｅｎｎｉｎ
ｇｓ、外による『Ａｄｖａｖｃｅｄ Ｄｉｅｌｅｃｔｒ
ｉｃｓ： Ｂｕｌｋ Ｃｅｒａｍｉｃｓ ａｎｄ Ｔｈ
ｉｎ Ｆｉｌｍｓ』という題のもので、『Ａｄｖａｎｃ
ｅｄ Ｍａｔｅｒｉａｌｓ』３（１９９１）、Ｎｏ．７
／８のページ３３４〜３４０にある。第二の記事は、著
者Ｒｅｕｔｅｒによる『Ｓｏｌ−Ｇｅｌ Ｐｒｏｃｅｓ
ｓｅｓ』という題で、『Ａｄｖａｎｃｅｄ Ｍａｔｅｒ
ｉａｌｓ』３（１９９１）、Ｎ０．５のページ２５８〜
２５９にある。双方の参考文献の主題となる内容は、こ
の本文中に参考として取入れられている。
【００２２】ゾルーゲルを使った製法の次の段階は、図
１４に大まかに描いているように、公称摂氏７００度に
達する温度を伴う、高濃度酸素環境下での高温アニール
である。この段階での作業の目的は、金属薄板２６の上
に薄い結晶状の薄膜層２９を形成することであり、この
層２９の特徴は、低い漏洩電流、及び代表的には５００
程度になる格別に高い誘電率である。誘電体層２９に関
連する数々の事実は、物理学的にも評価されるものであ
る。第一の事実は、キャパシタンスの値は誘電体の厚み
に反比例するので、誘電体層２９の薄膜の特性は、単位
面積当たりの高いキャパシタンスをもたらす構造となっ
ている。高いキャパシタンスはまた、キャパシタンスが
面積に直接に比例し、積重ねてできる配線基板層の実質
的な全表面の上に、この面積を伸ばせるという事実でも
得をしている。最後に、キャパシタンスは誘電率に直接
比例するので、ゾルーゲルが形成する結晶状の薄膜物質
の格別に高い誘電率は、得られるキャパシタンスを更に
際立たせられる。
【００２３】２９のような結晶状の薄膜を形成するため
に、ゾルーゲルを使った製法中で必要とされる高温は、
ＦＲ４のような従来の印刷配線基板の構成物の能力の範
囲を超えているということは、見のがしてはならない。
このような従来の印刷配線基板材料は、ガラス転移温度
が摂氏１２０度から１８０度の範囲にある。対照的にゾ
ルーゲルの高温のアニール温度は、２６のような金属薄
板のコア構造体に対しては適切であり、その時点では選
択された金属の酸化特性と反応特性は、その温度環境に
矛盾しない。
【００２４】結晶状の薄膜層２９をゾルーゲルを使った
製法で形成した後、層２９はその上に３１に大まかに示
したように、化学蒸着、スパッタリング、蒸発、又はメ
ッキ付けによって、図１５に図解的に描いたように、電
気的に伝導体の物質３２の数ミクロンの厚さの層が付着
される。図１５に示された完成された三層の容量性の構
造体は、その後基板層の作成過程においてコアの薄板と
して役立つのであり、その作成過程は、図１から始まっ
て説明された製作手順と類似のものである。キャパシタ
基板層のパターン形成は、図１６に描かれている断面を
作る作業から始まる。図で示されているように、容量性
のコア薄板は、３４と３６の開口部を持つように、フォ
トリソグラフィカルに処理されるマスク３３によって選
択的に覆われる。開口部３４と３６は円形の形をしてい
ることが望ましい。引続いて容量性のコア薄板のエッチ
ングが、望ましくは塩化第二銅と塩酸のような異方性の
エッチング液を使って行われる。エッチングが完了しマ
スク３３が剥取られると、図１７に示すようなコア薄板
が現れ、選択した位置３４、及び３６に開口部ができて
いる。
【００２５】次の段階で、図３に示される６のような絶
縁体が、コア薄板を覆って形成される。フォトリソグラ
フィックにマスクをかけ、選択的にエッチングをするこ
とにより、絶縁体６を選択的に除去すると、絶縁体によ
って絶縁された３７の一つのバイア穴、絶縁体によって
絶縁された３８の一つのバイア穴、容量性コアの金属層
２６を露出させる３９の一つの接続用開口部、及び容量
性コアのもう一つの金属層２９への、絶縁体４０を貫通
している一つの開口部４１を形成する。引続き図５、図
６、図７を参照して説明されたものと類似の処理が行わ
れ、図１９に示す構造体が作成される。それらの処理に
は、薄い銅の共通層の形成、マスクの形成、及び３７と
３８のバイアを通して、そして３９と４１のそれぞれの
開口部の中へ、厚い金属層を形成するためのメッキ付け
がある。後者の厚い金属層の形成は、実効的なキャパシ
タの金属板２６と２９に対して、電気的に共通である。
マスクを剥取ると、図１９の断面で示すように、キャパ
シタ層の配線基板構造体が現れる。メッキ付けされた導
体層４２は、キャパシタ構造の導体板２６につながる絶
縁体４０の中の開口部３９にある接点から、３７の穴を
通じて基板の反対側まで伸びていることに注意された
い。同様にメッキ付けされた金属層４３は、３８の穴を
通して伸びており、４１の接続用の開口部を通して、キ
ャパシタの金属板２９に電気的に接続されている。図
８、図９、図１０を参照して説明された処理と同様に、
フォトリソグラフィックなマスクがけとデンドライトの
形成作業により、図２０に描かれている容量性の配線基
板層の構造体ができる。３７のデンドライトで覆われた
バイアは、キャパシタ構造体の一方の金属板と共通であ
り、３８のデンドライトで覆われたバイアは、キャパシ
タ構造体のもう一方の金属板と共通であることに注意さ
れたい。
【００２６】複数のキャパシタ層を並列に接続すると、
図２１の構造体ができる。図１２を参照して説明された
手法で粘性の絶縁物３９が使用され、二つの接合される
配線基板層を結合させ、境界を塞ぐ。ここでもまた積層
する処理の間、熱を使うことにより、バイアのデンドラ
イト上の接合用金属を溶融させ、完全性の高い電気的接
続を形成する。図２１の合成物について注目に値するこ
とは、配線基板用の容量性の構造体が並列に接合される
ときの容易さ、及びこの構造体の上からも下からも次の
信号層、及び電源分配層を更に相互接続できるように形
成されていることである。更に重要なこととして、容量
性の層を製作するために用いられる製作手順は、信号配
線基板層、及び電源分配配線基板層を製作するために用
いられる製作手順と類似であることに注意すべきであ
る。
【００２７】発明の第三の面は、電源及び電気信号を分
配する複数の回路基板層と、薄い層を積重ねてできる多
層の配線基板構造体の中に、容量性のデカップリングを
供給する、複数の層とを相互接続する機能を扱ってい
る。一例を図２２に示す。図に描かれているように、合
成された構造体は、図２２の構造体の底部に配置された
図２１の二つのキャパシタ層を持ち、更にその上に積層
された図１２の二つの層を持っており、これらの層は電
気信号を分配し、そして電源を分配し、更にシールドの
役を果たす。キャパシタンスの分配を促進させるに当た
り、容量性の基板層を相互接続するために、多数のバイ
アの配列が使われるのはあり得るべきことであり、この
場合には、部品の電源供給線や接地線のように、それ以
上の直接の相互接続は行われない。図解の目的で、ボー
ル・グリッド・アレイ型のフリップ・チップ電子部品４
６のボール４２、４３、４４に更に接続されることを予
想して、薄い層を積重ねてできる多層配線基板４１が示
されている。４７の電源供給バイア、及び４８の接地バ
イアは、ボール４２と４４のそれぞれに対して、直ぐ下
の位置に合わせて配置されていることに特に注意された
い。このことにより、多層基板構造体の根元的な容量性
を持つ層が提供する、デカップリングを減じる可能性の
ある、電気抵抗の効果や誘導性の効果を最小にする。同
様に、電子部品のボール４３は、直ぐ下の多層基板接続
部分から信号を受けることに注意されたい。この配置に
より信号経路の長さを減らし、信号経路中の電気抵抗、
又はインダクタンスも同様に減らす。本発明は、特別に
具体化する手法で説明され、そして図示されてきたが、
本発明が包含する構造体、及び手法は、前記の「特許請
求の範囲」の範囲を保っていると解釈すべきである。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２９】（１）積層配線基板構造体であり、（ａ）
導電体の第一の電源用平面と、（ｂ）導電体の第二の電
源用平面と、（ｃ）上記第一の電源用平面と上記第二の
電源用平面との間に、１つのキャパシタを形成するため
に設けられた薄膜の第一の誘電体層と、（ｄ）上記第一
の電源用平面、上記第二の電源用平面、及び上記第一の
誘電体層のすべてを貫通して伸び、上記第二の電源用平
面に電気的に接続され、比較的厚い第二の誘電体層によ
って上記第一の電源用平面から電気的に絶縁されている
第一のバイアと、（ｅ）上記第一の電源用平面、上記第
二の電源用平面、及び上記第一の誘電体層のすべてを貫
通して伸び、第一の電源用平面に電気的に接続され、比
較的厚い上記第二の誘電体層によって第二の電源用平面
から電気的に絶縁されている第二のバイアと、を具備す
る積層配線基板構造体。 （２）上記第一のバイアと上記第二のバイアがそれぞれ
のバイアの両端にデンドライトを有する、（１）に記載
の配線構造体。 （３）上記第一の誘電体層が高い誘電率の結晶状の薄膜
であり、そして上記デンドライトが接合用の金属を持
つ、（１）に記載の構造体。 （４）上記第一の誘電体層が高い誘電率の結晶状の薄膜
であり、そして上記デンドライトが接合用の金属を包含
する、（２）に記載の構造体。 （５）上記第二の絶縁体がフォトリソグラフィカルにパ
ターン化された形成物である、（３）に記載の構造体。 （６）上記第二の絶縁体がフォトリソグラフィカルにパ
ターン化された形成物である、（４）に記載の構造体。 （７）１つの構造体であり、（ａ）導電体の第三の電源
用平面と、（ｂ）導電体の第四の電源用平面と、（ｃ）
上記第三の電源用平面と上記第四の電源用平面との間の
薄膜の第三の誘電体層と、（ｄ）上記第三の電源用平
面，上記第四の電源用平面，及び上記第三の誘電体層の
すべてを貫通して伸び、上記第四の電源用平面に電気的
に接続され、第四の誘電体層によって上記第三の電源用
平面から電気的に絶縁されている第三のバイアと、
（ｅ）上記第三の電源用平面，上記第四の電源用平面，
及び上記第三の誘電体層のすべてを貫通して伸び、上記
第三の電源用平面に電気的に接続され、上記第四の絶縁
体層によって上記第四の電源用平面から電気的に絶縁さ
れている第四のバイアと、（ｆ）上記第一のバイアと上
記第三のバイアとの間、及び上記第二のバイアと上記第
四のバイアとの間の直接接続とを更に具備する、（１）
に記載の構造体。 （８）上記第三のバイアと上記第四のバイアがそれぞれ
のバイアの両端に上記デンドライトを有する、（７）に
記載の構造体。 （９）上記第三の誘電体層が高い誘電率の結晶状の薄膜
であり、そして上記デンドライトが接合用の金属を包含
する、（７）に記載の構造体。 （１０）上記第三の誘電体層が高い誘電率の結晶状の薄
膜であり、そして上記デンドライトが接合用の金属を包
含する、（８）に記載の構造体。 （１１）上記直接の接続が、バイア上デンドライトの接
合用金属の物理的な結合により実現される、（８）に記
載の構造体。 （１２）キャパシタの構成要素を持つ配線基板であっ
て、（ａ）導電体の第一の電源用平面と、（ｂ）導電体
の第二の電源用平面と、（ｃ）上記第一の電源用平面と
上記第二の電源用平面との間に、１つのキャパシタを形
成するために設けられた薄膜の第一の誘電体層で、
（ｄ）上記第一の電源用平面、上記第二の電源用平面、
及び上記第一の誘電体層のすべてを貫通して伸び、上記
第二の電源用平面に電気的に接続され、比較的厚い第二
の誘電体層によって上記第一の電源用平面から電気的に
絶縁されている第一のバイアと、（ｅ）上記第一の電源
用平面、上記第二の電源用平面、及び上記第一の誘電体
層のすべてを貫通して伸び、上記第一の電源用平面に電
気的に接続され、比較的厚い上記第二の誘電体層によっ
て上記第二の電源用平面から電気的に絶縁されている第
二のバイアと、（ｆ）導電体の第三の電源用平面と、
（ｇ）上記第三の電源用平面を覆う、比較的厚い第三の
誘電体と、（ｈ）上記第三の誘電体，及び上記第三の電
源用平面のいずれかの側を貫通して伸び、第三の電源用
平面の区域に電気的に接続されている第三のバイアと、
（ｉ）上記第三の電源用平面を貫通して伸び、比較的厚
い上記第三の誘電体層によって上記第三の電源用平面か
ら電気的に絶縁されている第四のバイアと、（ｊ）上記
第一のバイアと、上記第三のバイア又は上記第四のバイ
アとの間の直接接続と、（ｋ）上記第二のバイアと、上
記第三のバイア又は上記第四のバイアとの間の直接接続
とを具備する積層配線基板構造体。 （１３）上記バイアの両端に上記デンドライトを有す
る、（１２）に記載の構造体。 （１４）上記第一の誘電体層が高い誘電率の結晶状の薄
膜であり、そして上記デンドライトが接合用の金属を包
含する、（１２）に記載の構造体。 （１５）上記第一の誘電体層が高い誘電率の結晶状の薄
膜であり、そして上記デンドライトが接合用の金属を包
含する、（１３）に記載の構造体。 （１６）キャパシタを有する配線基板構造体の製作方法
が、（ａ）導電体の第一の電源用平面上に、比較的厚い
薄膜の第一の誘電体層を形成し、（ｂ）第一の誘電体層
を覆って導電体の第二の電源用平面を形成し、（ｃ）上
記第一の電源用平面、上記第一の誘電体層、及び上記第
二の電源用平面から成るコンポジット（合成体）を貫通
し、上記第二の電源用平面に電気的に接続され、比較的
厚い第二の誘電体層によって上記第一の電源用平面から
電気的に絶縁されている第一のバイアを形成し、（ｄ）
上記コンポジットを貫通し、上記第一の電源用平面に電
気的に接続され、比較的厚い第二の誘電体層によって上
記第二の電源用平面から電気的に絶縁されている第二の
バイアを形成する手順から成る製作方法。 （１７）上記バイアの両端にデンドライトを形成する手
順を含む、請求項５に記載の製作方法。 （１８）上記第一の誘電体層を形成する手法が、（ａ)
上記第一の電源用平面の上にゾルーゲル物質を付着し、
（ｂ）ゾルーゲル物質をアニールして、高い誘電率の結
晶状の薄膜層を形成する手順を具備する、請求項５に記
載の製作方法。 （１９）上記第一の誘電体層を形成する手法が、（ａ)
上記第一の電源用平面の上にゾルーゲル物質を付着し、
（ｂ）ゾルーゲル物質をアニールして、高い誘電率の結
晶状の薄膜層を形成する手順を具備する、請求項６に記
載の製作方法。 （２０）上記第一のバイアと上記第二のバイアを形成す
る手法が、（ａ）上記コンポジットを貫通させて穴を形
成し、（ｂ）上記第一の電源用平面、上記第二の電源用
平面、及び上記コンポジットを貫通する穴の壁のすべて
を覆って、厚い第二の誘電体層を選択的に形成し、
（ｃ）上記第一の電源用平面、及び上記第二の電源用平
面を覆う選択された区域から、上記第二の誘電体層を除
去し、（ｄ）上記第一の電源用平面、及び上記第二の電
源用平面の選択された区域に上記コンポジットを貫通さ
せた穴を利用して、導電体のバイアを選択的に形成する
手順を具備する、請求項５に記載の製作手法。 （２１）上記第一のバイアと上記第二のバイアを形成す
る手法が、（ａ）上記コンポジットを貫通させて穴を形
成し、（ｂ）上記第一の電源用平面、上記第二の電源用
平面、及び上記コンポジットを貫通する穴の壁のすべて
を覆って、厚い第二の誘電体層を選択的に形成し、
（ｃ）上記第一の電源用平面、及び上記第二の電源用平
面を覆う選択された区域から、上記第二の誘電体層を除
去し、（ｄ）上記第一の電源用平面、及び上記第二の電
源用平面の選択された区域に上記コンポジットを貫通さ
せた穴を利用して、導電体のバイアを選択的に形成する
手順を具備する、（１７）に記載の製作手法。 （２２）上記第一のバイアと上記第二のバイアを形成す
る手法が、（ａ）上記コンポジットを貫通させて穴を形
成し、（ｂ）上記第一の電源用平面、上記第二の電源用
平面、及び上記コンポジットを貫通する穴の壁のすべて
を覆って、厚い第二の誘電体層を選択的に形成し、
（ｃ）上記第一の電源用平面、及び上記第二の電源用平
面を覆う選択された区域から、上記第二の誘電体層を除
去し、（ｄ）上記第一の電源用平面、及び上記第二の電
源用平面の選択された区域に上記コンポジットを貫通さ
せた穴を利用して、導電体のバイアを選択的に形成する
手順を具備する、（１８）に記載の製作手法。
【図面の簡単な説明】
【図１】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図２】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図３】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図４】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図５】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図６】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図７】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図８】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図９】電源面と信号線を持つ配線基板層の製作中の一
つの段階を図解的な断面で描いたものである。
【図１０】電源面と信号線を持つ配線基板層の製作中の
一つの段階を図解的な断面で描いたものである。
【図１１】二つの電源面の配線基板層を製作するに当た
っての準備作業、及び薄い層の積層作業を図解的な断面
で描いたものである。
【図１２】二つの電源面の配線基板層を製作するに当た
っての準備作業、及び薄い層の積層作業を図解的な断面
で描いたものである。
【図１３】配線基板中にキャパシタ構造を作込むに当た
っての一つの段階を図解的な断面で描いたものである。
【図１４】配線基板中にキャパシタ構造を作込むに当た
っての一つの段階を図解的な断面で描いたものである。
【図１５】配線基板中にキャパシタ構造を作込むに当た
っての一つの段階を図解的な断面で描いたものである。
【図１６】配線基板中にキャパシタ構造を作込むに当た
っての一つの段階を図解的な断面で描いたものである。
【図１７】配線基板中にキャパシタ構造を作込むに当た
っての一つの段階を図解的な断面で描いたものである。
【図１８】配線基板中にキャパシタ構造を作込むに当た
っての一つの段階を図解的な断面で描いたものである。
【図１９】配線基板中にキャパシタ構造を作込むに当た
っての一つの段階を図解的な断面で描いたものである。
【図２０】配線基板中にキャパシタ構造を作込むに当た
っての一つの段階を図解的な断面で描いたものである。
【図２１】配線基板中の二つのキャパシタ層の積層によ
る相互接続を、図解的な断面で描いたものである。
【図２２】フリップ・チップ型の電子部品に接地、電
源、信号を供給するために、薄い層を積重ねて製作する
四層の配線基板構造体を活用する状態と、そのときの積
重なるバイアとプラグを通じて相互接続された信号層、
電源供給層、容量性を持つ層を含んだコンポジット構造
とを、図解的な断面で描いたものである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・フランシス・フランケニー アメリカ合衆国78746、テキサス州オー スチン、ダンフォース・コーブ 8107 (72)発明者 テリー・フレドリック・ヘイドン アメリカ合衆国78681、テキサス州ラウ ンド・ロック、ライブ・オーク 3101 (72)発明者 ロナルド・ラーン・イムケン アメリカ合衆国78681、テキサス州ラウ ンド・ロック、 オーク・メドウ・ドラ イブ 3711 (72)発明者 ジャネット・ルイーズ・ライス アメリカ合衆国78681、テキサス州ラウ ンド・ロック、 ウッドグリーン・ドラ イブ 1608 (56)参考文献 特開 平４−234197（ＪＰ，Ａ) 実開 昭62−199980（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】（ａ）導電体の第一の電源用平面と、 （ｂ）導電体の第二の電源用平面と、 （ｃ）上記第一の電源用平面と上記第二の電源用平面と
    の間に、一つのキャパシタを形成するために設けられた
    薄膜の第一の誘電体層と、 （ｄ）上記第一の電源用平面、上記第二の電源用平面お
    よび上記第一の誘電体層のすべてを貫通して延びる第一
    の開口および第二の開口と、 （ｅ）上記第一の電源用平面、上記第二の電源用平面、
    上記第一の開口および第二の開口の表面を被覆する比較
    的厚い第二の誘電体層と、 （ｆ）上記第一の開口に被覆された上記第二の誘電体層
    を貫通して延び、上記第二の誘電体層によって上記第一
    および第二の電源用平面から電気的に絶縁されている第
    一のバイアと、 （ｇ）上記第二の開口に被覆された上記第二の誘電体層
    を貫通して延び、上記第二の誘電体層によって上記第一
    および第二の電源用平面から電気的に絶縁されている第
    二のバイアと、 （ｈ）第三の開口によって露呈された上記第一の電源用
    平面の一部から上記第一の開口内部の上記第二の誘電体
    層表面まで、ならびに第四の開口によって露呈された上
    記第二の電源用平面の一部から上記第二の開口内部の上
    記第二の誘電体層表面までをそれぞれ導体層で被覆し
    て、上記第一の電源用平面に電気的に接続された第一の
    バイアおよび上記第二の電源用平面に電気的に接続され
    た第二のバイアと、 （ｉ）上記第一のバイアと上記第二のバイアのそれぞれ
    の両端に形成されたデンドライトと、 を具備する積層配線基板構造体。
  2. 【請求項２】（ａ）導電体の第三の電源用平面と、 （ｂ）導電体の第四の電源用平面と、 （ｃ）上記第三の電源用平面と上記第四の電源用平面と
    の間の薄膜の第三の誘電体層と、 （ｄ）上記第三の電源用平面、上記第四の電源用平面、
    及び上記第三の誘電体層のすべてを貫通して延び、上記
    第四の電源用平面に電気的に接続され、第四の誘電体層
    によって上記第三の電源用平面から電気的に絶縁されて
    いる第三のバイアと、 （ｅ）上記第三の電源用平面、上記第四の電源用平面、
    及び上記第三の誘電体層のすべてを貫通して延び、上記
    第三の電源用平面に電気的に接続され、上記第四の絶縁
    体層によって上記第四の電源用平面から電気的に絶縁さ
    れている第四のバイアと、 （ｆ）上記第一のバイアと上記第三のバイアとの間、及
    び上記第二のバイアと上記第四のバイアとの間の上記デ
    ンドライトを介した直接接続とを更に具備する、請求項
    １に記載の構造体。
  3. 【請求項３】 キャパシタを有する配線基板構造体の製
    作方法において、 （ａ）導電体の第一の電源用平面上に、比較的厚い薄膜
    の第一の誘電体層を形成し、 （ｂ）第一の誘電体層を覆って導電体の第二の電源用平
    面を形成し、 （ｃ）上記第一の電源用平面、上記第一の誘電体層、及
    び上記第二の電源用平面から成るコンポジット（合成
    体）を貫通する第一および第二の開口を形成し、 （ｄ）比較的厚い第二の誘電体層によって上記第一の電
    源用平面、上記第二の電源用平面、上記第一の開口およ
    び第二の開口の表面を被覆し、 （ｅ）上記第二の誘電体層に上記第一の電源用平面の一
    部を露呈する第三の開口および上記第二の電源用平面の
    一部を露呈する第四の開口を形成し、 （ｆ）上記第三の開口によって露呈された上記第一の電
    源用平面の一部から上記第一の開口内部の上記第二の誘
    電体層表面まで、ならびに上記第四の開口によって露呈
    された上記第二の電源用平面の一部から上記第二の開口
    内部の上記第二の誘電体層表面までをそれぞれ導体層で
    被覆して、上記第一の電源用平面に電気的に接続された
    第一のバイアおよび上記第二の電源用平面に電気的に接
    続された第二のバイアを形成し、 （ｇ）上記第一および第２のバイアのの両端にデンドラ
    イトを形成する、 手順から成る製作方法。
  4. 【請求項４】 上記第一の誘電体層を形成する手法が、 （ａ）上記第一の電源用平面の上にゾルーゲル物質を付
    着し、 （ｂ）ゾルーゲル物質をアニールして、高い誘電率の結
    晶状の薄膜層を形成する手順を具備する、請求項３に記
    載の製作方法。
JP7301375A 1994-11-21 1995-11-20 積層配線基板構造体、及びその製造方法 Expired - Fee Related JP3048905B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/342,507 US5745333A (en) 1994-11-21 1994-11-21 Laminar stackable circuit board structure with capacitor
US08/342507 1994-11-21

Publications (2)

Publication Number Publication Date
JPH08213758A JPH08213758A (ja) 1996-08-20
JP3048905B2 true JP3048905B2 (ja) 2000-06-05

Family

ID=23342132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7301375A Expired - Fee Related JP3048905B2 (ja) 1994-11-21 1995-11-20 積層配線基板構造体、及びその製造方法

Country Status (7)

Country Link
US (2) US5745333A (ja)
JP (1) JP3048905B2 (ja)
CN (1) CN1051668C (ja)
BR (1) BR9504582A (ja)
MY (1) MY121571A (ja)
SG (1) SG52149A1 (ja)
TW (1) TW351911B (ja)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343001B1 (en) 1996-06-12 2002-01-29 International Business Machines Corporation Multilayer capacitance structure and circuit board containing the same
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US5977642A (en) * 1997-08-25 1999-11-02 International Business Machines Corporation Dendrite interconnect for planarization and method for producing same
DE69936892T2 (de) * 1998-02-26 2007-12-06 Ibiden Co., Ltd., Ogaki Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6184469B1 (en) * 1998-06-25 2001-02-06 Mario W. Conti Two joined insulated ribbon conductors
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
IL132834A (en) * 1998-11-23 2006-06-11 Micro Coating Technologies Production of capacitors with a thin layer
US6214445B1 (en) 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
DE60031680T2 (de) 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6461493B1 (en) 1999-12-23 2002-10-08 International Business Machines Corporation Decoupling capacitor method and structure using metal based carrier
US6518509B1 (en) * 1999-12-23 2003-02-11 International Business Machines Corporation Copper plated invar with acid preclean
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
JP4502090B2 (ja) * 2000-01-26 2010-07-14 Ｔｄｋ株式会社 電子部品及びその製造方法
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6407341B1 (en) 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
DE10196259T1 (de) * 2000-05-31 2003-05-15 Honeywell Int Inc Füllverfahren
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6370012B1 (en) 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6931723B1 (en) 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
US6414250B1 (en) * 2000-12-30 2002-07-02 Thin Film Technology Corp. Hermetic multi-layered circuit assemblies and method of manufacture
JP2002299462A (ja) * 2001-01-26 2002-10-11 Nokia Mobile Phones Ltd 半導体装置
US6410857B1 (en) * 2001-03-01 2002-06-25 Lockheed Martin Corporation Signal cross-over interconnect for a double-sided circuit card assembly
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
US6545346B2 (en) * 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
EP1251530A3 (en) * 2001-04-16 2004-12-29 Shipley Company LLC Dielectric laminate for a capacitor
US6643916B2 (en) * 2001-05-18 2003-11-11 Hewlett-Packard Development Company, L.P. Method to assemble a capacitor plate for substrate components
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
US6537852B2 (en) 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
JP2003124593A (ja) * 2001-10-15 2003-04-25 Interconnection Technologies Kk 接続部品
WO2003035281A2 (en) * 2001-10-23 2003-05-01 Schindel David W Ultrasonic printed circuit board transducer
US6768650B2 (en) * 2002-02-07 2004-07-27 International Business Machines Corporation Method and structure for reduction of impedance using decoupling capacitor
US6608757B1 (en) * 2002-03-18 2003-08-19 International Business Machines Corporation Method for making a printed wiring board
JP3948321B2 (ja) * 2002-03-26 2007-07-25 株式会社村田製作所 ３端子コンデンサの実装構造
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
WO2004056160A1 (en) * 2002-12-13 2004-07-01 E.I. Du Pont De Nemours And Company Printed wiring boards having low inductance embedded capacitors and methods of making same
KR100499004B1 (ko) * 2002-12-18 2005-07-01 삼성전기주식회사 광비아홀을 구비하는 인쇄회로기판 및 가공 공정
US20040120129A1 (en) * 2002-12-24 2004-06-24 Louis Soto Multi-layer laminated structures for mounting electrical devices and method for fabricating such structures
US20040219342A1 (en) * 2003-01-07 2004-11-04 Boggs David W. Electronic substrate with direct inner layer component interconnection
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
US6872468B1 (en) 2003-10-09 2005-03-29 Motorola, Inc. Peelable circuit board foil
KR100512688B1 (ko) * 2003-11-21 2005-09-07 대덕전자 주식회사 캐패시터 내장형 인쇄 회로 기판 제조 방법
US7056800B2 (en) * 2003-12-15 2006-06-06 Motorola, Inc. Printed circuit embedded capacitors
US7193838B2 (en) * 2003-12-23 2007-03-20 Motorola, Inc. Printed circuit dielectric foil and embedded capacitors
TWI314745B (en) * 2004-02-02 2009-09-11 Ind Tech Res Inst Method and apparatus of non-symmetrical electrode of build-in capacitor
CN100576979C (zh) * 2004-06-25 2009-12-30 揖斐电株式会社 印刷配线板及其制造方法
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7285154B2 (en) * 2004-11-24 2007-10-23 Air Products And Chemicals, Inc. Xenon recovery system
US7652896B2 (en) * 2004-12-29 2010-01-26 Hewlett-Packard Development Company, L.P. Component for impedance matching
US9572258B2 (en) * 2004-12-30 2017-02-14 Intel Corporation Method of forming a substrate core with embedded capacitor and structures formed thereby
US7384856B2 (en) * 2005-01-10 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
KR20070107746A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기
TWI258865B (en) * 2005-03-29 2006-07-21 Realtek Semiconductor Corp Longitudinal plate capacitor structure
US7429510B2 (en) * 2005-07-05 2008-09-30 Endicott Interconnect Technologies, Inc. Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP2007165857A (ja) * 2005-11-18 2007-06-28 Nec System Technologies Ltd 多層配線基板およびその製造方法
WO2007091582A1 (ja) * 2006-02-09 2007-08-16 Hitachi Chemical Company, Ltd. 多層配線板の製造法
US7601009B2 (en) * 2006-05-18 2009-10-13 Centipede Systems, Inc. Socket for an electronic device
KR100764741B1 (ko) * 2006-06-08 2007-10-08 삼성전자주식회사 반도체 장치 및 그 형성 방법
CN1946267B (zh) * 2006-08-26 2010-09-08 华为技术有限公司 一种印刷电路板的埋容方法及印刷电路板
KR100863729B1 (ko) * 2006-09-18 2008-10-16 주식회사 엘지화학 전지모듈 인터페이스
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US8074349B2 (en) * 2009-04-16 2011-12-13 Carestream Health, Inc. Magnetic hold-down for foil substrate processing
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8431826B2 (en) * 2010-05-14 2013-04-30 James Robert Howard Capacitive power and ground plane structure utilizing fractal elements for the reduction of radiated emissions
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US9420708B2 (en) * 2011-03-29 2016-08-16 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
US10028394B2 (en) * 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
CN107960004A (zh) * 2016-10-14 2018-04-24 鹏鼎控股(深圳)股份有限公司 可伸缩电路板及其制作方法
KR102064873B1 (ko) 2018-02-21 2020-01-10 삼성전자주식회사 메모리 모듈 및 이를 구비하는 메모리 시스템
US10999939B2 (en) * 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
JP2020092119A (ja) * 2018-12-03 2020-06-11 株式会社東芝 配線板
US12009315B2 (en) * 2020-09-03 2024-06-11 AT&SAustria Technologie & Systemtechnik AG Component carrier structure connectable by electrically conductive connection medium in recess with cavity having surface profile

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35064A (en) * 1862-04-22 Improvement in speed-regulators for horse-powers
US4835656A (en) * 1987-04-04 1989-05-30 Mitsubishi Mining And Cement Co., Ltd. Multi-layered ceramic capacitor
JPS6414993A (en) * 1987-07-09 1989-01-19 Toshiba Corp Multilayered universal substrate
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
USRE35064E (en) * 1988-08-01 1995-10-17 Circuit Components, Incorporated Multilayer printed wiring board
US4935284A (en) * 1988-12-21 1990-06-19 Amp Incorporated Molded circuit board with buried circuit layer
EP0399161B1 (en) * 1989-04-17 1995-01-11 International Business Machines Corporation Multi-level circuit card structure
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
US5162977A (en) * 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5205740A (en) * 1991-12-13 1993-04-27 International Business Machines, Corp. Super connector for connecting flat ribbon cables
US5261153A (en) * 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
US5363275A (en) * 1993-02-10 1994-11-08 International Business Machines Corporation Modular component computer system

Also Published As

Publication number Publication date
SG52149A1 (en) 1998-09-28
US5745333A (en) 1998-04-28
US6098282A (en) 2000-08-08
TW351911B (en) 1999-02-01
CN1051668C (zh) 2000-04-19
MY121571A (en) 2006-02-28
CN1123513A (zh) 1996-05-29
BR9504582A (pt) 1997-10-07
JPH08213758A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
JP3014310B2 (ja) 積層配線基板の構造と製作方法
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
US6684497B2 (en) Manufacturing methods for printed circuit boards
US6000130A (en) Process for making planar redistribution structure
US5369881A (en) Method of forming circuit wiring pattern
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
US5185502A (en) High power, high density interconnect apparatus for integrated circuits
EP0713358A2 (en) Circuit board
US5127986A (en) High power, high density interconnect method and apparatus for integrated circuits
US6586687B2 (en) Printed wiring board with high density inner layer structure
US5763060A (en) Printed wiring board
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
JPS6244880B2 (ja)
JP2626291B2 (ja) 配線板の製造法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH11284342A (ja) パッケージとその製造方法
JPH06268377A (ja) 多層配線基板の製造方法
TW469547B (en) Thin film interposer and method for manufacturing thereof
JP2003273496A (ja) 配線基板及びその製造方法
JPH03228396A (ja) 多層プリント配線板の製造方法
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法
JPH0582930A (ja) 金属ベース基板およびその製造方法
JPH01281796A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees