JP4502090B2 - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP4502090B2 JP4502090B2 JP2000016835A JP2000016835A JP4502090B2 JP 4502090 B2 JP4502090 B2 JP 4502090B2 JP 2000016835 A JP2000016835 A JP 2000016835A JP 2000016835 A JP2000016835 A JP 2000016835A JP 4502090 B2 JP4502090 B2 JP 4502090B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode conductor
- conductive paste
- conductor portion
- photosensitive conductive
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims description 347
- 238000000034 method Methods 0.000 claims description 32
- 238000010304 firing Methods 0.000 claims description 10
- 230000018109 developmental process Effects 0.000 description 35
- 239000000758 substrate Substances 0.000 description 30
- 238000007650 screen-printing Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000001035 drying Methods 0.000 description 13
- 238000000059 patterning Methods 0.000 description 12
- 238000007639 printing Methods 0.000 description 12
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 238000005476 soldering Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 8
- 229910052753 mercury Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000000740 bleeding effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 229910000859 α-Fe Inorganic materials 0.000 description 6
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 5
- 239000012670 alkaline solution Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Chemical compound [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000000178 monomer Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000029 sodium carbonate Inorganic materials 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- AXCZMVOFGPJBDE-UHFFFAOYSA-L calcium dihydroxide Chemical compound [OH-].[OH-].[Ca+2] AXCZMVOFGPJBDE-UHFFFAOYSA-L 0.000 description 2
- 239000000920 calcium hydroxide Substances 0.000 description 2
- 229910001861 calcium hydroxide Inorganic materials 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910000027 potassium carbonate Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000002070 germicidal effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000003232 water-soluble binding agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
- H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/52—One-way transmission networks, i.e. unilines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、素子上に感光性導電ペーストと非感光性導電ペーストとによって電極導体を形成した電子部品及びその製造方法に係り、特に、チップインダクタ、ＬＣフィルタ、誘電体フィルタ、非可逆回路素子（サーキュレータ、アイソレータ）等に適した電極導体を具備する電子部品及び製造方法に関する。
【０００２】
【従来の技術】
電子部品の導体パターンは、微細化と高信頼性の両立が要求されている。たとえば、最近では携帯電話でも高周波化が進み、周波数特性に優れたリードレス部品が多く用いられている。特に、電極部分はミクロン単位の高精度な微細パターンが高歩留まで安定生産を要求されており、それと同時に、高温や振動、湿度等の苛酷な環境にも耐える高信頼性に富んだ強度が要求されている。
【０００３】
パターン精度に関していえば、例えば、チップインダクタやセラミック基板、セラミック多層基板、半導体等のパッケージ等において、電極導体のパターン精度やピッチサイズ、ラインアンドスペースは、従来用いていたような１００μｍ〜１５０μmといったようなサイズでは、現在の小型化、高周波化に対応できなくなり、既に、３０μｍ〜５０μｍといった要求や、それ以下のものも求められてきている。
【０００４】
また、実装パターン、実装部分の電極等は、小型化によって、より高強度で、しかも高信頼性なものが求められており、更には、最近の鉛フリー化により、はんだ付け温度が高温化の傾向にあり、それに絶えられるような高耐熱の電極も求められている。
【０００５】
電極や表面の導体パターンの形成方法としては、真空蒸着等は導体膜厚が薄く、生産性も悪いので、導電ペーストを用いた厚膜印刷方式が一般的であり、スクリーンとスキージを用いて銀ペーストをセラミック素子上に印刷して導体パターンを形成し、その後、乾燥工程を経て、４５０℃〜１０００℃程度の温度で導体パターンを焼成して電極導体を形成している。
【０００６】
【発明が解決しようとする課題】
しかし、上記のスクリーン印刷方式によると、▲１▼スクリーンの位置精度、▲２▼治具の位置精度、▲３▼ペーストの滲み出し、▲４▼印刷のかすれ、▲５▼スクリーンの劣化、▲６▼スキージの劣化等、微細な導体パターンを高精度で安定に形成するためには、数々の寸法ばらつき要因が有り、この影響で、最終的な電気特性（例えばチップインダクタであればインダクタンス、誘電体フィルタであればフィルタ特性）に影響が出てしまう。結果的には、良品を得る為、フィルタ等では工数のかかるルータ等を用いたトリミングを行うことが余儀なくされていた。
【０００７】
特に、チップ素子の端面電極や誘電体フィルタのように、凹凸や貫通孔がある場合には、導電ペーストのスクリーン印刷だけでは問題が解決できない。その具体的な例として、誘電体ブロックの貫通孔の一方に微細な導体パターンを形成した誘電体フィルタの場合について説明する。
【０００８】
上記構成の誘電体フィルタにおける誘電体ブロックにパターン印刷をしようとする場合は、生産性を考慮して複数個同時に誘電体ブロックを治具に並べてから導電ペーストを用いてスクリーン印刷を行う。
【０００９】
図２２は従来のスクリーン印刷によるパターン印刷工程である。同図（Ａ）は誘電体ブロック１を印刷用の治具２に並べる工程であり、誘電体ブロック１は、複数個のキャビティー３のある治具２に並べられる。同図（Ｂ）は治具２の断面であり、キャビティー３に設けられた誘電体ブロック１が一定の間隔で配置された様子を示す。同図（Ｃ）は導電ペースト４を印刷している工程であり、所定パターンを有する印刷スクリーン５を用いてスキージ６でペースト４をパターン８の様に印刷する。
【００１０】
しかし、この作業を繰り返すことにより当初図２２（Ｄ）の歪みの無いスクリーン５であったものが、同図（Ｅ）のようにスクリーン５に歪みが生じる。この理由は、図２２（Ｃ）のように誘電体ブロック１を治具２に配置して印刷する場合に、治具２の両側の間隔ΔＷの部分において印刷スクリーン５だけで印刷圧力に耐えなければならないからである。結果的に印刷スクリーン５に負荷がかかり、スクリーンが伸びてしまいパターン位置精度が大幅に悪くなってしまっていた。
【００１１】
これに対して、最近は上記スクリーン印刷の微細化には限界があることから、感光性導電ペースト（感光性を有する導電ペースト）を用いて露光、現像処理（フォトリソグラフィ処理）によって所定パターンの電極導体を作製することも検討されている。
【００１２】
このような感光性導電ペーストを用いた製法では、導体パターンの微細化はできても以下の問題点が残る。
【００１３】
(1) 特にスクリーン印刷によるとメッシュ跡がピンホール欠陥を生じる欠点がある。この点については特開平１０−１１２２１６号公報で感光性導電ペーストの流動性を高める等の工夫が提案されている。
【００１４】
(2) 一度に厚い膜厚を形成すると、露光に時間がかかるばかりでなく、パターン精度も悪くなる。このため、電子部品の電極導体に必要な膜厚を一度に得ることが困難な嫌いがある。例えば、はんだ付け部分の電極導体の場合、導体がＡｇでは、共晶はんだ中に溶け出す量（厚み）は１秒当たり、２５０℃で２．５μｍ、２８０℃で５μｍになる。一方、感光性導電ペーストは、高精度で且つ、生産性にあった露光時間で処理する為には通常、１０〜２０μｍの厚みで塗布するが、この場合焼成後は５〜１０μｍ程度の厚さになってしまう。従って、５μｍのＡｇ厚みでは２８０℃／１秒で導体Ａｇが無くなってしまう。
【００１５】
(3) 光に対して垂直な部分、特に、アスペクト比が大きなスルーホールの露光が困難であり、スルーホールの形成が困難である。
【００１６】
(4) 感光性導電ペーストは、現在市販されている非感光性導電ペースト（感光性を持たない導電ペースト）よりも導電率や膜厚の点で劣る場合が多く、非感光性導電ペーストに匹敵する導電率と膜厚を備えたものや、コストの安いものを得ることが困難である。
【００１７】
このように、感光性導電ペーストを用いて電極導体を形成する場合においても、未だ解決するには至っていない項目が多々存在する。
【００１８】
本発明の目的は、従来の問題点であったパターン印刷精度を高めるだけでなく、電子部品の使用場所に適した所定の膜厚で、パターン及び電極を形成したり、更には、アスペクト比の高い部分にも電極を形成可能な電子部品及びその製造方法を提供するにある。
【００１９】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明は、
素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第１の電極導体部の一部が前記第２の電極導体部の上層に重なって電気的に導通していて、
前記第２の電極導体部は、前記第１の電極導体部が前記主面上から自身の上層に重なり始める部分が斜面となっていることを特徴としている。
【００２２】
本願請求項２の発明に係る電子部品は、
素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第２の電極導体部の上層に、前記第１の電極導体部の少なくとも一部が重なって電気的に導通し、かつ前記第１及び第２の電極導体部の重なり部分の輪郭が一致していることを特徴としている。
【００２３】
本願請求項３の発明に係る電子部品は、請求項２において、前記重なり部分がバンプを構成していることを特徴としている。
【００２５】
本願請求項４の発明に係る電子部品は、
素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した導体シールドとなる第２の電極導体部とを有し、
前記第１の電極導体部は、前記主面の一方の端部と他方の端部とを渡すように形成されていて、
前記第２の電極導体部は、前記第１の電極導体部と電気的に導通し、かつ前記第１の電極導体部を境界として前記第１の電極導体部から一方の側にのみ延在していることを特徴としている。
【００２６】
本願請求項５の発明に係る電子部品は、
素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第１の電極導体部は枠形状を成していて、前記第２の電極導体部は前記第１の電極導体部と電気的に導通しかつ前記主面と平行な方向に関して前記第１の電極導体部の前記枠形状の内側に収まっていることを特徴としている。
本願請求項６の発明は、請求項５において、前記第１の電極導体部が、方形枠乃至円形枠である、又は前記主面の縁部とその近傍を囲む形状であることを特徴としている。
【００２７】
本願請求項７の発明は、
素子の主面と該主面に開口した貫通孔内面とに跨って電極導体を形成した電子部品であって、
感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部が前記主面に形成され、非感光性導電ペーストにより形成した第２の電極導体部が前記貫通孔内面に形成され、
かつ、前記主面と前記貫通孔内面とが接するエッジ部分の近傍で前記第１及び第２の電極導体部が重なって電気的に導通していることを特徴としている。
本願請求項８の発明は、請求項７において、
前記貫通孔内面は、前記主面と接する端部がテーパー状接続面となっていて、
しかも、前記第１の電極導体部が前記主面から前記テーパー状接続面に延びていることを特徴としている。
【００２８】
本願請求項９の発明は、請求項７又は８において、前記貫通孔を前記主面と垂直に複数に分割して前記素子の端面電極又は側面電極としていることを特徴としている。
【００３１】
本願請求項１０の発明は、請求項１乃至９のいずれかにおいて、前記第１及び第２の電極導体部は、少なくとも一部が互いに重なって焼成されて互いに電気的に導通した電極導体を構成していることを特徴としている。
【００３２】
本願請求項１１の発明は、
素子の主面に電極導体を形成した電子部品の製造方法において、
該主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記第２のステップで形成した前記第２の電極導体部の上層に一部が重なるように前記第１のステップで前記第１の電極導体部を形成し、前記第１及び第２の電極導体部を電気的に導通させ、
前記第２のステップでは、前記第２の電極導体部のうち前記第１の電極導体部が前記主面上から前記第２の電極導体部の上層に重なり始める部分が斜面となるように前記第２の電極導体部を形成することを特徴としている。
【００３３】
本願請求項１２の発明は、
素子の主面と該主面に開口した貫通孔内面とに跨って電極導体を形成した電子部品の製造方法であって、
前記主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
前記貫通孔内面に非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記主面と前記貫通孔内面とが接するエッジ部分の近傍で前記第１及び第２の電極導体部が重なるように前記第１及び第２のステップを所定の順序で実行し、前記第１及び第２の電極導体部を電気的に導通させることを特徴としている。
【００３５】
本願請求項１３の発明は、請求項１２において、前記貫通孔内面は、前記主面と接する端部がテーパー状接続面となっていて、
前記第２のステップでは前記第２の電極導体部を前記テーパー状接続面に延在させるとともに、前記第１のステップでは前記第１の電極導体部も前記テーパー状接続面に延在させることを特徴としている。
本願請求項１４の発明は、請求項１２又は１３において、前記第１及び第２の電極導体部を電気的に導通させた後、前記貫通孔を前記主面と垂直に複数に分割して前記素子の端面電極又は側面電極とすることを特徴としている。
【００３６】
本願請求項１５の発明は、
素子の主面に電極導体を形成した電子部品の製造方法において、
該主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記第２のステップで形成した前記第２の電極導体部の上層に少なくとも一部が重なるように前記第１のステップで前記第１の電極導体部を形成し、前記第１の電極導体部をマスクとして前記第２の電極導体部をパターン形成し、前記第１及び第２の電極導体部を電気的に導通させることを特徴としている。
【００３７】
【発明の実施の形態】
以下、本発明に係る電子部品及びその製造方法の実施の形態を図面に従って説明する。
【００３８】
図１は本発明の第１の実施の形態であって、素子の主面に感光性導電ペーストを用いた電極導体部をパターン形成し、主面又は他の面に非感光性導電ペーストを用いた電極導体部を形成し、両方の電極導体部が少なくとも一部で接して電気的に接続した例を示す。
【００３９】
この場合、非感光性導電ペースト塗布工程＃１において、図１（Ａ）のようにインダクタ、コンデンサ、フィルタ等を構成すべき誘電体、磁性体等の素子１０上に非感光性導電ペーストを塗布して電極導体部１１を形成し、乾燥工程＃２にて８０℃で１０分間乾燥させる。
【００４０】
次いで、感光性導電ペースト塗布工程＃３において、図１（Ｂ）のように非感光性導電ペーストの電極導体部１１に接するように感光性導電ペースト１２を素子主面に塗布し、乾燥工程＃４にて８０℃で２０分乾燥させる。
【００４１】
フォトリソグラフィ工程＃５にて、感光性導電ペースト１２に対して所定パターンで露光用光源により２００〜８００ｍＪ／cm２の露光を行い、その後現像処理によって感光性導電ペーストの不要部分を除去する。現像は、炭酸ナトリウム、炭酸カリウム、水酸化カルシウム、水酸化ナトリウム等のアルカリ溶液で、２０℃〜５０℃でスプレー又は浸漬により行う。具体的には、通常のコンベア、スプレータイプの現像機で３０℃の０．４％Ｎａ２ＣＯ３をスプレー圧１０〜２０ｐｓｉで吹き付けること等で実行できる。このような現像処理にて、図１（Ｃ）のように感光性導電ペースト１２をパターニングした電極導体部１３を形成する。なお、前記露光に関しては、例えば、可視光線、近紫外線、紫外線、電子線、Ｘ線、レーザー光等があげられるが、これらの中で紫外線が好ましくその光源としては例えば低圧水銀灯、高圧水銀灯，超高圧水銀灯、ハロゲンランプ殺菌灯等が使用できる。これらの中でも超高圧水銀灯が特に好ましい。また、現像工程は非感光性導電ペーストには影響を及ぼさないものを選定している。
【００４２】
その後、焼成工程＃６にて非感光性導電ペーストによる電極導体部１１及び感光性導電ペーストによる電極導体部１３を８５０℃で１０分間同時焼成することで電極導体部１１及び電極導体部１３が相互に接して電気的に導通した電極導体が誘電体、磁性体等の素子１０上に得られる。
【００４３】
この第１の実施の形態において、非感光性導電ペースト及び感光性導電ペーストの塗布はスクリーン印刷等で行うことができる。また、非感光性導電ペーストによる電極導体部１１は膜厚の厚いもの、導電性の良いものが比較的容易に得られるため、外部接続用の端子電極部分やチップ部品を搭載する電極部分として利用できる。
【００４４】
また、感光性導電ペーストによる電極導体部１３は、露光、現像処理により、微細なパターンに形成可能であり、インダクタ、コンデンサ、フィルタ等の電極部分として利用することができる。
【００４５】
なお、導電ペーストの金属材料は、金、銀、銅、パラジウム、白金、ニッケル等の金属や、これらの混合物でも良く、感光性材料としては、アルカリ現像型バインダーモノマー、モノマー及び開始剤を含むもので焼成によって揮発、分解し、パターン中に炭化物を残存させないものであることが重要である。
【００４６】
このように、第１の実施の形態によれば、非感光性導電ペーストによる電極導体部の長所と、感光性導電ペーストによる電極導体部の長所とを組み合わせることで、従来の問題点であったパターン精度を高めるだけでなく、使用場所に適した所定の膜厚、パターンを持つ電極導体を形成した電子部品を作製可能となる。具体的な効果を以下に列挙する。
【００４７】
(1) 感光性導電ペーストを用いた製法では、導電ペーストを精度良くパターン印刷する必要はなく、パターン形成面全面に塗布すればよい。また、パターン形成時にも、感光性導電ペーストは、マスクを用いて露光するため、従来のように印刷マスク（スクリーン）に大きな圧力を加える必要が無く、従って、スクリーンの劣化に伴うパターン精度の悪化を気にする必要もない。
【００４８】
(2) 更に、露光、現像工程を行うことから、パターン自身の寸法精度も高く、ペーストの滲みだしに伴う、パターンのゆがみが無く、パターン幅のばらつきも殆ど無い。従って、インダクタ、フィルタ等の導体パターンを形成することで、高周波領域で高いＱ値を示すインダクタ、フィルタ等を造ることができる。
【００４９】
(3) また、外部接続用の端子電極部分やチップ部品を搭載する電極部分には、非感光性導電ペーストを用いている為に十分な膜厚で形成でき、鉛フリー化された、高温はんだを用いてはんだ付けを行っても、電極食われによる断線を生ずることはない。
【００５０】
(4) インダクタ部品の場合、より多くの配線パターンを基板上に形成することでインダクタンス値の向上が図れるため、パターンの滲みや幅のばらつきは勿論のこと、その断面形状側面も出来る限り垂直になっていた方がよいが、感光性導電ペーストを用いることで、そのような導体パターンを形成可能である。一方、非感光性導電ペーストのみを用いたスクリーン印刷法では、素子面が粗すぎるとパターン線幅がばらつき、また逆にフラットにすると今度はペーストがにじみ出し、非常にペーストの粘度管理や粗さの管理が難しい。
【００５１】
(5) パターン部には、はんだを付けなくて済むので、感光性導電ペーストを薄く付けることが可能となり、よりパターン精度を向上させることができる。
【００５２】
(6) なお、メッキにより最終的な膜厚向上を行うこともできるが、この場合、メッキによるコストアップは勿論のこと、例えば誘電体フィルタやＨＩＣ基板の端面電極のように浮島構造の電極等は、電極厚みが薄くなったり、他の部分との膜厚ばらつきが出てしまう等の問題を抱えている。更には、微細パターンの場合、メッキ伸びと呼ばれる現象（微細パターンや狭ピッチパターンの場合に隣同士がメッキの横方向の成長によってショートしてしまう現象）でショート不良が発生する恐れもある。本実施の形態ではそのような問題を解消できる。
【００５３】
図２は本発明の第２の実施の形態であって、素子の主面に感光性導電ペーストを用いた電極導体部をパターン形成し、主面乃至他の面に非感光性導電ペーストを用いた電極導体部を形成し、両方の電極導体部が少なくとも一部で重なって電気的に接続した例を示す。
【００５４】
この場合、非感光性導電ペースト塗布工程＃１１において、図２（Ａ）のようにインダクタ、コンデンサ、フィルタ等を構成すべき誘電体、磁性体等の素子２０の端部（端面及びこれに隣接した上下面の縁部）に非感光性導電ペーストで電極導体部２１を形成し、乾燥工程＃１２にて乾燥させる。
【００５５】
次いで、感光性導電ペースト塗布工程＃１３において、図２（Ｂ）のように非感光性導電ペーストの電極導体部２１の一部に重なるように感光性導電ペースト２２を素子２０の主面（ここでは上面）に塗布し、乾燥工程＃１４にて乾燥させる。
【００５６】
フォトリソグラフィ工程＃１５にて感光性導電ペースト２２を所定パターンで露光し、その後現像処理によって感光性導電ペーストの不要部分を除去し、図２（Ｃ）のように感光性導電ペースト２２をパターニングした電極導体部２３を形成する。このとき、電極導体部２１，２３の重なり部分は、図２（Ｄ）のように、非感光性導電ペーストの粘度を適切に設定することで重なり始めを斜面とすることもでき、上側の電極導体部２３のエッジ切れや下側の電極導体部２１のコーナー部分に沿って起こる滲み出し等の影響を抑えることができる。
【００５７】
その後、焼成工程＃１６にて非感光性導電ペーストによる電極導体部２１及び感光性導電ペーストによる電極導体部２３を同時焼成して電極導体部２１及び電極導体部２３が相互に重なって電気的に導通した電極導体が誘電体、磁性体等の素子２０上に得られる。なお、乾燥、露光、現像等の条件は第１の実施の形態と同様でよい。
【００５８】
この第２の実施の形態においても、非感光性導電ペーストによる電極導体部２１は膜厚の厚いもの、導電性の良いものが比較的容易に得られるため、外部接続用の端子電極部分やはんだ付けする電極部分として利用できる。
【００５９】
また、感光性導電ペーストによる電極導体部２３は、露光、現像処理により、微細なパターンに形成可能であり、インダクタ、コンデンサ、フィルタ等の電極部分として利用することができ、Ｑ値の向上を図ることができる。
【００６０】
このように、第２の実施の形態によっても、第１の実施の形態と同様の効果を得ることができ、非感光性導電ペーストによる電極導体部の長所と、感光性導電ペーストによる電極導体部の長所とを組み合わせることで、通常のチップ部品のような端子電極の厚み、高信頼性を保ちながら、かつ表面に精密な導体パターンを形成できる。従って、従来の問題点であったパターン精度を高めるだけでなく、使用場所に適した所定の膜厚、パターンを持つ電極導体を形成した電子部品を作製可能となる。
【００６１】
図３は本発明の第３の実施の形態であって、素子のスルーホール内面に形成された非感光性導電ペーストによる電極導体部と素子主面に感光性導電ペーストで形成された電極導体部とが相互に接続して構成された例を示す。
【００６２】
この場合、非感光性導電ペースト塗布工程＃２１において、図３（Ａ）のようにインダクタ、コンデンサ、フィルタ等を構成すべき誘電体等の素子３０のスルーホール３１内周部に非感光性導電ペーストで電極導体部３２を形成し、乾燥工程＃２２にて乾燥させる。
【００６３】
次いで、感光性導電ペースト塗布工程＃２３において、図３（Ｂ）のように感光性導電ペースト３３を素子３０の主面（ここでは上面）に塗布し、乾燥工程＃２４にて乾燥させる。このときスルーホール内面の非感光性導電ペースト上端部と感光性導電ペーストとは互いに接するかあるいは部分的に重なり合う（重力で感光性導電ペーストがスルーホール内側に多少入り込む）。
【００６４】
フォトリソグラフィ工程＃２５にて感光性導電ペースト３３を所定パターンで露光し、その後現像処理によって感光性導電ペーストの不要部分を除去し、図３（Ｃ）のように感光性導電ペースト３３をパターニングした電極導体部３４を形成する。
【００６５】
その後、焼成工程＃２６にて非感光性導電ペーストによる電極導体部３２及び感光性導電ペーストによる電極導体部３４を同時焼成して電極導体部３２及び電極導体部３４が相互に接してもしくは重なって電気的に導通した電極導体が誘電体等の素子３０上に得られる。
【００６６】
なお、乾燥、露光、現像等の条件は第１の実施の形態と同様でよい。
【００６７】
この第３の実施の形態においては、露光の困難なスルーホール内面に非感光性導電ペーストを設けておくことで、アスペクト比の高いスルーホール部分にも電極導体部３２を形成でき、主面側の感光性導電ペーストによる電極導体部３４と電気的に導通した電極導体を持つ電子部品が得られる。このとき、スルーホール端面からある程度の深さ方向に露光のための紫外線が透過するため、感光性導電ペーストもスルーホール入り口部分までは硬化し、スルーホール内部が十分な膜厚の電極導体部で覆われるだけでなく、スルーホールのエッジ部の膜厚もある程度稼ぐことが出来、接続信頼性も向上する（エッジ部には両方のペーストを存在させることができる。）。
【００６８】
また、スルーホール部分には、非感光性導電ペーストを用いている為、スルーホール部分が未硬化になることがなく、電極導体部３２の膜厚も十分確保でき、鉛フリー化された、高温はんだを用いてはんだ付けを行っても、電極食われによる断線を生ずることがない。
【００６９】
なお、図３の第３の実施の形態のように非感光性導電ペーストを下にして、感光性導電ペーストをその上に重ねるのは勿論のこと、逆に感光性導電ペーストを下にしても良い。この場合は、先にパターニングしてから非感光性ペーストを塗布できるので、非感光性導電ペーストを現像液（Ｎａ２ＣＯ３溶液等）に浸さなくて良くなる。
【００７０】
また、非感光性導電ペーストと感光性導電ペーストを端面で接続させても良い。この場合には、重ねることに伴う厚みが無くなったり、またどちらかを、流れ止め等の境界（ダム）としても使用出来る。
【００７１】
図４及び図５は本発明の第４の実施の形態であって、素子のスルーホール内面に形成された非感光性導電ペーストによる電極導体部と素子主面に感光性導電ペーストで形成された電極導体部とが相互に接続して構成された例を示す。
【００７２】
この場合、素子３０に形成したスルーホール３１の素子主面（上面）側端部にテーパー状接続面３１ａを形成している。この接続面３１ａの主面に対する角度は好ましくは４５°乃至６０°程度であるが、テーパーがついていればよい。そして、テーパー状接続面３１ａを含むスルーホール３１内面に非感光性導電ペーストを塗布、乾燥させて電極導体部３２とし、次いで、感光性導電ペースト３３を素子主面及びテーパー状接続面３１ａに塗布し、乾燥させる。このとき図５（Ａ）のようにスルーホール端部のテーパー状接続面３１ａの非感光性導電ペーストと感光性導電ペーストとは互いに重なり合う。その後、感光性導電ペースト３３を所定パターンで露光し、現像処理によって感光性導電ペーストの不要部分を除去し、感光性導電ペースト３３をパターニングした電極導体部３４を形成する。そして、非感光性導電ペーストによる電極導体部３２及び感光性導電ペーストによる電極導体部３４を同時焼成して電極導体部３２及び電極導体部３４が相互に重なって電気的に導通した電極導体が誘電体等の素子３０上に得られる。なお、乾燥、露光、現像等の条件は第１の実施の形態と同様でよい。
【００７３】
この第４の実施の形態においては、露光の困難なスルーホール３１内面の端部にテーパー状接続面３１ａを形成しておくことで、非感光性導電ペーストと感光性導電ペーストとの重なり部分が十分広くなり、エッジ切れ等の不具合が無くなる。露光に用いる紫外線は直進性が高いが、このように４５°乃至６０°程度のテーパーをスルーホール端部に付けることで、感光性導電ペーストもテーパー状接続面３１ａを形成した領域までは確実に硬化する。
【００７４】
なお、テーパー状接続面は傾斜が一定の斜面でもよいし、Ｒ面、Ｕ面等の傾斜が徐々に変化している斜面でも良い。
【００７５】
また、図５（Ｂ）のように、スルーホール３１内部が非感光性導電ペーストの電極導体部３２で埋まっていて、その上に感光性導電ペーストの電極導体部３４を設ける構成となってもよい。
【００７６】
図６は本発明の第５の実施の形態であって、第３又は第４の実施の形態の電極導体を形成したスルーホールを２分割して素子３０の外部接続用の電極端子（表面実装端子）３７を構成したものである。第３又は第４の実施の形態と同一又相当部分には同一符号を付して説明を省略する。
【００７７】
この第５の実施の形態では、スルーホールを２分割した円周凹面３８の内面が非感光性導電ペーストの電極導体部３２で十分覆われているだけでなく、エッジ部分にも十分な導体が存在している（エッジ部分には非感光性及び感光性の導電ペーストの両方を存在させることができる）から、電極端子として使用してもはんだ食われや断線の心配がいらない、高信頼性の電極端子として使用できる。
【００７８】
図７は本発明の第６の実施の形態であって、チップ部品としてのチップコンデンサを装着（はんだ付け）する部分に膜厚の大きな非感光性導電ペーストを用いたＴ型のＬＣフィルタの例を示す。
【００７９】
まず、図７（Ａ）のように、絶縁体、誘電体等の素子４０の主面上に非感光性導電ペースト４１をスクリーン印刷等で塗布し、８０℃、１０分間乾燥して所定形状、例えば一対の方形の電極導体部４２を形成する。該電極導体部４２は後工程でチップ部品をはんだ付けで装着するために膜厚を十分大きくできる非感光性導電ペーストとする。
【００８０】
次に図７（Ｂ）のように電極導体部４２の部分も含めて全面に感光性導電ペースト４３を重ねて塗布し、更に８０℃、２０分間乾燥する。そして、図７（Ｃ）のように感光性導電ペースト４３を露光、現像して所定のインダクタの導体パターンとして電極導体部４４を形成する。このとき、相互に接続する必要があるところは、非感光性導電ペースト４１の上に感光性導電ペースト４３が重なるようにパターン形成する。その後、素子基板を乾燥するために８０℃、５分の乾燥を行い９００℃、１時間の本焼成を行い、電極導体部４２，４４を同時焼成して両者の重なり部分が電気的に接続した電極導体とし、チップ接続用電極としての電極導体部４２の部分に図７（Ｄ）のようにチップ部品としてのチップコンデンサ４５をはんだ付け等で装着する。これにより、ＬＣフィルタが得られる。
【００８１】
なお、非感光性導電ペースト４１の上層に少なくとも一部が重なった感光性導電ペースト４３を露光、現像して形成した導体パターンをマスクとして非感光性導電ペースト４１をパターン形成することで、チップコンデンサ４５をはんだ付けするチップ接続用電極を２層構造（下層が電極導体部４２、上層が電極導体部４４）とすることもできる。
【００８２】
さらに、非感光性導電ペースト４１を素子主面の全体に塗布しておき、感光性導電ペースト４３を露光、現像して形成した導体パターンをマスクとして非感光性導電ペースト４１をパターン形成することで、チップ接続用電極だけでなく所定のインダクタの導体パターンも２層構造（下層が電極導体部４２、上層が電極導体部４４）とすることもでき、この場合には電流容量の増大を図り得る。この構造は、インダクタの導体パターンの電極も厚くして、耐電力性を高めることが可能で、パワーインダクタのような電流をより多く流す部品に好適である。
【００８３】
また、感光性導電ペーストと非感光性導電ペーストの塗布順序を入れ替えても同様にＬＣフィルタを作製でき、この場合を図７（Ｅ）乃至（Ｇ）で説明する。まず、図７（Ｅ）のように感光性導電ペースト４３を素子４０主面上に全面塗布し、乾燥する。そして、図７（Ｆ）のように感光性導電ペースト４３を露光、現像して所定のインダクタの導体パターンとして電極導体部４４を形成する。その上に図７（Ｇ）のようにスクリーン印刷等等で非感光性導電ペースト４１を塗布し、乾燥して所定形状、例えば一対の方形の電極導体部４２を形成する。該電極導体部４２は後工程でチップ部品をはんだ付けで装着するために膜厚を十分大きく設定する。また、相互に接続する必要があるところは、感光性導電ペースト４３の上に非感光性導電ペースト４１が重なるようにパターン形成する。その後、電極導体部４２，４４を焼成して両者の重なり部分が電気的に接続した電極導体とし、電極導体部４２の部分に図７（Ｄ）のようにチップ部品としてのチップコンデンサ４５をはんだ付け等で装着することで同様にＬＣフィルタが得られる。
【００８４】
図７（Ｅ）乃至（Ｇ）の工程とすれば、感光性導電ペーストをパターニング後に非感光性導電ペーストを塗布できるので、非感光性導電ペーストが、耐アルカリ性を有しない様な材料や、水に可溶なペーストでも使用が可能となる。
【００８５】
なお、電極導体部４２，４４は同時焼成としたが、各電極導体部４２，４４は当然のことながら別々の工程で焼成しても良い。また、感光性導電ペーストの露光に関しては、例えば、可視光線、近紫外線、紫外線、電子線、Ｘ線、レーザー光等があげられるが、これらの中で紫外線が好ましくその光源としては例えば低圧水銀灯、高圧水銀灯，超高圧水銀灯、ハロゲンランプ殺菌灯等が使用できる。これらの中でも超高圧水銀灯が好適であり、２００〜８００ｍＪの露光を行う。露光後の感光性導電ペーストの現像は、炭酸炭酸ナトリウム、炭酸カリウム、水酸化カルシウム、水酸化ナトリウム等のアルカリ溶液で、２０℃〜５０℃でスプレー又は浸漬により行う。
【００８６】
この第６の実施の形態では、非感光性導電ペースト４１による電極導体部４２は膜厚の厚いもの、導電性の良いものが比較的容易に得られるため、チップコンデンサ４５のはんだ付けに適した構成とすることができる。つまり、チップコンデンサ４５の実装用の電極面には膜厚の厚いパッドを形成しておくことで、電極のはんだ食われの問題を解消できる。また、感光性導電ペースト４３による電極導体部４４は、露光、現像処理により、高精度で微細なパターンに形成可能であり、インダクタの電極部分として利用することで、小面積に細長いパターンを形成可能で、インダクタンス値の増大を図り、かつインダクタンス値のばらつきを低減できる。
【００８７】
また、感光性導電ペースト４３を露光、現像して形成した導体パターンをマスクとして非感光性導電ペースト４１をパターン形成する製法とすれば、インダクタの導体パターンも２層構造（下層が電極導体部４２、上層が電極導体部４４）とすることが可能で、耐電力性を高めたパワーインダクタのような電流をより多く流す部品を作製可能となる。
【００８８】
図８は本発明の第７の実施の形態であって、誘電体、磁性体等の素子５０の主面上に静電容量パターンを形成した例で、パターン精度の必要な静電容量パターン５１としての電極導体部は感光性導電ペーストの露光、現像で形成し、はんだ付け用又は外部接続用電極端子５２としての電極導体部はスクリーン印刷で形成した非感光性導電ペーストで形成するか、非感光性導電ペーストと感光性導電ペーストとの積層構造とする。ここで、図８（Ａ）は感光性導電ペーストの静電容量パターン５１を先に形成した場合であり、同図（Ｂ）は感光性導電ペーストの静電容量パターン５１を後に形成した場合である。なお、乾燥、露光、現像条件等は第６の実施の形態と同様でよい。
【００８９】
この第７の実施の形態では、精細なパターンとなる静電容量パターン５１は感光性導電ペーストの露光、現像で作製し、十分な膜厚の必要な電極端子５２は非感光性導電ペーストで形成するか、非感光性導電ペーストと感光性導電ペーストとの２層構造とすることができ、それぞれの電極に必要な特性を実現できる。
【００９０】
図９は本発明の第８の実施の形態であって、感光性導電ペーストを露光、現像後、これをマスクとして非感光性導電ペーストをパターン形成し、感光性導電ペーストと非感光性導電ペーストの積層構造を持つ接合用導体突起としてのバンプを作製した例である。
【００９１】
製造工程としては、まず図９（Ａ）のように素子６０の主面全面に非感光性導電ペースト６１を塗布し乾燥後、同図（Ｂ）のように感光性導電ペースト６２をその上全面に塗布する。乾燥してから露光を施し、紫外線で硬化した精密なバンプパターン６３をマスクとして現像を施し、同図（Ｃ）のようにマスク形成部分以外は感光性及び非感光性導電ペーストを除去して焼成することで比較的厚く精度の良いバンプ６４を形成する。同図（Ｄ）は各種チップを搭載する絶縁パッケージ６５の底面にバンプ６４を形成した例を示す。
【００９２】
この第８の実施の形態の構造では、非感光性導電ペーストの焼成後厚みが１５μｍで、感光性導電ペーストの焼成後厚みが７μｍで合計２２μｍのバンプが形成できる。
【００９３】
なお、上記工程を用いる場合には、非感光性導電ペーストも感光性導電ペーストの非感光部分と同じようにアルカリ溶液で現像できるバインダー、モノマーを用いたり、又は水溶性のバインダーを用いていれば、一度に現像が可能である。
【００９４】
こうして得られたバンプ６４の形状は、感光性導電ペースト単独で２２μｍの様な厚いバンプを作ったときよりも高精度で且つシャープな形状のものとなる。
【００９５】
また、感光性導電ペーストをアルカリ溶液で現像後、更に非感光性導電ペーストを有機溶剤でエッチングすることも可能であるが、この場合は、感光性導電ペーストの感光した部分が膨潤し、剥離しやすくなるため、より有機溶剤に溶けやすい非感光性導電ペーストを用いることは勿論のこと、スプレー圧力、スプレー時間を考慮し、出来るだけペーストへの負荷が少なくなるように短時間でエッチング処理をすることが望ましい。また、重合度を上げたり、接着性を向上したり、更には、材質を検討して感光性導電ペーストの露光後の耐溶剤性を向上させておくことも重要なポイントとなる。
【００９６】
なお、感光性導電ペーストを用いてバンプを形成する方法に関しては、特開平６−１５１４３８号公報にも述べられているが、より膜厚を厚くしたり（例えば２５μｍ以上）より狭ピッチ（例えば５０μｍ）にする場合には、この特開平６−１５１４３８号公報の方法を用いても困難である。
【００９７】
また、特開平１０−１１６５５８号公報のように２種類の感光性導電ペーストを重ねて使用する場合でも、下層のペーストを非感光性導電ペーストにして、感光性導電ペーストをマスクにして露光現像するようにすれば、パターン精度がより良い電極を形成することができる。
【００９８】
図１０は本発明の第９の実施の形態であり、感光性導電ペーストと非感光性導電ペーストの積層構造を持つパッドを作製した例である。但し、図９では感光性導電ペーストを露光、現像後、これをマスクとして非感光性導電ペーストをパターン形成したが、本実施の形態では非感光性導電ペースト６１はスクリーン印刷で素子６０の主面上に所定パターンで塗布、乾燥しておき、その後感光性導電ペースト６２を塗布、乾燥し、露光、現像によってパターン形成し、さらに両ペースト６１，６２を焼成してパッド６６を得ている。
【００９９】
この図１０の第９の実施の形態でも、非感光性導電ペースト６１と感光性導電ペースト６２の積層構造のパッド６６として膜厚を増加させることができ、またパッド上層を感光性導電ペースト６２の露光、現像で形成することで、パターン精度を向上させることができる。なお、非感光性導電ペーストを先に乾燥後、焼成してもよいが、両ペースト６１，６２を同時焼成してもよい。
【０１００】
図１１は本発明の第１０の実施の形態であり、感光性導電ペーストをパターニング後に非感光性導電ペーストとの境界に用いた例である。この場合、図１１（Ａ）のように素子７０の主面に感光性導電ペースト７１を塗布、乾燥し、露光、現像によって所要パターンの電極導体部７２と境界部をなす電極導体部７３とを形成する。次いで、図１１（Ｂ）のように非感光性導電ペースト７５の浸漬槽７４に素子７０の一部を浸漬し、図１１（Ｃ）のように非感光性導電ペースト７５による導体シールドとなる電極導体部７６を電極導体部７３を境界として素子上に形成する。そして、両ペースト７１，７５を焼成することで、非感光性導電ペーストによる電極導体部７３と感光性導電ペーストによる電極導体部７６が境界で接して電気的に接続した電極導体を素子７０上に形成できる。
【０１０１】
この第１０の実施の形態のようにすれば、例えばある部分だけ、導電性材料でシールドしたい場合等は、非感光性導電ペースト７５の電極導体部７６が境界となる感光性導電ペースト７１の電極導体部７３と電気的に導通し、塗布精度を向上することができる。
【０１０２】
図１２は本発明の第１１の実施の形態であり、感光性導電ペーストを位置決めに使用した例である。この場合、図１２（Ａ）のように素子８０の主面に感光性導電ペースト８１を塗布、乾燥し、露光、現像によって所要パターン（図示の例ではコ字状）の電極導体部８２を高精度で形成する。次いで、図１２（Ｂ）のように非感光性導電ペースト８３をスクリーン印刷等で感光性導電ペーストの電極導体部８２の内側に塗布、乾燥して電極導体部８４を形成する。このとき、感光性導電ペースト８１で高精度に外縁部（外枠部）が形成されているため、その内側の塗布される非感光性導電ペースト８３は感光性導電ペースト８１の電極導体部８２で位置決めされることになる。そして、両ペースト８１，８３を焼成することで、非感光性導電ペースト８３の電極導体部８４が感光性導電ペースト８１の電極導体部８２で位置決めされた全体として位置精度の高い電極導体を素子８０上に形成できる。
【０１０３】
この第１１の実施の形態の構成によれば、図１２（Ｃ）,（Ｄ）又は（Ｅ）のように感光性導電ペースト８１の電極導体部８２により精度よく外縁部（外枠部）のパターニングを行いながら、流動性の高い材料の非感光性導電ペースト８３を内側に用いたり、また、導電性の良い非感光性導電ペースト８３を内側に厚塗りしたり、更には、Ａｕ、Ａｕ−Ｐｔ、Ａｇ−Ｐｄ等の非感光性導電ペースト８３を効率よく使用したりすることが可能となる。
【０１０４】
図１３は本発明の第１２の実施の形態であり、感光性導電ペーストを位置決めに用い、その内側の非感光性導電ペーストとしてのはんだボール（球状はんだペースト）を設けてはんだバンプとした例である。この場合、図１３（Ａ）のように素子８０の主面に非感光性導電ペースト８６を所定パターンで印刷塗布、乾燥し、その上に感光性導電ペースト８７を塗布、乾燥し、露光、現像によって所要パターン（例えば、方形、円形枠状）の電極導体部８８を高精度で形成し、これら導体部を焼成しておき、電極導体部８８の内側にはんだボール８９をディスペンサー等で設ける。そして、リフロー炉でリフロー加熱することで、図１３（Ｂ）のようにはんだボール８９が溶融して突出した電極導体部（はんだバンプ）８５として電極導体部８８の内側に接合する。感光性導電ペースト８７の電極導体部８８は流れ止めの境界（ダム）として機能して溶融はんだの必要以上の広がりを防ぐため、全体として位置精度の高いはんだバンプ付の電極導体を素子８０上に形成できる。
【０１０５】
図１４乃至図１６は本発明の第１３の実施の形態であり、チップインダクタを構成した例である。図１４は素子上面のパターンを、図１５は素子上面よりみた素子下面のパターンをそれぞれ示し、図１６は回路図である。これらの図において、磁性体（例えばフェライト基板）、誘電体等の素子９０の主面としての上下面に感光性導電ペーストの塗布、乾燥、露光、現像処理によるコイルパターンとしてのスパイラル状電極導体部９１ａ，９１ｂ，９１ｃ，９１ｄが形成されている。また、非感光性導電ペーストを内周部及びその周辺に設けたスルーホールを２分割又は４分割した形状の外部接続用の電極端子（表面実装端子）９２，９３が形成されている。各電極端子９２，９３は円周凹面９２ａ，９３ａ及びその周辺部のパッド９２ｂ，９３ｂに非感光性導電ペーストを設けて形成されている。また、スパイラル状電極導体部９１ａ，９１ｂ、スパイラル状電極導体部９１ｃ，９１ｄを相互に接続するスルーホール９４の内面には非感光性導電ペーストによる電極導体部が形成されている。電極端子９２，９３とスパイラル状電極導体部９１ａ，９１ｂ，９１ｃ，９１ｄとの接続部分においては、非感光性導電ペーストと感光性導電ペーストとが素子上下面で相互に重なるパターン配置とする。なお、感光性導電ペースト、非感光性導電ペーストの塗布順序はどちらが先でも良し、両ペーストの焼成も同時、又は別々でもよい。
【０１０６】
この第１３の実施の形態では、素子９０上下面にスパイラル状のコイルパターンを備えたチップインダクタで、少なくとも、電極端子９２，９３の端面電極部分（円周凹面９２ａ，９３ａ）には、非感光性導電ペーストを用い、コイルパターンには感光性導電ペーストを用いて、露光現像工程を用いるパターニングを施しているから、コイルパターン自身の寸法精度が高く、ペーストの滲みだしに伴う、パターンのゆがみが無く、パターン幅のばらつきも殆ど無い。従って、高周波領域で高いＱ値を示し、かつインダクタンス値のばらつきの少ないインダクタを造ることができる。
【０１０７】
また、電極端子９２，９３や、表裏をつなぐスルーホール９４には、非感光性導電ペーストを用いている為、鉛フリー化された、高温はんだを用いてはんだ付けを行っても、電極食われによる断線を生ずることはなく、スルーホール部分が未硬化になることも無い。
【０１０８】
インダクタ部品の場合、より多くのコイルパターンを素子基板上に形成することでインダクタンス値の向上が図れるため、パターンの滲みや幅のばらつきは勿論のことその断面形状側面も出来る限り垂直になっていた方がよいが、感光性導電ペーストの露光、現像処理によりそのような要求を満たすことができる。
【０１０９】
なお、第１３の実施の形態において、各電極端子９２，９３の円周凹面９２ａ，９３ａに接続するパッド９２ｂ，９３ｂを感光性導電ペーストでコイルパターンの延長部分として一体に形成することもできる。この場合、パッド９２ｂ，９３ｂの精度が向上し、より小さなパッドでコイルパターンと電極端子９２，９３の円周凹面９２ａ，９３ａとを接続することが可能となる。同様のことが、表裏をつなぐスルーホール９４とその周辺に形成する素子上下面のパッドについても言える。
【０１１０】
図１７は本発明の第１４の実施の形態であって、誘電体フィルタに適用した場合を示す。この図おいて、素子としての誘電体ブロック１００には複数の貫通孔１０１が並設されている。この主面に開設（開口）した貫通孔１０１の内周面には非感光性導電ペースト１０２による内周電極導体部１０３が被覆されて共振器が構成されているとともに、誘電体ブロック１００の貫通孔１０１が開口した開放端面１０４を除く誘電体ブロック１００の外側面にも非感光性導電ペースト１０２による外側電極導体部１０５を設けるとともに、該外側電極導体部１０５から絶縁、区画された入出力電極導体部１０６が形成されている。一方、誘電体ブロック主面である前記開放端面１０４には感光性導電ペースト１１０を露光、現像して形成した結合用電極導体部１１１，１１２（結合用容量を構成する）等がパターン形成されている。結合用電極導体部１１１は、貫通孔１０１の主面開口部近傍で内周電極導体部１０３に接して又は相互に重なって接続しており、結合用電極導体部１１２は入出力電極導体部１０６に接して又は相互に重なって接続している。結合用電極導体部１１１と内周電極導体部１０３との接続は、図３乃至図５で説明したスルーホールの場合と同様に行うことができる。
【０１１１】
なお、感光性導電ペースト、非感光性導電ペーストの塗布順序はどちらが先でも良し、両ペーストの焼成も同時、又は別々でもよい。
【０１１２】
この第１４の実施の形態では、感光性導電ペーストの露光、現像工程で結合用電極導体部１１１，１１２を形成しているから、そのパターン自身の寸法精度が高く、ペーストの滲みだしに伴う、パターンのゆがみが無く、パターン幅のばらつきも殆ど無い。さらに、誘電体フィルタの結合用電極導体部に係る特性は、誘電体ブロック表面よりの高さが５μｍ程度までの導電材の距離で左右される。従って、そのパターンの滲みや幅のばらつきは勿論のこと、その断面形状側面も出来る限り垂直になっていた方がよい。また、結合用電極導体部１１１，１１２は精度的には、貫通孔に対する位置精度と側面の入出力電極端子に対する位置精度が要求され、この部分は誘電体フィルタのフィルタ特性に大きく影響を与える。感光性導電ペーストの露光、現像処理で結合用電極導体部１１１，１１２をパターン形成するによりそれらの条件を満足させることができ、フィルタ特性のばらつきを小さくすることから出来上がりの製品に対して、特性を合わせ込むという調整作業（例えばトリミング作業）を省くことが出来る。
【０１１３】
上記製法以外にもメッキ法によりパターンを形成する方法もあるが、この方法では、メッキの密着強度を上げるために素地表面を粗面化しなければならず、この表面状態の粗さがフィルタ特性を悪くしてしまう。感光性導電ペーストを用いれば、素地の表面粗さに左右されることなく適切な密着強度で構成されるので、製品特性に一番良い粗さに研磨して、特性の安定化を図ることを出来る。これに反し、スクリーン印刷法では、素地面が粗すぎると線幅がばらつき、また逆にフラットにすると今度はペーストがにじみ出し、非常にペーストの粘度管理や粗さの管理が難しい。
【０１１４】
なお、入出力電極端子の作製面に対しても感光性導電ペーストの露光、現像によりパターン形成可能で、開放端面１０４でのパターン形成と同様の効果が有り、特に結合用電極導体部や貫通孔に対する入出力電極導体部１０６の位置精度が良ければその後のトリミング等の調整工程を省くことが出来る。
【０１１５】
なお、第１４の実施の形態では、誘電体ブロックの開放端面に結合用電極導体部を設ける場合で説明したが、その他のフィルタ特性調整用の電極導体部を開放端面等に設ける場合にも感光性導電ペーストの露光、現像工程にて精細にパターン形成することで同様の効果を得ることができる。
【０１１６】
このように、誘電体フィルタに適用した場合、導体パターンの位置精度、ライン幅の精度、パターン形状を安定させ、最終的な製品のフィルタ特性のばらつきを無くし、従来行っていたトリミング等の調整工程を無くして信頼性に優れた製品を実現し、コストダウンを図ることができる。
【０１１７】
図１８は本発明の第１５の実施の形態であって、サーキュレータ、アイソレータ等の非可逆回路素子を構成した場合を示す。この図において、非可逆回路素子は、中心導体を形成した素子としての多層基板１２０と、この一方の側に近接配置されるフェライト１３０と、多層基板１２０の他方の側に近接配置された永久磁石１３１と、フェライト１３０を配置する穴部１３３を有する端子板１３４とを有している。
【０１１８】
中心導体を形成した多層基板１２０は、例えば１層目の絶縁基板１２１の上面に１層目の中心導体１２２を含む電極導体部がパターン形成される。また、基板１２１の下面に２層目の中心導体１２３を含む電極導体部がパターン形成される。また、２層目の絶縁基板１２５の下面に３層目の中心導体１２４を含む電極導体部がパターン形成される。各中心導体１２２，１２３，１２４をパターン形成後、１層目と２層目の絶縁基板１２１，１２５を貼り合わせ多層基板１２０とする。多層基板１２０（各絶縁基板１２１，１２５）には各中心導体の端部を導出するためのスルーホール１２６が形成されている。そして、多層基板１２０を焼成して所要の電極導体を持つ基板とする。
【０１１９】
端子板１３４には電極端子１３５ａ，１３５ｂ，１３５ｃ及び接地電極１３６ａ，１３６ｂ，１３６ｃが感光性導電ペーストのスクリーン印刷等で形成、焼成されて電極導体として構成されている。側面及びはんだ付けされる部分の電極端子１３５ａ，１３５ｂ，１３５ｃ及び接地電極１３６ａ，１３６ｂ，１３６ｃの一部（図中斜線部）は非感光性導電ペーストのスクリーン印刷等で形成、焼成されて電極導体として構成される。
【０１２０】
多層基板１２０に設けられた中心導体１２２，１２３，１２４の一方の端部はスルーホール１２６を介して電極端子１３５ａ，１３５ｂ，１３５ｃに接続、導出され、中心導体１２２，１２３，１２４の他方の端部はスルーホール１２６を介して接地電極１３６ａ，１３６ｂ，１３６ｃに接続されている。
【０１２１】
この第１５の実施の形態では、精度の高い容量値を保持するためサーキュレータ、アイソレータ等の電極端子及び接地電極を感光性導電ペーストで高精度でパターン形成可能であり、かつはんだ付けの必要箇所は感光性導電ペーストと非感光性導電ペーストとのスクリーン印刷等で十分な膜厚とすることが可能である。
【０１２２】
図１９は本発明の第１６の実施の形態であって、サーキュレータ、アイソレータ等の非可逆回路素子を構成した場合を示す。この図において、非可逆回路素子は、中心導体１４１を設けたフェライト１４０と、この上に載置されるコンデンサ基板１５０及び永久磁石１６０と、フェライト１４０が嵌合する穴部１７５を持つ端子板１７０とを備えている。
【０１２３】
図２０のように、コンデンサ基板１５０は素子としての誘電体基板１５１の上下に感光性導電ペーストの露光、現像により容量電極導体部１５２，１５３をパターン形成したものである。また誘電体基板１５１には中心導体１４１の端部を電極導体部１５２を介して端子板１７０上の入出力端子１７１に導出するためのスルーホール１５４が形成されており、該スルーホール１５４には非感光性導電ペーストが塗布されている。電極導体部１５２，１５３は誘電体基板１５１を介して相互に対向して静電容量をなしている。電極導体部１５３は端子板１７０の接地電極１７２に接続される。
【０１２４】
さらに、第１６の実施の形態における端子板１７０についても、第１５の実施の形態における端子板１３４と同様に構成することができる。
【０１２５】
この第１６の実施の形態では、サーキュレータ、アイソレータ等のコンデンサ基板１５０の容量電極導体部１５２，１５３を感光性導電ペーストの露光、現像でパターン形成することで、静電容量のばらつきを低減でき、静電容量の微調整作業を省略できる。
【０１２６】
なお、容量電極導体部とスルーホールとの接続は図３乃至図５に示した構成により実行できる。
【０１２７】
図２１は本発明の第１７の実施の形態であって、カーナビゲーション（ＧＰＳ）用アンテナ、携帯電話、パーソナルコンピュータの無線ＬＡＮ用アンテナ等に用いるパッチアンテナを構成した場合を示す。この図において、素子としての誘電体板１８０の主面（上面）には、感光性導電ペーストの露光、現像によりアンテナ電極導体部１８１（実際には図示の形状よりも複雑な形状となることが多い）及びこれに対し所定間隙をあけて配置されるギャップ形成電極導体部１８２とがパターン形成されている。また、誘電体板１８０の下面及び側面には非感光性導電ペーストの印刷、塗布によりアース電極導体部１８３及びこれに接続した帯状接続電極導体部１８４がそれぞれ形成されている。接続電極導体部１８４は前記ギャップ形成電極導体部１８２に接するか部分的に重なって電気的に接続されるようにする。アース電極導体部１８３は誘電体板１８０下面の全面に設けられる。これらの各電極導体部は感光性導電ペーストと非感光性導電ペーストとで別々に焼成するか又は同時に焼成することで形成される。
【０１２８】
この第１７の実施の形態によれば、誘電体板１８０に対する位置やギャップが重要なアンテナ電極導体部１８１とギャップ形成電極導体部１８２とを感光性導電ペーストの露光、現像により高精度にパターン形成できる。この結果、優れた特性のパッチアンテナを得ることができる。
【０１２９】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【０１３０】
【発明の効果】
以上説明したように、本発明によれば、感光性導電ペーストによる電極導体部と非感光性導電ペーストによる電極導体部とが少なくとも一部接してもしくは重なって電気的に接続されて電極導体が構成されることで、導体パターンの精度を高めるだけでなく、電子部品の使用場所に適した所定の膜厚で、パターン及び電極を形成可能である。また、今まで、露光の困難だった、スルーホール内面等のアスペクト比の高い部分への導電性付加や、スルーホール内面と表面パターン相互の接続等が可能となる。また、感光性導電ペーストの露光、現像によってパターン形成した部分は、スクリーン印刷法によるパターン形成に比べて、スクリーンの劣化等による位置ずれが無くなる為、パターン位置精度が向上し、製品の特性ばらつきを極めて小さくするという効果がある。さらに、非感光性導電ペーストの上に重ねて感光性導電ペーストを塗布してパターン形成し、これをマスクとして使用すれば、膜厚の厚い電極やパターンを形成することができ、しかも精度が良く、狭ピッチのパターニングが行えるため、はんだ食われ対策や、電気導電性の向上といった効果も奏することができる。
【図面の簡単な説明】
【図１】本発明に係る電子部品及びその製造方法の第１の実施の形態であって、感光性導電ペーストによる電極導体部と、非感光性導電ペーストによる電極導体部とが互いに接している例を示す説明図である。
【図２】本発明の第２の実施の形態であって、感光性導電ペーストによる電極導体部と、非感光性導電ペーストによる電極導体部とが互いに重なっている例を示す説明図である。
【図３】本発明の第３の実施の形態であって、スルーホールを有する例を示す説明図である。
【図４】本発明の第４の実施の形態であって、スルーホールを有する他の例を示す斜視図である。
【図５】第４の実施の形態におけるスルーホールの縦断面図である。
【図６】本発明の第５の実施の形態であって、スルーホールを２分割した電極端子の例を示す斜視図である。
【図７】本発明の第６の実施の形態であって、Ｔ型ＬＣフィルタの例を示す斜視図である。
【図８】本発明の第７の実施の形態であって、静電容量パターンを形成した例を示す斜視図である。
【図９】本発明の第８の実施の形態であって、接合用導体突起としてのバンプを作製した例を示す説明図である。
【図１０】本発明の第９の実施の形態であって、導体パッドを作製した例を示す拡大断面図である。
【図１１】本発明の第１０の実施の形態であって、感光性導電ペーストによる電極導体部を境界に用いた例を示す説明図である。
【図１２】本発明の第１１の実施の形態であって、感光性導電ペーストによる電極導体部を位置決めに用いた例を示す説明図である。
【図１３】本発明の第１２の実施の形態であって、感光性導電ペーストによる電極導体部を位置決めに用いた他の例を示す説明図である。
【図１４】本発明の第１３の実施の形態であって、チップインダクタを構成した場合の上側パターンを示す平面図である。
【図１５】同じく下側パターンを透視して示す平面図である。
【図１６】同じく等価回路図である。
【図１７】本発明の第１４の実施の形態であって、誘電体フィルタに適用した例を示す斜視図である。
【図１８】本発明の第１５の実施の形態であって、非可逆回路素子に適用した例を示す分解斜視図である。
【図１９】本発明の第１６の実施の形態であって、非可逆回路素子に適用した他の例を示す分解斜視図である。
【図２０】第１６の実施の形態で用いるコンデンサ基板の平面図である。
【図２１】本発明の第１７の実施の形態であって、パッチアンテナに適用した例を示す斜視図である。
【図２２】従来のスクリーン印刷によるパターン形成の例を示す説明図である。
【符号の説明】
１，１００ 誘電体ブロック
１０，２０，３０，４０，５０，６０，７０，８０，９０ 素子
１１，１３，２１，２３，３２，３４，４２，４４，７２，７３，７６，８２，８４，８７，９１ａ，９１ｂ，９１ｃ，９１ｄ，１０３，１０５，１０６，１１２，１５２，１５３ 電極導体部
１２，２２，３３，４３，６２，７１，８１，１１０ 感光性導電ペースト
３１，９４，１２６，１５４ スルーホール
３１ａ テーパー状接続面
３７，５２，９２，９３，１３５ａ，１３５ｂ，１３５ｃ 電極端子
４１，６１，７５，８３ 非感光性導電ペースト
４５ チップコンデンサ
５１ 静電容量パターン
６４ バンプ
６５ 絶縁パッケージ
６６ パッド
８６ はんだボール
１０１ 貫通孔
１０４ 開放端面
１２０ 多層基板
１２１，１２５ 絶縁基板
１２２，１２３，１２４，１４１ 中心導体
１３０，１４０ フェライト
１３１，１６０ 永久磁石
１３４，１７０ 端子板
１３６ａ，１３６ｂ，１３７ｃ 接地電極
１５０ コンデンサ基板
１８０ 誘電体板
１８１ アンテナ電極導体部
１８２ ギャップ形成電極導体部
１８３ アース電極導体部
１８４ 接続電極導体部
【発明の属する技術分野】
本発明は、素子上に感光性導電ペーストと非感光性導電ペーストとによって電極導体を形成した電子部品及びその製造方法に係り、特に、チップインダクタ、ＬＣフィルタ、誘電体フィルタ、非可逆回路素子（サーキュレータ、アイソレータ）等に適した電極導体を具備する電子部品及び製造方法に関する。
【０００２】
【従来の技術】
電子部品の導体パターンは、微細化と高信頼性の両立が要求されている。たとえば、最近では携帯電話でも高周波化が進み、周波数特性に優れたリードレス部品が多く用いられている。特に、電極部分はミクロン単位の高精度な微細パターンが高歩留まで安定生産を要求されており、それと同時に、高温や振動、湿度等の苛酷な環境にも耐える高信頼性に富んだ強度が要求されている。
【０００３】
パターン精度に関していえば、例えば、チップインダクタやセラミック基板、セラミック多層基板、半導体等のパッケージ等において、電極導体のパターン精度やピッチサイズ、ラインアンドスペースは、従来用いていたような１００μｍ〜１５０μmといったようなサイズでは、現在の小型化、高周波化に対応できなくなり、既に、３０μｍ〜５０μｍといった要求や、それ以下のものも求められてきている。
【０００４】
また、実装パターン、実装部分の電極等は、小型化によって、より高強度で、しかも高信頼性なものが求められており、更には、最近の鉛フリー化により、はんだ付け温度が高温化の傾向にあり、それに絶えられるような高耐熱の電極も求められている。
【０００５】
電極や表面の導体パターンの形成方法としては、真空蒸着等は導体膜厚が薄く、生産性も悪いので、導電ペーストを用いた厚膜印刷方式が一般的であり、スクリーンとスキージを用いて銀ペーストをセラミック素子上に印刷して導体パターンを形成し、その後、乾燥工程を経て、４５０℃〜１０００℃程度の温度で導体パターンを焼成して電極導体を形成している。
【０００６】
【発明が解決しようとする課題】
しかし、上記のスクリーン印刷方式によると、▲１▼スクリーンの位置精度、▲２▼治具の位置精度、▲３▼ペーストの滲み出し、▲４▼印刷のかすれ、▲５▼スクリーンの劣化、▲６▼スキージの劣化等、微細な導体パターンを高精度で安定に形成するためには、数々の寸法ばらつき要因が有り、この影響で、最終的な電気特性（例えばチップインダクタであればインダクタンス、誘電体フィルタであればフィルタ特性）に影響が出てしまう。結果的には、良品を得る為、フィルタ等では工数のかかるルータ等を用いたトリミングを行うことが余儀なくされていた。
【０００７】
特に、チップ素子の端面電極や誘電体フィルタのように、凹凸や貫通孔がある場合には、導電ペーストのスクリーン印刷だけでは問題が解決できない。その具体的な例として、誘電体ブロックの貫通孔の一方に微細な導体パターンを形成した誘電体フィルタの場合について説明する。
【０００８】
上記構成の誘電体フィルタにおける誘電体ブロックにパターン印刷をしようとする場合は、生産性を考慮して複数個同時に誘電体ブロックを治具に並べてから導電ペーストを用いてスクリーン印刷を行う。
【０００９】
図２２は従来のスクリーン印刷によるパターン印刷工程である。同図（Ａ）は誘電体ブロック１を印刷用の治具２に並べる工程であり、誘電体ブロック１は、複数個のキャビティー３のある治具２に並べられる。同図（Ｂ）は治具２の断面であり、キャビティー３に設けられた誘電体ブロック１が一定の間隔で配置された様子を示す。同図（Ｃ）は導電ペースト４を印刷している工程であり、所定パターンを有する印刷スクリーン５を用いてスキージ６でペースト４をパターン８の様に印刷する。
【００１０】
しかし、この作業を繰り返すことにより当初図２２（Ｄ）の歪みの無いスクリーン５であったものが、同図（Ｅ）のようにスクリーン５に歪みが生じる。この理由は、図２２（Ｃ）のように誘電体ブロック１を治具２に配置して印刷する場合に、治具２の両側の間隔ΔＷの部分において印刷スクリーン５だけで印刷圧力に耐えなければならないからである。結果的に印刷スクリーン５に負荷がかかり、スクリーンが伸びてしまいパターン位置精度が大幅に悪くなってしまっていた。
【００１１】
これに対して、最近は上記スクリーン印刷の微細化には限界があることから、感光性導電ペースト（感光性を有する導電ペースト）を用いて露光、現像処理（フォトリソグラフィ処理）によって所定パターンの電極導体を作製することも検討されている。
【００１２】
このような感光性導電ペーストを用いた製法では、導体パターンの微細化はできても以下の問題点が残る。
【００１３】
(1) 特にスクリーン印刷によるとメッシュ跡がピンホール欠陥を生じる欠点がある。この点については特開平１０−１１２２１６号公報で感光性導電ペーストの流動性を高める等の工夫が提案されている。
【００１４】
(2) 一度に厚い膜厚を形成すると、露光に時間がかかるばかりでなく、パターン精度も悪くなる。このため、電子部品の電極導体に必要な膜厚を一度に得ることが困難な嫌いがある。例えば、はんだ付け部分の電極導体の場合、導体がＡｇでは、共晶はんだ中に溶け出す量（厚み）は１秒当たり、２５０℃で２．５μｍ、２８０℃で５μｍになる。一方、感光性導電ペーストは、高精度で且つ、生産性にあった露光時間で処理する為には通常、１０〜２０μｍの厚みで塗布するが、この場合焼成後は５〜１０μｍ程度の厚さになってしまう。従って、５μｍのＡｇ厚みでは２８０℃／１秒で導体Ａｇが無くなってしまう。
【００１５】
(3) 光に対して垂直な部分、特に、アスペクト比が大きなスルーホールの露光が困難であり、スルーホールの形成が困難である。
【００１６】
(4) 感光性導電ペーストは、現在市販されている非感光性導電ペースト（感光性を持たない導電ペースト）よりも導電率や膜厚の点で劣る場合が多く、非感光性導電ペーストに匹敵する導電率と膜厚を備えたものや、コストの安いものを得ることが困難である。
【００１７】
このように、感光性導電ペーストを用いて電極導体を形成する場合においても、未だ解決するには至っていない項目が多々存在する。
【００１８】
本発明の目的は、従来の問題点であったパターン印刷精度を高めるだけでなく、電子部品の使用場所に適した所定の膜厚で、パターン及び電極を形成したり、更には、アスペクト比の高い部分にも電極を形成可能な電子部品及びその製造方法を提供するにある。
【００１９】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明は、
素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第１の電極導体部の一部が前記第２の電極導体部の上層に重なって電気的に導通していて、
前記第２の電極導体部は、前記第１の電極導体部が前記主面上から自身の上層に重なり始める部分が斜面となっていることを特徴としている。
【００２２】
本願請求項２の発明に係る電子部品は、
素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第２の電極導体部の上層に、前記第１の電極導体部の少なくとも一部が重なって電気的に導通し、かつ前記第１及び第２の電極導体部の重なり部分の輪郭が一致していることを特徴としている。
【００２３】
本願請求項３の発明に係る電子部品は、請求項２において、前記重なり部分がバンプを構成していることを特徴としている。
【００２５】
本願請求項４の発明に係る電子部品は、
素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した導体シールドとなる第２の電極導体部とを有し、
前記第１の電極導体部は、前記主面の一方の端部と他方の端部とを渡すように形成されていて、
前記第２の電極導体部は、前記第１の電極導体部と電気的に導通し、かつ前記第１の電極導体部を境界として前記第１の電極導体部から一方の側にのみ延在していることを特徴としている。
【００２６】
本願請求項５の発明に係る電子部品は、
素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第１の電極導体部は枠形状を成していて、前記第２の電極導体部は前記第１の電極導体部と電気的に導通しかつ前記主面と平行な方向に関して前記第１の電極導体部の前記枠形状の内側に収まっていることを特徴としている。
本願請求項６の発明は、請求項５において、前記第１の電極導体部が、方形枠乃至円形枠である、又は前記主面の縁部とその近傍を囲む形状であることを特徴としている。
【００２７】
本願請求項７の発明は、
素子の主面と該主面に開口した貫通孔内面とに跨って電極導体を形成した電子部品であって、
感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部が前記主面に形成され、非感光性導電ペーストにより形成した第２の電極導体部が前記貫通孔内面に形成され、
かつ、前記主面と前記貫通孔内面とが接するエッジ部分の近傍で前記第１及び第２の電極導体部が重なって電気的に導通していることを特徴としている。
本願請求項８の発明は、請求項７において、
前記貫通孔内面は、前記主面と接する端部がテーパー状接続面となっていて、
しかも、前記第１の電極導体部が前記主面から前記テーパー状接続面に延びていることを特徴としている。
【００２８】
本願請求項９の発明は、請求項７又は８において、前記貫通孔を前記主面と垂直に複数に分割して前記素子の端面電極又は側面電極としていることを特徴としている。
【００３１】
本願請求項１０の発明は、請求項１乃至９のいずれかにおいて、前記第１及び第２の電極導体部は、少なくとも一部が互いに重なって焼成されて互いに電気的に導通した電極導体を構成していることを特徴としている。
【００３２】
本願請求項１１の発明は、
素子の主面に電極導体を形成した電子部品の製造方法において、
該主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記第２のステップで形成した前記第２の電極導体部の上層に一部が重なるように前記第１のステップで前記第１の電極導体部を形成し、前記第１及び第２の電極導体部を電気的に導通させ、
前記第２のステップでは、前記第２の電極導体部のうち前記第１の電極導体部が前記主面上から前記第２の電極導体部の上層に重なり始める部分が斜面となるように前記第２の電極導体部を形成することを特徴としている。
【００３３】
本願請求項１２の発明は、
素子の主面と該主面に開口した貫通孔内面とに跨って電極導体を形成した電子部品の製造方法であって、
前記主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
前記貫通孔内面に非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記主面と前記貫通孔内面とが接するエッジ部分の近傍で前記第１及び第２の電極導体部が重なるように前記第１及び第２のステップを所定の順序で実行し、前記第１及び第２の電極導体部を電気的に導通させることを特徴としている。
【００３５】
本願請求項１３の発明は、請求項１２において、前記貫通孔内面は、前記主面と接する端部がテーパー状接続面となっていて、
前記第２のステップでは前記第２の電極導体部を前記テーパー状接続面に延在させるとともに、前記第１のステップでは前記第１の電極導体部も前記テーパー状接続面に延在させることを特徴としている。
本願請求項１４の発明は、請求項１２又は１３において、前記第１及び第２の電極導体部を電気的に導通させた後、前記貫通孔を前記主面と垂直に複数に分割して前記素子の端面電極又は側面電極とすることを特徴としている。
【００３６】
本願請求項１５の発明は、
素子の主面に電極導体を形成した電子部品の製造方法において、
該主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記第２のステップで形成した前記第２の電極導体部の上層に少なくとも一部が重なるように前記第１のステップで前記第１の電極導体部を形成し、前記第１の電極導体部をマスクとして前記第２の電極導体部をパターン形成し、前記第１及び第２の電極導体部を電気的に導通させることを特徴としている。
【００３７】
【発明の実施の形態】
以下、本発明に係る電子部品及びその製造方法の実施の形態を図面に従って説明する。
【００３８】
図１は本発明の第１の実施の形態であって、素子の主面に感光性導電ペーストを用いた電極導体部をパターン形成し、主面又は他の面に非感光性導電ペーストを用いた電極導体部を形成し、両方の電極導体部が少なくとも一部で接して電気的に接続した例を示す。
【００３９】
この場合、非感光性導電ペースト塗布工程＃１において、図１（Ａ）のようにインダクタ、コンデンサ、フィルタ等を構成すべき誘電体、磁性体等の素子１０上に非感光性導電ペーストを塗布して電極導体部１１を形成し、乾燥工程＃２にて８０℃で１０分間乾燥させる。
【００４０】
次いで、感光性導電ペースト塗布工程＃３において、図１（Ｂ）のように非感光性導電ペーストの電極導体部１１に接するように感光性導電ペースト１２を素子主面に塗布し、乾燥工程＃４にて８０℃で２０分乾燥させる。
【００４１】
フォトリソグラフィ工程＃５にて、感光性導電ペースト１２に対して所定パターンで露光用光源により２００〜８００ｍＪ／cm２の露光を行い、その後現像処理によって感光性導電ペーストの不要部分を除去する。現像は、炭酸ナトリウム、炭酸カリウム、水酸化カルシウム、水酸化ナトリウム等のアルカリ溶液で、２０℃〜５０℃でスプレー又は浸漬により行う。具体的には、通常のコンベア、スプレータイプの現像機で３０℃の０．４％Ｎａ２ＣＯ３をスプレー圧１０〜２０ｐｓｉで吹き付けること等で実行できる。このような現像処理にて、図１（Ｃ）のように感光性導電ペースト１２をパターニングした電極導体部１３を形成する。なお、前記露光に関しては、例えば、可視光線、近紫外線、紫外線、電子線、Ｘ線、レーザー光等があげられるが、これらの中で紫外線が好ましくその光源としては例えば低圧水銀灯、高圧水銀灯，超高圧水銀灯、ハロゲンランプ殺菌灯等が使用できる。これらの中でも超高圧水銀灯が特に好ましい。また、現像工程は非感光性導電ペーストには影響を及ぼさないものを選定している。
【００４２】
その後、焼成工程＃６にて非感光性導電ペーストによる電極導体部１１及び感光性導電ペーストによる電極導体部１３を８５０℃で１０分間同時焼成することで電極導体部１１及び電極導体部１３が相互に接して電気的に導通した電極導体が誘電体、磁性体等の素子１０上に得られる。
【００４３】
この第１の実施の形態において、非感光性導電ペースト及び感光性導電ペーストの塗布はスクリーン印刷等で行うことができる。また、非感光性導電ペーストによる電極導体部１１は膜厚の厚いもの、導電性の良いものが比較的容易に得られるため、外部接続用の端子電極部分やチップ部品を搭載する電極部分として利用できる。
【００４４】
また、感光性導電ペーストによる電極導体部１３は、露光、現像処理により、微細なパターンに形成可能であり、インダクタ、コンデンサ、フィルタ等の電極部分として利用することができる。
【００４５】
なお、導電ペーストの金属材料は、金、銀、銅、パラジウム、白金、ニッケル等の金属や、これらの混合物でも良く、感光性材料としては、アルカリ現像型バインダーモノマー、モノマー及び開始剤を含むもので焼成によって揮発、分解し、パターン中に炭化物を残存させないものであることが重要である。
【００４６】
このように、第１の実施の形態によれば、非感光性導電ペーストによる電極導体部の長所と、感光性導電ペーストによる電極導体部の長所とを組み合わせることで、従来の問題点であったパターン精度を高めるだけでなく、使用場所に適した所定の膜厚、パターンを持つ電極導体を形成した電子部品を作製可能となる。具体的な効果を以下に列挙する。
【００４７】
(1) 感光性導電ペーストを用いた製法では、導電ペーストを精度良くパターン印刷する必要はなく、パターン形成面全面に塗布すればよい。また、パターン形成時にも、感光性導電ペーストは、マスクを用いて露光するため、従来のように印刷マスク（スクリーン）に大きな圧力を加える必要が無く、従って、スクリーンの劣化に伴うパターン精度の悪化を気にする必要もない。
【００４８】
(2) 更に、露光、現像工程を行うことから、パターン自身の寸法精度も高く、ペーストの滲みだしに伴う、パターンのゆがみが無く、パターン幅のばらつきも殆ど無い。従って、インダクタ、フィルタ等の導体パターンを形成することで、高周波領域で高いＱ値を示すインダクタ、フィルタ等を造ることができる。
【００４９】
(3) また、外部接続用の端子電極部分やチップ部品を搭載する電極部分には、非感光性導電ペーストを用いている為に十分な膜厚で形成でき、鉛フリー化された、高温はんだを用いてはんだ付けを行っても、電極食われによる断線を生ずることはない。
【００５０】
(4) インダクタ部品の場合、より多くの配線パターンを基板上に形成することでインダクタンス値の向上が図れるため、パターンの滲みや幅のばらつきは勿論のこと、その断面形状側面も出来る限り垂直になっていた方がよいが、感光性導電ペーストを用いることで、そのような導体パターンを形成可能である。一方、非感光性導電ペーストのみを用いたスクリーン印刷法では、素子面が粗すぎるとパターン線幅がばらつき、また逆にフラットにすると今度はペーストがにじみ出し、非常にペーストの粘度管理や粗さの管理が難しい。
【００５１】
(5) パターン部には、はんだを付けなくて済むので、感光性導電ペーストを薄く付けることが可能となり、よりパターン精度を向上させることができる。
【００５２】
(6) なお、メッキにより最終的な膜厚向上を行うこともできるが、この場合、メッキによるコストアップは勿論のこと、例えば誘電体フィルタやＨＩＣ基板の端面電極のように浮島構造の電極等は、電極厚みが薄くなったり、他の部分との膜厚ばらつきが出てしまう等の問題を抱えている。更には、微細パターンの場合、メッキ伸びと呼ばれる現象（微細パターンや狭ピッチパターンの場合に隣同士がメッキの横方向の成長によってショートしてしまう現象）でショート不良が発生する恐れもある。本実施の形態ではそのような問題を解消できる。
【００５３】
図２は本発明の第２の実施の形態であって、素子の主面に感光性導電ペーストを用いた電極導体部をパターン形成し、主面乃至他の面に非感光性導電ペーストを用いた電極導体部を形成し、両方の電極導体部が少なくとも一部で重なって電気的に接続した例を示す。
【００５４】
この場合、非感光性導電ペースト塗布工程＃１１において、図２（Ａ）のようにインダクタ、コンデンサ、フィルタ等を構成すべき誘電体、磁性体等の素子２０の端部（端面及びこれに隣接した上下面の縁部）に非感光性導電ペーストで電極導体部２１を形成し、乾燥工程＃１２にて乾燥させる。
【００５５】
次いで、感光性導電ペースト塗布工程＃１３において、図２（Ｂ）のように非感光性導電ペーストの電極導体部２１の一部に重なるように感光性導電ペースト２２を素子２０の主面（ここでは上面）に塗布し、乾燥工程＃１４にて乾燥させる。
【００５６】
フォトリソグラフィ工程＃１５にて感光性導電ペースト２２を所定パターンで露光し、その後現像処理によって感光性導電ペーストの不要部分を除去し、図２（Ｃ）のように感光性導電ペースト２２をパターニングした電極導体部２３を形成する。このとき、電極導体部２１，２３の重なり部分は、図２（Ｄ）のように、非感光性導電ペーストの粘度を適切に設定することで重なり始めを斜面とすることもでき、上側の電極導体部２３のエッジ切れや下側の電極導体部２１のコーナー部分に沿って起こる滲み出し等の影響を抑えることができる。
【００５７】
その後、焼成工程＃１６にて非感光性導電ペーストによる電極導体部２１及び感光性導電ペーストによる電極導体部２３を同時焼成して電極導体部２１及び電極導体部２３が相互に重なって電気的に導通した電極導体が誘電体、磁性体等の素子２０上に得られる。なお、乾燥、露光、現像等の条件は第１の実施の形態と同様でよい。
【００５８】
この第２の実施の形態においても、非感光性導電ペーストによる電極導体部２１は膜厚の厚いもの、導電性の良いものが比較的容易に得られるため、外部接続用の端子電極部分やはんだ付けする電極部分として利用できる。
【００５９】
また、感光性導電ペーストによる電極導体部２３は、露光、現像処理により、微細なパターンに形成可能であり、インダクタ、コンデンサ、フィルタ等の電極部分として利用することができ、Ｑ値の向上を図ることができる。
【００６０】
このように、第２の実施の形態によっても、第１の実施の形態と同様の効果を得ることができ、非感光性導電ペーストによる電極導体部の長所と、感光性導電ペーストによる電極導体部の長所とを組み合わせることで、通常のチップ部品のような端子電極の厚み、高信頼性を保ちながら、かつ表面に精密な導体パターンを形成できる。従って、従来の問題点であったパターン精度を高めるだけでなく、使用場所に適した所定の膜厚、パターンを持つ電極導体を形成した電子部品を作製可能となる。
【００６１】
図３は本発明の第３の実施の形態であって、素子のスルーホール内面に形成された非感光性導電ペーストによる電極導体部と素子主面に感光性導電ペーストで形成された電極導体部とが相互に接続して構成された例を示す。
【００６２】
この場合、非感光性導電ペースト塗布工程＃２１において、図３（Ａ）のようにインダクタ、コンデンサ、フィルタ等を構成すべき誘電体等の素子３０のスルーホール３１内周部に非感光性導電ペーストで電極導体部３２を形成し、乾燥工程＃２２にて乾燥させる。
【００６３】
次いで、感光性導電ペースト塗布工程＃２３において、図３（Ｂ）のように感光性導電ペースト３３を素子３０の主面（ここでは上面）に塗布し、乾燥工程＃２４にて乾燥させる。このときスルーホール内面の非感光性導電ペースト上端部と感光性導電ペーストとは互いに接するかあるいは部分的に重なり合う（重力で感光性導電ペーストがスルーホール内側に多少入り込む）。
【００６４】
フォトリソグラフィ工程＃２５にて感光性導電ペースト３３を所定パターンで露光し、その後現像処理によって感光性導電ペーストの不要部分を除去し、図３（Ｃ）のように感光性導電ペースト３３をパターニングした電極導体部３４を形成する。
【００６５】
その後、焼成工程＃２６にて非感光性導電ペーストによる電極導体部３２及び感光性導電ペーストによる電極導体部３４を同時焼成して電極導体部３２及び電極導体部３４が相互に接してもしくは重なって電気的に導通した電極導体が誘電体等の素子３０上に得られる。
【００６６】
なお、乾燥、露光、現像等の条件は第１の実施の形態と同様でよい。
【００６７】
この第３の実施の形態においては、露光の困難なスルーホール内面に非感光性導電ペーストを設けておくことで、アスペクト比の高いスルーホール部分にも電極導体部３２を形成でき、主面側の感光性導電ペーストによる電極導体部３４と電気的に導通した電極導体を持つ電子部品が得られる。このとき、スルーホール端面からある程度の深さ方向に露光のための紫外線が透過するため、感光性導電ペーストもスルーホール入り口部分までは硬化し、スルーホール内部が十分な膜厚の電極導体部で覆われるだけでなく、スルーホールのエッジ部の膜厚もある程度稼ぐことが出来、接続信頼性も向上する（エッジ部には両方のペーストを存在させることができる。）。
【００６８】
また、スルーホール部分には、非感光性導電ペーストを用いている為、スルーホール部分が未硬化になることがなく、電極導体部３２の膜厚も十分確保でき、鉛フリー化された、高温はんだを用いてはんだ付けを行っても、電極食われによる断線を生ずることがない。
【００６９】
なお、図３の第３の実施の形態のように非感光性導電ペーストを下にして、感光性導電ペーストをその上に重ねるのは勿論のこと、逆に感光性導電ペーストを下にしても良い。この場合は、先にパターニングしてから非感光性ペーストを塗布できるので、非感光性導電ペーストを現像液（Ｎａ２ＣＯ３溶液等）に浸さなくて良くなる。
【００７０】
また、非感光性導電ペーストと感光性導電ペーストを端面で接続させても良い。この場合には、重ねることに伴う厚みが無くなったり、またどちらかを、流れ止め等の境界（ダム）としても使用出来る。
【００７１】
図４及び図５は本発明の第４の実施の形態であって、素子のスルーホール内面に形成された非感光性導電ペーストによる電極導体部と素子主面に感光性導電ペーストで形成された電極導体部とが相互に接続して構成された例を示す。
【００７２】
この場合、素子３０に形成したスルーホール３１の素子主面（上面）側端部にテーパー状接続面３１ａを形成している。この接続面３１ａの主面に対する角度は好ましくは４５°乃至６０°程度であるが、テーパーがついていればよい。そして、テーパー状接続面３１ａを含むスルーホール３１内面に非感光性導電ペーストを塗布、乾燥させて電極導体部３２とし、次いで、感光性導電ペースト３３を素子主面及びテーパー状接続面３１ａに塗布し、乾燥させる。このとき図５（Ａ）のようにスルーホール端部のテーパー状接続面３１ａの非感光性導電ペーストと感光性導電ペーストとは互いに重なり合う。その後、感光性導電ペースト３３を所定パターンで露光し、現像処理によって感光性導電ペーストの不要部分を除去し、感光性導電ペースト３３をパターニングした電極導体部３４を形成する。そして、非感光性導電ペーストによる電極導体部３２及び感光性導電ペーストによる電極導体部３４を同時焼成して電極導体部３２及び電極導体部３４が相互に重なって電気的に導通した電極導体が誘電体等の素子３０上に得られる。なお、乾燥、露光、現像等の条件は第１の実施の形態と同様でよい。
【００７３】
この第４の実施の形態においては、露光の困難なスルーホール３１内面の端部にテーパー状接続面３１ａを形成しておくことで、非感光性導電ペーストと感光性導電ペーストとの重なり部分が十分広くなり、エッジ切れ等の不具合が無くなる。露光に用いる紫外線は直進性が高いが、このように４５°乃至６０°程度のテーパーをスルーホール端部に付けることで、感光性導電ペーストもテーパー状接続面３１ａを形成した領域までは確実に硬化する。
【００７４】
なお、テーパー状接続面は傾斜が一定の斜面でもよいし、Ｒ面、Ｕ面等の傾斜が徐々に変化している斜面でも良い。
【００７５】
また、図５（Ｂ）のように、スルーホール３１内部が非感光性導電ペーストの電極導体部３２で埋まっていて、その上に感光性導電ペーストの電極導体部３４を設ける構成となってもよい。
【００７６】
図６は本発明の第５の実施の形態であって、第３又は第４の実施の形態の電極導体を形成したスルーホールを２分割して素子３０の外部接続用の電極端子（表面実装端子）３７を構成したものである。第３又は第４の実施の形態と同一又相当部分には同一符号を付して説明を省略する。
【００７７】
この第５の実施の形態では、スルーホールを２分割した円周凹面３８の内面が非感光性導電ペーストの電極導体部３２で十分覆われているだけでなく、エッジ部分にも十分な導体が存在している（エッジ部分には非感光性及び感光性の導電ペーストの両方を存在させることができる）から、電極端子として使用してもはんだ食われや断線の心配がいらない、高信頼性の電極端子として使用できる。
【００７８】
図７は本発明の第６の実施の形態であって、チップ部品としてのチップコンデンサを装着（はんだ付け）する部分に膜厚の大きな非感光性導電ペーストを用いたＴ型のＬＣフィルタの例を示す。
【００７９】
まず、図７（Ａ）のように、絶縁体、誘電体等の素子４０の主面上に非感光性導電ペースト４１をスクリーン印刷等で塗布し、８０℃、１０分間乾燥して所定形状、例えば一対の方形の電極導体部４２を形成する。該電極導体部４２は後工程でチップ部品をはんだ付けで装着するために膜厚を十分大きくできる非感光性導電ペーストとする。
【００８０】
次に図７（Ｂ）のように電極導体部４２の部分も含めて全面に感光性導電ペースト４３を重ねて塗布し、更に８０℃、２０分間乾燥する。そして、図７（Ｃ）のように感光性導電ペースト４３を露光、現像して所定のインダクタの導体パターンとして電極導体部４４を形成する。このとき、相互に接続する必要があるところは、非感光性導電ペースト４１の上に感光性導電ペースト４３が重なるようにパターン形成する。その後、素子基板を乾燥するために８０℃、５分の乾燥を行い９００℃、１時間の本焼成を行い、電極導体部４２，４４を同時焼成して両者の重なり部分が電気的に接続した電極導体とし、チップ接続用電極としての電極導体部４２の部分に図７（Ｄ）のようにチップ部品としてのチップコンデンサ４５をはんだ付け等で装着する。これにより、ＬＣフィルタが得られる。
【００８１】
なお、非感光性導電ペースト４１の上層に少なくとも一部が重なった感光性導電ペースト４３を露光、現像して形成した導体パターンをマスクとして非感光性導電ペースト４１をパターン形成することで、チップコンデンサ４５をはんだ付けするチップ接続用電極を２層構造（下層が電極導体部４２、上層が電極導体部４４）とすることもできる。
【００８２】
さらに、非感光性導電ペースト４１を素子主面の全体に塗布しておき、感光性導電ペースト４３を露光、現像して形成した導体パターンをマスクとして非感光性導電ペースト４１をパターン形成することで、チップ接続用電極だけでなく所定のインダクタの導体パターンも２層構造（下層が電極導体部４２、上層が電極導体部４４）とすることもでき、この場合には電流容量の増大を図り得る。この構造は、インダクタの導体パターンの電極も厚くして、耐電力性を高めることが可能で、パワーインダクタのような電流をより多く流す部品に好適である。
【００８３】
また、感光性導電ペーストと非感光性導電ペーストの塗布順序を入れ替えても同様にＬＣフィルタを作製でき、この場合を図７（Ｅ）乃至（Ｇ）で説明する。まず、図７（Ｅ）のように感光性導電ペースト４３を素子４０主面上に全面塗布し、乾燥する。そして、図７（Ｆ）のように感光性導電ペースト４３を露光、現像して所定のインダクタの導体パターンとして電極導体部４４を形成する。その上に図７（Ｇ）のようにスクリーン印刷等等で非感光性導電ペースト４１を塗布し、乾燥して所定形状、例えば一対の方形の電極導体部４２を形成する。該電極導体部４２は後工程でチップ部品をはんだ付けで装着するために膜厚を十分大きく設定する。また、相互に接続する必要があるところは、感光性導電ペースト４３の上に非感光性導電ペースト４１が重なるようにパターン形成する。その後、電極導体部４２，４４を焼成して両者の重なり部分が電気的に接続した電極導体とし、電極導体部４２の部分に図７（Ｄ）のようにチップ部品としてのチップコンデンサ４５をはんだ付け等で装着することで同様にＬＣフィルタが得られる。
【００８４】
図７（Ｅ）乃至（Ｇ）の工程とすれば、感光性導電ペーストをパターニング後に非感光性導電ペーストを塗布できるので、非感光性導電ペーストが、耐アルカリ性を有しない様な材料や、水に可溶なペーストでも使用が可能となる。
【００８５】
なお、電極導体部４２，４４は同時焼成としたが、各電極導体部４２，４４は当然のことながら別々の工程で焼成しても良い。また、感光性導電ペーストの露光に関しては、例えば、可視光線、近紫外線、紫外線、電子線、Ｘ線、レーザー光等があげられるが、これらの中で紫外線が好ましくその光源としては例えば低圧水銀灯、高圧水銀灯，超高圧水銀灯、ハロゲンランプ殺菌灯等が使用できる。これらの中でも超高圧水銀灯が好適であり、２００〜８００ｍＪの露光を行う。露光後の感光性導電ペーストの現像は、炭酸炭酸ナトリウム、炭酸カリウム、水酸化カルシウム、水酸化ナトリウム等のアルカリ溶液で、２０℃〜５０℃でスプレー又は浸漬により行う。
【００８６】
この第６の実施の形態では、非感光性導電ペースト４１による電極導体部４２は膜厚の厚いもの、導電性の良いものが比較的容易に得られるため、チップコンデンサ４５のはんだ付けに適した構成とすることができる。つまり、チップコンデンサ４５の実装用の電極面には膜厚の厚いパッドを形成しておくことで、電極のはんだ食われの問題を解消できる。また、感光性導電ペースト４３による電極導体部４４は、露光、現像処理により、高精度で微細なパターンに形成可能であり、インダクタの電極部分として利用することで、小面積に細長いパターンを形成可能で、インダクタンス値の増大を図り、かつインダクタンス値のばらつきを低減できる。
【００８７】
また、感光性導電ペースト４３を露光、現像して形成した導体パターンをマスクとして非感光性導電ペースト４１をパターン形成する製法とすれば、インダクタの導体パターンも２層構造（下層が電極導体部４２、上層が電極導体部４４）とすることが可能で、耐電力性を高めたパワーインダクタのような電流をより多く流す部品を作製可能となる。
【００８８】
図８は本発明の第７の実施の形態であって、誘電体、磁性体等の素子５０の主面上に静電容量パターンを形成した例で、パターン精度の必要な静電容量パターン５１としての電極導体部は感光性導電ペーストの露光、現像で形成し、はんだ付け用又は外部接続用電極端子５２としての電極導体部はスクリーン印刷で形成した非感光性導電ペーストで形成するか、非感光性導電ペーストと感光性導電ペーストとの積層構造とする。ここで、図８（Ａ）は感光性導電ペーストの静電容量パターン５１を先に形成した場合であり、同図（Ｂ）は感光性導電ペーストの静電容量パターン５１を後に形成した場合である。なお、乾燥、露光、現像条件等は第６の実施の形態と同様でよい。
【００８９】
この第７の実施の形態では、精細なパターンとなる静電容量パターン５１は感光性導電ペーストの露光、現像で作製し、十分な膜厚の必要な電極端子５２は非感光性導電ペーストで形成するか、非感光性導電ペーストと感光性導電ペーストとの２層構造とすることができ、それぞれの電極に必要な特性を実現できる。
【００９０】
図９は本発明の第８の実施の形態であって、感光性導電ペーストを露光、現像後、これをマスクとして非感光性導電ペーストをパターン形成し、感光性導電ペーストと非感光性導電ペーストの積層構造を持つ接合用導体突起としてのバンプを作製した例である。
【００９１】
製造工程としては、まず図９（Ａ）のように素子６０の主面全面に非感光性導電ペースト６１を塗布し乾燥後、同図（Ｂ）のように感光性導電ペースト６２をその上全面に塗布する。乾燥してから露光を施し、紫外線で硬化した精密なバンプパターン６３をマスクとして現像を施し、同図（Ｃ）のようにマスク形成部分以外は感光性及び非感光性導電ペーストを除去して焼成することで比較的厚く精度の良いバンプ６４を形成する。同図（Ｄ）は各種チップを搭載する絶縁パッケージ６５の底面にバンプ６４を形成した例を示す。
【００９２】
この第８の実施の形態の構造では、非感光性導電ペーストの焼成後厚みが１５μｍで、感光性導電ペーストの焼成後厚みが７μｍで合計２２μｍのバンプが形成できる。
【００９３】
なお、上記工程を用いる場合には、非感光性導電ペーストも感光性導電ペーストの非感光部分と同じようにアルカリ溶液で現像できるバインダー、モノマーを用いたり、又は水溶性のバインダーを用いていれば、一度に現像が可能である。
【００９４】
こうして得られたバンプ６４の形状は、感光性導電ペースト単独で２２μｍの様な厚いバンプを作ったときよりも高精度で且つシャープな形状のものとなる。
【００９５】
また、感光性導電ペーストをアルカリ溶液で現像後、更に非感光性導電ペーストを有機溶剤でエッチングすることも可能であるが、この場合は、感光性導電ペーストの感光した部分が膨潤し、剥離しやすくなるため、より有機溶剤に溶けやすい非感光性導電ペーストを用いることは勿論のこと、スプレー圧力、スプレー時間を考慮し、出来るだけペーストへの負荷が少なくなるように短時間でエッチング処理をすることが望ましい。また、重合度を上げたり、接着性を向上したり、更には、材質を検討して感光性導電ペーストの露光後の耐溶剤性を向上させておくことも重要なポイントとなる。
【００９６】
なお、感光性導電ペーストを用いてバンプを形成する方法に関しては、特開平６−１５１４３８号公報にも述べられているが、より膜厚を厚くしたり（例えば２５μｍ以上）より狭ピッチ（例えば５０μｍ）にする場合には、この特開平６−１５１４３８号公報の方法を用いても困難である。
【００９７】
また、特開平１０−１１６５５８号公報のように２種類の感光性導電ペーストを重ねて使用する場合でも、下層のペーストを非感光性導電ペーストにして、感光性導電ペーストをマスクにして露光現像するようにすれば、パターン精度がより良い電極を形成することができる。
【００９８】
図１０は本発明の第９の実施の形態であり、感光性導電ペーストと非感光性導電ペーストの積層構造を持つパッドを作製した例である。但し、図９では感光性導電ペーストを露光、現像後、これをマスクとして非感光性導電ペーストをパターン形成したが、本実施の形態では非感光性導電ペースト６１はスクリーン印刷で素子６０の主面上に所定パターンで塗布、乾燥しておき、その後感光性導電ペースト６２を塗布、乾燥し、露光、現像によってパターン形成し、さらに両ペースト６１，６２を焼成してパッド６６を得ている。
【００９９】
この図１０の第９の実施の形態でも、非感光性導電ペースト６１と感光性導電ペースト６２の積層構造のパッド６６として膜厚を増加させることができ、またパッド上層を感光性導電ペースト６２の露光、現像で形成することで、パターン精度を向上させることができる。なお、非感光性導電ペーストを先に乾燥後、焼成してもよいが、両ペースト６１，６２を同時焼成してもよい。
【０１００】
図１１は本発明の第１０の実施の形態であり、感光性導電ペーストをパターニング後に非感光性導電ペーストとの境界に用いた例である。この場合、図１１（Ａ）のように素子７０の主面に感光性導電ペースト７１を塗布、乾燥し、露光、現像によって所要パターンの電極導体部７２と境界部をなす電極導体部７３とを形成する。次いで、図１１（Ｂ）のように非感光性導電ペースト７５の浸漬槽７４に素子７０の一部を浸漬し、図１１（Ｃ）のように非感光性導電ペースト７５による導体シールドとなる電極導体部７６を電極導体部７３を境界として素子上に形成する。そして、両ペースト７１，７５を焼成することで、非感光性導電ペーストによる電極導体部７３と感光性導電ペーストによる電極導体部７６が境界で接して電気的に接続した電極導体を素子７０上に形成できる。
【０１０１】
この第１０の実施の形態のようにすれば、例えばある部分だけ、導電性材料でシールドしたい場合等は、非感光性導電ペースト７５の電極導体部７６が境界となる感光性導電ペースト７１の電極導体部７３と電気的に導通し、塗布精度を向上することができる。
【０１０２】
図１２は本発明の第１１の実施の形態であり、感光性導電ペーストを位置決めに使用した例である。この場合、図１２（Ａ）のように素子８０の主面に感光性導電ペースト８１を塗布、乾燥し、露光、現像によって所要パターン（図示の例ではコ字状）の電極導体部８２を高精度で形成する。次いで、図１２（Ｂ）のように非感光性導電ペースト８３をスクリーン印刷等で感光性導電ペーストの電極導体部８２の内側に塗布、乾燥して電極導体部８４を形成する。このとき、感光性導電ペースト８１で高精度に外縁部（外枠部）が形成されているため、その内側の塗布される非感光性導電ペースト８３は感光性導電ペースト８１の電極導体部８２で位置決めされることになる。そして、両ペースト８１，８３を焼成することで、非感光性導電ペースト８３の電極導体部８４が感光性導電ペースト８１の電極導体部８２で位置決めされた全体として位置精度の高い電極導体を素子８０上に形成できる。
【０１０３】
この第１１の実施の形態の構成によれば、図１２（Ｃ）,（Ｄ）又は（Ｅ）のように感光性導電ペースト８１の電極導体部８２により精度よく外縁部（外枠部）のパターニングを行いながら、流動性の高い材料の非感光性導電ペースト８３を内側に用いたり、また、導電性の良い非感光性導電ペースト８３を内側に厚塗りしたり、更には、Ａｕ、Ａｕ−Ｐｔ、Ａｇ−Ｐｄ等の非感光性導電ペースト８３を効率よく使用したりすることが可能となる。
【０１０４】
図１３は本発明の第１２の実施の形態であり、感光性導電ペーストを位置決めに用い、その内側の非感光性導電ペーストとしてのはんだボール（球状はんだペースト）を設けてはんだバンプとした例である。この場合、図１３（Ａ）のように素子８０の主面に非感光性導電ペースト８６を所定パターンで印刷塗布、乾燥し、その上に感光性導電ペースト８７を塗布、乾燥し、露光、現像によって所要パターン（例えば、方形、円形枠状）の電極導体部８８を高精度で形成し、これら導体部を焼成しておき、電極導体部８８の内側にはんだボール８９をディスペンサー等で設ける。そして、リフロー炉でリフロー加熱することで、図１３（Ｂ）のようにはんだボール８９が溶融して突出した電極導体部（はんだバンプ）８５として電極導体部８８の内側に接合する。感光性導電ペースト８７の電極導体部８８は流れ止めの境界（ダム）として機能して溶融はんだの必要以上の広がりを防ぐため、全体として位置精度の高いはんだバンプ付の電極導体を素子８０上に形成できる。
【０１０５】
図１４乃至図１６は本発明の第１３の実施の形態であり、チップインダクタを構成した例である。図１４は素子上面のパターンを、図１５は素子上面よりみた素子下面のパターンをそれぞれ示し、図１６は回路図である。これらの図において、磁性体（例えばフェライト基板）、誘電体等の素子９０の主面としての上下面に感光性導電ペーストの塗布、乾燥、露光、現像処理によるコイルパターンとしてのスパイラル状電極導体部９１ａ，９１ｂ，９１ｃ，９１ｄが形成されている。また、非感光性導電ペーストを内周部及びその周辺に設けたスルーホールを２分割又は４分割した形状の外部接続用の電極端子（表面実装端子）９２，９３が形成されている。各電極端子９２，９３は円周凹面９２ａ，９３ａ及びその周辺部のパッド９２ｂ，９３ｂに非感光性導電ペーストを設けて形成されている。また、スパイラル状電極導体部９１ａ，９１ｂ、スパイラル状電極導体部９１ｃ，９１ｄを相互に接続するスルーホール９４の内面には非感光性導電ペーストによる電極導体部が形成されている。電極端子９２，９３とスパイラル状電極導体部９１ａ，９１ｂ，９１ｃ，９１ｄとの接続部分においては、非感光性導電ペーストと感光性導電ペーストとが素子上下面で相互に重なるパターン配置とする。なお、感光性導電ペースト、非感光性導電ペーストの塗布順序はどちらが先でも良し、両ペーストの焼成も同時、又は別々でもよい。
【０１０６】
この第１３の実施の形態では、素子９０上下面にスパイラル状のコイルパターンを備えたチップインダクタで、少なくとも、電極端子９２，９３の端面電極部分（円周凹面９２ａ，９３ａ）には、非感光性導電ペーストを用い、コイルパターンには感光性導電ペーストを用いて、露光現像工程を用いるパターニングを施しているから、コイルパターン自身の寸法精度が高く、ペーストの滲みだしに伴う、パターンのゆがみが無く、パターン幅のばらつきも殆ど無い。従って、高周波領域で高いＱ値を示し、かつインダクタンス値のばらつきの少ないインダクタを造ることができる。
【０１０７】
また、電極端子９２，９３や、表裏をつなぐスルーホール９４には、非感光性導電ペーストを用いている為、鉛フリー化された、高温はんだを用いてはんだ付けを行っても、電極食われによる断線を生ずることはなく、スルーホール部分が未硬化になることも無い。
【０１０８】
インダクタ部品の場合、より多くのコイルパターンを素子基板上に形成することでインダクタンス値の向上が図れるため、パターンの滲みや幅のばらつきは勿論のことその断面形状側面も出来る限り垂直になっていた方がよいが、感光性導電ペーストの露光、現像処理によりそのような要求を満たすことができる。
【０１０９】
なお、第１３の実施の形態において、各電極端子９２，９３の円周凹面９２ａ，９３ａに接続するパッド９２ｂ，９３ｂを感光性導電ペーストでコイルパターンの延長部分として一体に形成することもできる。この場合、パッド９２ｂ，９３ｂの精度が向上し、より小さなパッドでコイルパターンと電極端子９２，９３の円周凹面９２ａ，９３ａとを接続することが可能となる。同様のことが、表裏をつなぐスルーホール９４とその周辺に形成する素子上下面のパッドについても言える。
【０１１０】
図１７は本発明の第１４の実施の形態であって、誘電体フィルタに適用した場合を示す。この図おいて、素子としての誘電体ブロック１００には複数の貫通孔１０１が並設されている。この主面に開設（開口）した貫通孔１０１の内周面には非感光性導電ペースト１０２による内周電極導体部１０３が被覆されて共振器が構成されているとともに、誘電体ブロック１００の貫通孔１０１が開口した開放端面１０４を除く誘電体ブロック１００の外側面にも非感光性導電ペースト１０２による外側電極導体部１０５を設けるとともに、該外側電極導体部１０５から絶縁、区画された入出力電極導体部１０６が形成されている。一方、誘電体ブロック主面である前記開放端面１０４には感光性導電ペースト１１０を露光、現像して形成した結合用電極導体部１１１，１１２（結合用容量を構成する）等がパターン形成されている。結合用電極導体部１１１は、貫通孔１０１の主面開口部近傍で内周電極導体部１０３に接して又は相互に重なって接続しており、結合用電極導体部１１２は入出力電極導体部１０６に接して又は相互に重なって接続している。結合用電極導体部１１１と内周電極導体部１０３との接続は、図３乃至図５で説明したスルーホールの場合と同様に行うことができる。
【０１１１】
なお、感光性導電ペースト、非感光性導電ペーストの塗布順序はどちらが先でも良し、両ペーストの焼成も同時、又は別々でもよい。
【０１１２】
この第１４の実施の形態では、感光性導電ペーストの露光、現像工程で結合用電極導体部１１１，１１２を形成しているから、そのパターン自身の寸法精度が高く、ペーストの滲みだしに伴う、パターンのゆがみが無く、パターン幅のばらつきも殆ど無い。さらに、誘電体フィルタの結合用電極導体部に係る特性は、誘電体ブロック表面よりの高さが５μｍ程度までの導電材の距離で左右される。従って、そのパターンの滲みや幅のばらつきは勿論のこと、その断面形状側面も出来る限り垂直になっていた方がよい。また、結合用電極導体部１１１，１１２は精度的には、貫通孔に対する位置精度と側面の入出力電極端子に対する位置精度が要求され、この部分は誘電体フィルタのフィルタ特性に大きく影響を与える。感光性導電ペーストの露光、現像処理で結合用電極導体部１１１，１１２をパターン形成するによりそれらの条件を満足させることができ、フィルタ特性のばらつきを小さくすることから出来上がりの製品に対して、特性を合わせ込むという調整作業（例えばトリミング作業）を省くことが出来る。
【０１１３】
上記製法以外にもメッキ法によりパターンを形成する方法もあるが、この方法では、メッキの密着強度を上げるために素地表面を粗面化しなければならず、この表面状態の粗さがフィルタ特性を悪くしてしまう。感光性導電ペーストを用いれば、素地の表面粗さに左右されることなく適切な密着強度で構成されるので、製品特性に一番良い粗さに研磨して、特性の安定化を図ることを出来る。これに反し、スクリーン印刷法では、素地面が粗すぎると線幅がばらつき、また逆にフラットにすると今度はペーストがにじみ出し、非常にペーストの粘度管理や粗さの管理が難しい。
【０１１４】
なお、入出力電極端子の作製面に対しても感光性導電ペーストの露光、現像によりパターン形成可能で、開放端面１０４でのパターン形成と同様の効果が有り、特に結合用電極導体部や貫通孔に対する入出力電極導体部１０６の位置精度が良ければその後のトリミング等の調整工程を省くことが出来る。
【０１１５】
なお、第１４の実施の形態では、誘電体ブロックの開放端面に結合用電極導体部を設ける場合で説明したが、その他のフィルタ特性調整用の電極導体部を開放端面等に設ける場合にも感光性導電ペーストの露光、現像工程にて精細にパターン形成することで同様の効果を得ることができる。
【０１１６】
このように、誘電体フィルタに適用した場合、導体パターンの位置精度、ライン幅の精度、パターン形状を安定させ、最終的な製品のフィルタ特性のばらつきを無くし、従来行っていたトリミング等の調整工程を無くして信頼性に優れた製品を実現し、コストダウンを図ることができる。
【０１１７】
図１８は本発明の第１５の実施の形態であって、サーキュレータ、アイソレータ等の非可逆回路素子を構成した場合を示す。この図において、非可逆回路素子は、中心導体を形成した素子としての多層基板１２０と、この一方の側に近接配置されるフェライト１３０と、多層基板１２０の他方の側に近接配置された永久磁石１３１と、フェライト１３０を配置する穴部１３３を有する端子板１３４とを有している。
【０１１８】
中心導体を形成した多層基板１２０は、例えば１層目の絶縁基板１２１の上面に１層目の中心導体１２２を含む電極導体部がパターン形成される。また、基板１２１の下面に２層目の中心導体１２３を含む電極導体部がパターン形成される。また、２層目の絶縁基板１２５の下面に３層目の中心導体１２４を含む電極導体部がパターン形成される。各中心導体１２２，１２３，１２４をパターン形成後、１層目と２層目の絶縁基板１２１，１２５を貼り合わせ多層基板１２０とする。多層基板１２０（各絶縁基板１２１，１２５）には各中心導体の端部を導出するためのスルーホール１２６が形成されている。そして、多層基板１２０を焼成して所要の電極導体を持つ基板とする。
【０１１９】
端子板１３４には電極端子１３５ａ，１３５ｂ，１３５ｃ及び接地電極１３６ａ，１３６ｂ，１３６ｃが感光性導電ペーストのスクリーン印刷等で形成、焼成されて電極導体として構成されている。側面及びはんだ付けされる部分の電極端子１３５ａ，１３５ｂ，１３５ｃ及び接地電極１３６ａ，１３６ｂ，１３６ｃの一部（図中斜線部）は非感光性導電ペーストのスクリーン印刷等で形成、焼成されて電極導体として構成される。
【０１２０】
多層基板１２０に設けられた中心導体１２２，１２３，１２４の一方の端部はスルーホール１２６を介して電極端子１３５ａ，１３５ｂ，１３５ｃに接続、導出され、中心導体１２２，１２３，１２４の他方の端部はスルーホール１２６を介して接地電極１３６ａ，１３６ｂ，１３６ｃに接続されている。
【０１２１】
この第１５の実施の形態では、精度の高い容量値を保持するためサーキュレータ、アイソレータ等の電極端子及び接地電極を感光性導電ペーストで高精度でパターン形成可能であり、かつはんだ付けの必要箇所は感光性導電ペーストと非感光性導電ペーストとのスクリーン印刷等で十分な膜厚とすることが可能である。
【０１２２】
図１９は本発明の第１６の実施の形態であって、サーキュレータ、アイソレータ等の非可逆回路素子を構成した場合を示す。この図において、非可逆回路素子は、中心導体１４１を設けたフェライト１４０と、この上に載置されるコンデンサ基板１５０及び永久磁石１６０と、フェライト１４０が嵌合する穴部１７５を持つ端子板１７０とを備えている。
【０１２３】
図２０のように、コンデンサ基板１５０は素子としての誘電体基板１５１の上下に感光性導電ペーストの露光、現像により容量電極導体部１５２，１５３をパターン形成したものである。また誘電体基板１５１には中心導体１４１の端部を電極導体部１５２を介して端子板１７０上の入出力端子１７１に導出するためのスルーホール１５４が形成されており、該スルーホール１５４には非感光性導電ペーストが塗布されている。電極導体部１５２，１５３は誘電体基板１５１を介して相互に対向して静電容量をなしている。電極導体部１５３は端子板１７０の接地電極１７２に接続される。
【０１２４】
さらに、第１６の実施の形態における端子板１７０についても、第１５の実施の形態における端子板１３４と同様に構成することができる。
【０１２５】
この第１６の実施の形態では、サーキュレータ、アイソレータ等のコンデンサ基板１５０の容量電極導体部１５２，１５３を感光性導電ペーストの露光、現像でパターン形成することで、静電容量のばらつきを低減でき、静電容量の微調整作業を省略できる。
【０１２６】
なお、容量電極導体部とスルーホールとの接続は図３乃至図５に示した構成により実行できる。
【０１２７】
図２１は本発明の第１７の実施の形態であって、カーナビゲーション（ＧＰＳ）用アンテナ、携帯電話、パーソナルコンピュータの無線ＬＡＮ用アンテナ等に用いるパッチアンテナを構成した場合を示す。この図において、素子としての誘電体板１８０の主面（上面）には、感光性導電ペーストの露光、現像によりアンテナ電極導体部１８１（実際には図示の形状よりも複雑な形状となることが多い）及びこれに対し所定間隙をあけて配置されるギャップ形成電極導体部１８２とがパターン形成されている。また、誘電体板１８０の下面及び側面には非感光性導電ペーストの印刷、塗布によりアース電極導体部１８３及びこれに接続した帯状接続電極導体部１８４がそれぞれ形成されている。接続電極導体部１８４は前記ギャップ形成電極導体部１８２に接するか部分的に重なって電気的に接続されるようにする。アース電極導体部１８３は誘電体板１８０下面の全面に設けられる。これらの各電極導体部は感光性導電ペーストと非感光性導電ペーストとで別々に焼成するか又は同時に焼成することで形成される。
【０１２８】
この第１７の実施の形態によれば、誘電体板１８０に対する位置やギャップが重要なアンテナ電極導体部１８１とギャップ形成電極導体部１８２とを感光性導電ペーストの露光、現像により高精度にパターン形成できる。この結果、優れた特性のパッチアンテナを得ることができる。
【０１２９】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【０１３０】
【発明の効果】
以上説明したように、本発明によれば、感光性導電ペーストによる電極導体部と非感光性導電ペーストによる電極導体部とが少なくとも一部接してもしくは重なって電気的に接続されて電極導体が構成されることで、導体パターンの精度を高めるだけでなく、電子部品の使用場所に適した所定の膜厚で、パターン及び電極を形成可能である。また、今まで、露光の困難だった、スルーホール内面等のアスペクト比の高い部分への導電性付加や、スルーホール内面と表面パターン相互の接続等が可能となる。また、感光性導電ペーストの露光、現像によってパターン形成した部分は、スクリーン印刷法によるパターン形成に比べて、スクリーンの劣化等による位置ずれが無くなる為、パターン位置精度が向上し、製品の特性ばらつきを極めて小さくするという効果がある。さらに、非感光性導電ペーストの上に重ねて感光性導電ペーストを塗布してパターン形成し、これをマスクとして使用すれば、膜厚の厚い電極やパターンを形成することができ、しかも精度が良く、狭ピッチのパターニングが行えるため、はんだ食われ対策や、電気導電性の向上といった効果も奏することができる。
【図面の簡単な説明】
【図１】本発明に係る電子部品及びその製造方法の第１の実施の形態であって、感光性導電ペーストによる電極導体部と、非感光性導電ペーストによる電極導体部とが互いに接している例を示す説明図である。
【図２】本発明の第２の実施の形態であって、感光性導電ペーストによる電極導体部と、非感光性導電ペーストによる電極導体部とが互いに重なっている例を示す説明図である。
【図３】本発明の第３の実施の形態であって、スルーホールを有する例を示す説明図である。
【図４】本発明の第４の実施の形態であって、スルーホールを有する他の例を示す斜視図である。
【図５】第４の実施の形態におけるスルーホールの縦断面図である。
【図６】本発明の第５の実施の形態であって、スルーホールを２分割した電極端子の例を示す斜視図である。
【図７】本発明の第６の実施の形態であって、Ｔ型ＬＣフィルタの例を示す斜視図である。
【図８】本発明の第７の実施の形態であって、静電容量パターンを形成した例を示す斜視図である。
【図９】本発明の第８の実施の形態であって、接合用導体突起としてのバンプを作製した例を示す説明図である。
【図１０】本発明の第９の実施の形態であって、導体パッドを作製した例を示す拡大断面図である。
【図１１】本発明の第１０の実施の形態であって、感光性導電ペーストによる電極導体部を境界に用いた例を示す説明図である。
【図１２】本発明の第１１の実施の形態であって、感光性導電ペーストによる電極導体部を位置決めに用いた例を示す説明図である。
【図１３】本発明の第１２の実施の形態であって、感光性導電ペーストによる電極導体部を位置決めに用いた他の例を示す説明図である。
【図１４】本発明の第１３の実施の形態であって、チップインダクタを構成した場合の上側パターンを示す平面図である。
【図１５】同じく下側パターンを透視して示す平面図である。
【図１６】同じく等価回路図である。
【図１７】本発明の第１４の実施の形態であって、誘電体フィルタに適用した例を示す斜視図である。
【図１８】本発明の第１５の実施の形態であって、非可逆回路素子に適用した例を示す分解斜視図である。
【図１９】本発明の第１６の実施の形態であって、非可逆回路素子に適用した他の例を示す分解斜視図である。
【図２０】第１６の実施の形態で用いるコンデンサ基板の平面図である。
【図２１】本発明の第１７の実施の形態であって、パッチアンテナに適用した例を示す斜視図である。
【図２２】従来のスクリーン印刷によるパターン形成の例を示す説明図である。
【符号の説明】
１，１００ 誘電体ブロック
１０，２０，３０，４０，５０，６０，７０，８０，９０ 素子
１１，１３，２１，２３，３２，３４，４２，４４，７２，７３，７６，８２，８４，８７，９１ａ，９１ｂ，９１ｃ，９１ｄ，１０３，１０５，１０６，１１２，１５２，１５３ 電極導体部
１２，２２，３３，４３，６２，７１，８１，１１０ 感光性導電ペースト
３１，９４，１２６，１５４ スルーホール
３１ａ テーパー状接続面
３７，５２，９２，９３，１３５ａ，１３５ｂ，１３５ｃ 電極端子
４１，６１，７５，８３ 非感光性導電ペースト
４５ チップコンデンサ
５１ 静電容量パターン
６４ バンプ
６５ 絶縁パッケージ
６６ パッド
８６ はんだボール
１０１ 貫通孔
１０４ 開放端面
１２０ 多層基板
１２１，１２５ 絶縁基板
１２２，１２３，１２４，１４１ 中心導体
１３０，１４０ フェライト
１３１，１６０ 永久磁石
１３４，１７０ 端子板
１３６ａ，１３６ｂ，１３７ｃ 接地電極
１５０ コンデンサ基板
１８０ 誘電体板
１８１ アンテナ電極導体部
１８２ ギャップ形成電極導体部
１８３ アース電極導体部
１８４ 接続電極導体部
Claims (15)
- 素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第１の電極導体部の一部が前記第２の電極導体部の上層に重なって電気的に導通していて、
前記第２の電極導体部は、前記第１の電極導体部が前記主面上から自身の上層に重なり始める部分が斜面となっていることを特徴とする電子部品。 - 素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第２の電極導体部の上層に、前記第１の電極導体部の少なくとも一部が重なって電気的に導通し、かつ前記第１及び第２の電極導体部の重なり部分の輪郭が一致していることを特徴とする電子部品。 - 前記重なり部分がバンプを構成していることを特徴とする請求項２記載の電子部品。
- 素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した導体シールドとなる第２の電極導体部とを有し、
前記第１の電極導体部は、前記主面の一方の端部と他方の端部とを渡すように形成されていて、
前記第２の電極導体部は、前記第１の電極導体部と電気的に導通し、かつ前記第１の電極導体部を境界として前記第１の電極導体部から一方の側にのみ延在していることを特徴とする電子部品。 - 素子の主面に電極導体を形成した電子部品において、
該主面に感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部と、非感光性導電ペーストにより形成した第２の電極導体部とを有し、
前記第１の電極導体部は枠形状を成していて、前記第２の電極導体部は前記第１の電極導体部と電気的に導通しかつ前記主面と平行な方向に関して前記第１の電極導体部の前記枠形状の内側に収まっていることを特徴とする電子部品。 - 前記第１の電極導体部が、方形枠乃至円形枠である、又は前記主面の縁部とその近傍を囲む形状であることを特徴とする請求項５記載の電子部品。
- 素子の主面と該主面に開口した貫通孔内面とに跨って電極導体を形成した電子部品であって、
感光性導電ペーストを露光、現像して形成した導体パターンからなる第１の電極導体部が前記主面に形成され、非感光性導電ペーストにより形成した第２の電極導体部が前記貫通孔内面に形成され、
かつ、前記主面と前記貫通孔内面とが接するエッジ部分の近傍で前記第１及び第２の電極導体部が重なって電気的に導通していることを特徴とする電子部品。 - 前記貫通孔内面は、前記主面と接する端部がテーパー状接続面となっていて、
しかも、前記第１の電極導体部が前記主面から前記テーパー状接続面に延びていることを特徴とする請求項７記載の電子部品。 - 前記貫通孔を前記主面と垂直に複数に分割して前記素子の端面電極又は側面電極としていることを特徴とする請求項７又は８記載の電子部品。
- 前記第１及び第２の電極導体部は、少なくとも一部が互いに重なって焼成されて互いに電気的に導通した電極導体を構成していることを特徴とする請求項１乃至９のいずれかに記載の電子部品。
- 素子の主面に電極導体を形成した電子部品の製造方法において、
該主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記第２のステップで形成した前記第２の電極導体部の上層に一部が重なるように前記第１のステップで前記第１の電極導体部を形成し、前記第１及び第２の電極導体部を電気的に導通させ、
前記第２のステップでは、前記第２の電極導体部のうち前記第１の電極導体部が前記主面上から前記第２の電極導体部の上層に重なり始める部分が斜面となるように前記第２の電極導体部を形成することを特徴とする電子部品の製造方法。 - 素子の主面と該主面に開口した貫通孔内面とに跨って電極導体を形成した電子部品の製造方法であって、
前記主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
前記貫通孔内面に非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記主面と前記貫通孔内面とが接するエッジ部分の近傍で前記第１及び第２の電極導体部が重なるように前記第１及び第２のステップを所定の順序で実行し、前記第１及び第２の電極導体部を電気的に導通させることを特徴とする電子部品の製造方法。 - 前記貫通孔内面は、前記主面と接する端部がテーパー状接続面となっていて、
前記第２のステップでは前記第２の電極導体部を前記テーパー状接続面に延在させるとともに、前記第１のステップでは前記第１の電極導体部も前記テーパー状接続面に延在させることを特徴とする請求項１２記載の電子部品の製造方法。 - 前記第１及び第２の電極導体部を電気的に導通させた後、前記貫通孔を前記主面と垂直に複数に分割して前記素子の端面電極又は側面電極とすることを特徴とする請求項１２又は１３記載の電子部品の製造方法。
- 素子の主面に電極導体を形成した電子部品の製造方法において、
該主面に感光性導電ペーストを露光、現像して導体パターンからなる第１の電極導体部を形成する第１のステップと、
非感光性導電ペーストにより第２の電極導体部を形成する第２のステップとを備え、
前記第２のステップで形成した前記第２の電極導体部の上層に少なくとも一部が重なるように前記第１のステップで前記第１の電極導体部を形成し、前記第１の電極導体部をマスクとして前記第２の電極導体部をパターン形成し、前記第１及び第２の電極導体部を電気的に導通させることを特徴とする電子部品の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016835A JP4502090B2 (ja) | 2000-01-26 | 2000-01-26 | 電子部品及びその製造方法 |
| US09/768,622 US6548758B2 (en) | 2000-01-26 | 2001-01-25 | Electronic component and manufacturing method thereof |
| EP01101743A EP1120796A3 (en) | 2000-01-26 | 2001-01-25 | Electronic component and manufacturing method thereof |
| CNB011172363A CN1182654C (zh) | 2000-01-26 | 2001-01-26 | 电子元件及其制造方法 |
| US10/366,408 US6642449B2 (en) | 2000-01-26 | 2003-02-14 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016835A JP4502090B2 (ja) | 2000-01-26 | 2000-01-26 | 電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210541A JP2001210541A (ja) | 2001-08-03 |
| JP4502090B2 true JP4502090B2 (ja) | 2010-07-14 |
Family
ID=18543916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000016835A Expired - Fee Related JP4502090B2 (ja) | 2000-01-26 | 2000-01-26 | 電子部品及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6548758B2 (ja) |
| EP (1) | EP1120796A3 (ja) |
| JP (1) | JP4502090B2 (ja) |
| CN (1) | CN1182654C (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3649162B2 (ja) * | 2001-07-06 | 2005-05-18 | 株式会社村田製作所 | 中心電極組立体、非可逆回路素子、通信装置及び中心電極組立体の製造方法 |
| JP2003332138A (ja) * | 2002-05-14 | 2003-11-21 | Jfe Chemical Corp | 平面磁気素子 |
| US7286039B2 (en) * | 2003-09-17 | 2007-10-23 | Rohm Co., Ltd. | Chip resistor and method of manufacturing the same |
| JP3864974B2 (ja) * | 2005-01-18 | 2007-01-10 | 株式会社村田製作所 | 誘電体フィルタ、誘電体デュプレクサおよび通信装置 |
| US8786510B2 (en) | 2006-01-24 | 2014-07-22 | Avery Dennison Corporation | Radio frequency (RF) antenna containing element and methods of making the same |
| WO2008023506A1 (en) * | 2006-08-02 | 2008-02-28 | Murata Manufacturing Co., Ltd. | Chip device |
| FI121592B (fi) * | 2008-03-26 | 2011-01-31 | Tecnomar Oy | Piirilevylaminaatin, erityisesti rfid-antennilaminaatin valmistusmenetelmä ja piirilevylaminaatti |
| DE102008036837A1 (de) * | 2008-08-07 | 2010-02-18 | Epcos Ag | Sensorvorrichtung und Verfahren zur Herstellung |
| CN101930929B (zh) * | 2009-06-26 | 2012-07-18 | 日月光半导体（上海）股份有限公司 | 具有侧表面线路的封装用基板制造方法 |
| BR112012031767B8 (pt) | 2010-06-14 | 2023-01-24 | Avery Dennison Corp | Método de fabricação de uma estrutura de antena, método de fabricação de um marcador de identificação de frequência de rádio e estrutura condutora para uso com um marcador de rfid |
| KR101558074B1 (ko) * | 2014-01-27 | 2015-10-06 | 삼성전기주식회사 | 복합 전자부품 및 그 실장 기판 |
| KR102016486B1 (ko) * | 2014-07-11 | 2019-09-02 | 삼성전기주식회사 | 복합 전자부품 및 그 실장 기판 |
| EP3340372A4 (en) * | 2015-08-20 | 2019-04-03 | Toray Industries, Inc. | MANUFACTURING METHOD FOR ANTENNA SUBSTRATE, MANUFACTURING METHOD FOR WIRING AND ELECTRODE ANTENNA SUBSTRATE, AND METHOD OF MANUFACTURING RFID ELEMENT |
| JP6609221B2 (ja) * | 2016-06-01 | 2019-11-20 | 太陽誘電株式会社 | 電子部品 |
| KR20180013068A (ko) * | 2016-07-28 | 2018-02-07 | 삼성전기주식회사 | 전자 부품 |
| WO2020132022A1 (en) * | 2018-12-20 | 2020-06-25 | Avx Corporation | Multilayer filter including a low inductance via assembly |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9009753D0 (en) * | 1990-05-01 | 1990-06-20 | Bt & D Technologies Ltd | Photo detectors |
| JPH06151438A (ja) * | 1992-11-12 | 1994-05-31 | Tanaka Kikinzoku Kogyo Kk | 感光性導電ペーストによるバンプ形成方法 |
| US5745333A (en) * | 1994-11-21 | 1998-04-28 | International Business Machines Corporation | Laminar stackable circuit board structure with capacitor |
| JPH08330170A (ja) * | 1995-05-31 | 1996-12-13 | Toko Inc | 高周波インダクタの製造方法 |
| JPH08335780A (ja) * | 1995-06-06 | 1996-12-17 | Sumitomo Kinzoku Electro Device:Kk | 多層セラミック配線基板の製造方法 |
| JPH08339934A (ja) * | 1995-06-09 | 1996-12-24 | Toko Inc | 積層インダクタの製造方法 |
| JPH10112216A (ja) | 1996-08-09 | 1998-04-28 | Toray Ind Inc | 感光性導電ペースト、それを用いた電極およびその製造方法 |
| JPH11121264A (ja) * | 1997-10-17 | 1999-04-30 | Toko Inc | チップ型ｌｃフィルタの製造方法 |
| JP3250503B2 (ja) * | 1997-11-11 | 2002-01-28 | 株式会社村田製作所 | 可変インダクタ素子 |
| JPH11154417A (ja) * | 1997-11-21 | 1999-06-08 | Dainippon Printing Co Ltd | 電極形成用銀ペースト |
| US5994997A (en) * | 1997-11-24 | 1999-11-30 | Motorola, Inc. | Thick-film resistor having concentric terminals and method therefor |
| JP3473891B2 (ja) * | 1998-01-07 | 2003-12-08 | 株式会社村田製作所 | 高周波インダクタの製造方法 |
-
2000
- 2000-01-26 JP JP2000016835A patent/JP4502090B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-25 US US09/768,622 patent/US6548758B2/en not_active Expired - Fee Related
- 2001-01-25 EP EP01101743A patent/EP1120796A3/en not_active Withdrawn
- 2001-01-26 CN CNB011172363A patent/CN1182654C/zh not_active Expired - Fee Related
-
2003
- 2003-02-14 US US10/366,408 patent/US6642449B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001210541A (ja) | 2001-08-03 |
| CN1182654C (zh) | 2004-12-29 |
| US6642449B2 (en) | 2003-11-04 |
| US20010037895A1 (en) | 2001-11-08 |
| EP1120796A3 (en) | 2004-02-04 |
| CN1336725A (zh) | 2002-02-20 |
| US20030147196A1 (en) | 2003-08-07 |
| US6548758B2 (en) | 2003-04-15 |
| EP1120796A2 (en) | 2001-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4502090B2 (ja) | 電子部品及びその製造方法 | |
| JP4172566B2 (ja) | セラミック多層基板の表面電極構造及び表面電極の製造方法 | |
| JP4722318B2 (ja) | チップ抵抗器 | |
| KR100274210B1 (ko) | 어레이형 다중 칩 부품 | |
| US7719119B2 (en) | Semiconductor device, electronic apparatus comprising the same, and method for fabrication of substrate for semiconductor device used therein | |
| JP2001094304A (ja) | 誘電体フィルタ及びその製造方法 | |
| JP4160923B2 (ja) | 電子部品 | |
| KR100366927B1 (ko) | 3단자형 가변 인덕턴스 소자 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP3659439B2 (ja) | 表面実装型電子部品 | |
| JP2001272366A (ja) | 湿度検出機能を持つ電子部品及びその製造方法 | |
| JPH10289822A (ja) | 電子部品及びウエハ | |
| JPWO2008093626A1 (ja) | チップ素子およびその製造方法 | |
| JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
| JP3389985B2 (ja) | 配線基板、半導体装置およびその製造方法 | |
| JP2001044644A (ja) | 多層回路基板およびその製法 | |
| JP2004111849A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JP2005328396A (ja) | 電子部品の製造方法及び非可逆回路素子の製造方法 | |
| JP2006019596A (ja) | 半導体装置およびその製造方法 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JP2004111803A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| EP1429414B1 (en) | Nonreciprocal circuit device and communication device | |
| JP2019046987A (ja) | セラミックパッケージにおける電極接続構造 | |
| JPH0466386B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |