JP3659439B2 - 表面実装型電子部品 - Google Patents
表面実装型電子部品 Download PDFInfo
- Publication number
- JP3659439B2 JP3659439B2 JP20080896A JP20080896A JP3659439B2 JP 3659439 B2 JP3659439 B2 JP 3659439B2 JP 20080896 A JP20080896 A JP 20080896A JP 20080896 A JP20080896 A JP 20080896A JP 3659439 B2 JP3659439 B2 JP 3659439B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic element
- input
- substrate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、自動車電話及び携帯電話等の小型移動体無線機器用受動素子、例えば弾性表面波素子等の電子素子を基板上に搭載した表面実装型電子部品に関するものである。
【０００２】
【従来の技術】
従来の表面実装型電子部品（Surface Mounted Device、以下ＳＭＤと略す）用のパッケージを図３及び図４に示す。図３の（ａ）はパッケージＰの斜視図であり、（ｂ）はパッケージＰの平面図で、（ｃ）は他の基板上に表面実装された状態での（ｂ）のｘ−ｘ線における切断面図である。図４の（ａ）はパッケージ本体Ｐ１の平面図であり、（ｂ）はパッケージ本体Ｐ１の裏面の底面図である。
【０００３】
図３において、６は電子素子１１を載置し実装するためのセラミック基板で、７〜９は２層目〜４層目の枠状のセラミック基板であり、１０は全体を覆う金属製の蓋体であり、蓋体１０はセラミック基板９の上面に予め金属膜１３を付着させておき、金属膜１３と溶接させるか、又は半田付け等の手段で接合する。弾性表面波素子等の電子素子１１は、セラミック基板６上に載置され導電性接着剤１４により接着される。電子素子１１の入出力用の端子及び接地用の端子は、ワイヤー１２によりセラミック基板７上の入出力用の電極及び接地用の電極に各々接続される。
【０００４】
上記のように構成されたＳＭＤは、図３（ｃ）のように、他の基板２０上の導電パターン２１に半田２２等により接続され、表面実装される。
【０００５】
図４において、１はセラミック基板７の上面に形成された入出力用の電極（Ｓ）のワイヤーボンディングパッド（以下パッドと略す）で、２は接地用の電極（Ｇ）のパッドである。パッド１は１組とされ、電子素子１１を実装する際に、その入出力用の端子及び接地用の端子とパッド１、２を位置合わせして接続するための目印（例えば円形の穴）３が、セラミック基板６上に設けてある。セラミック基板６の下面（裏面）には、パッド１、２に各々導通するシグナル端子５とグランド端子４とが設けられ、これらの端子はＡｕを成膜して形成している。尚、パッケージ本体Ｐ１はセラミック基板６、７から成る部分をいう。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のＳＭＤにおいては、弾性表面波素子等の電子素子を実装する際に、電子素子の接続端子とパッケージ本体の所定の電極とを位置合わせするために、パッケージ本体Ｐ１の目印３を特定の方向に並べておき、電子素子の接続端子も特定の方向に統一して並べる必要があった。故に、電子素子の実装時の作業性が悪く、製造に時間を要していた。
【０００７】
また、電子素子とパッケージ本体Ｐ１をワイヤーボンドで接続するときにワイヤーの長さをできるだけ短くしようとして、パッケージ本体Ｐ１のパッドに合わせて、電子素子の回路パターンや端子配置等を設計する手間が生じていた。
【０００８】
従って、本発明は上記事情に鑑みて完成されたものであり、電子素子の実装時の作業性を改善し、その結果製造時間を短縮し、また電子素子の端子配置等を特別に設計する必要のないＳＭＤを提供することをその目的とする。
【０００９】
【課題を解決するための手段】
本発明の表面実装型電子部品は、上面−下面間を導通するような複数個の入出力用の電極および複数個の接地用の電極を有する正方形の基板上に、接続端子を所定の前記電極に接続した状態で電子素子を搭載固定して成る表面実装型電子部品であって、基板の前記上面の電極および前記下面の電極が前記上面の中心点および前記下面の中心点に対して互いに点対称の位置に配置されているとともに、前記上面および前記下面の各辺の中央に前記接地用の電極が、前記上面および前記下面の４隅部に前記入出力用の電極が前記接地用の電極を間に挟んで配置されており、前記下面に形成された前記各電極の前記下面の辺からの長さが同じであることを特徴とする。
【００１０】
【発明の実施の形態】
本発明を図１、２を用いて説明する。図１（参考例）の（ａ）はパッケージ本体Ｐ１の平面図で、（ｂ）はパッケージ本体Ｐ１の裏面の底面図である。また、図２には実施形態を示す。尚、図１、２において、図３と同一部材には同一符号を付す。
【００１１】
図１において、正方形を成すセラミック基板６上面の全周辺部にパッド１が中心点Ｏに対して略点対称となるよう配置され、辺のほぼ中央にパッド１が、辺の隅部の４ヵ所にパッド２が配置される。この場合、パッド１、２の位置は、上記のような略点対称な配置以外に、セラミック基板６上面の中心線あるいは対角線等に対して略線対称な配置としてもよいが、略点対称な配置が、電子素子の搭載位置及び搭載方向を考慮する手間が最も省け、また電子素子の接続端子と電極間の距離を各々等しくかつ最短に調整し易い。
【００１２】
そして、セラミック基板６の下面にはシグナル端子５とグランド端子４が設けられ、それぞれパッド１とパッド２に導通しかつ外部の駆動回路や接地回路に接続される。このシグナル端子５とグランド端子４は、Ａｕ等を蒸着法、電解メッキ法等で成膜し形成する。また、図２の例では、辺のほぼ中央にパッド２が、辺の隅部の４ヵ所にパッド１が配置される。上記中心点Ｏは、セラミック基板６の対角線の交点であり、幾何学的な中心である。
【００１３】
パッド１、２は、上記のように、セラミック基板６の上面と下面において同様に対称的に設けており、上面および下面、また他の面のうちの少なくとも１面において対称的に配置されていればよいが、電子素子が実際に搭載される面（例えば上面）において対称的に設けているため、電子素子の実装の作業性を向上させることができる。
【００１４】
本発明において、基板が正方形をなし、各辺の中央部又は隅部に、電極が対称的に配置されている。このような構成により、電子素子の接続端子（入出力用の端子、接地用の端子等）とそれに接続されるべき電極（入出力用の電極、接地用の電極等）との距離が各々ほぼ等しくなり、ワイヤーの長さの違いによるインピーダンス、インダクタンスのばらつき、更には高周波フィルタを搭載した場合の高周波側の帯域外減衰量のばらつきが解消する。更に本発明において、電極を各辺の中央部と隅部の間に設けたり、中央部と隅部の間に複数個設けてもよい。
【００１５】
本発明において、入力用の電極と出力用の電極を略対向する位置に配置し、入力用の電極は入力インピーダンスに整合させ、出力用の電極は出力インピーダンスに整合させることが好適である。このような構成により、予め２つの方向において入出力用の電極の組が特定されることになり、電子素子を実装する際に２方向のいずれにおいても実装できる。インピーダンスの整合はパッド１、２の面積を変化させたり、セラミック基板６、７の厚みを変化させることにより行てもよいし、外部のインピーダンス素子（抵抗、コイル、コンデンサ等）により整合させてもよい。
【００１６】
本発明は、上記のような構成により、電子素子の実装時の作業性を改善し、その結果製造時間を短縮でき、低コストのＳＭＤを提供できるという作用効果を有する。
【００１７】
更に、本発明において、パッド２（接地用の電極）も、図２に示すように、中心点Ｏに対して略点対称となるよう配置する。また、パッド２は共通して外部の接地回路に接続されることが望ましく、この場合、パッド２のいずれか１つに電子素子の接地用の端子を接続すればよい。例えば、パッド２の各々を外部の接地回路に接続しておくか、接地回路に共通して接続されるようセラミック基板６の表面に予めパターニングしておくのがよい。また、本発明において、基板の形状は正方形であり、正方形の場合、電子素子の実装時に基板の方向を考慮する手間が最も省ける。また、基板の材料は電気的に絶縁性であり、放熱性、平坦性に優れたものがよく、セラミック、プラスチック又はガラス等の材料がよい。特に、アルミナセラミックが誘電率が高い（絶縁性に優れる）という点で好適である。
【００１８】
本発明のパッド１、２の材料は、Ａｕ、又はＮｉ膜上にＡｕとＣｒの合金膜を積層した、金属膜あるいは合金膜の単層構成又は複層構成が、導電性及び耐候性に優れ望ましい。本発明でいう電子素子は、弾性表面波素子、圧電素子等の接続端子を有する電子素子であれば使用できる。
【００１９】
尚、本発明は上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更は何等差し支えない。
【００２０】
【実施例】
本発明のパッケージ本体Ｐ１を図２のように構成し、その際セラミック基板６をアルミナセラミックとし、パッド１は入力用と出力用のものが略対向する配置とし、入力用のものは入力インピーダンスに整合させ、出力用のものは出力インピーダンスに整合させた。そして、図３（ｃ）と同様の構成で弾性表面波素子を実装してＳＭＤを１００個製造したとき、その製造時間は従来の約１／２であった。
【００２１】
【発明の効果】
以上の通り、本発明の表面実装型電子部品は、基板の上面および下面の電極が互いに中心点に対して点対称の位置に配置されることにより、例えば１つのパッケージ内に入出力用の電極を２組設置でき、しかも入出力用の電極を対向させて配置すると２方向のいずれにおいても電子素子を搭載できる。これにより、複数のパッケージと電子部品を実装するときに、それらの方向がばらばらに向いていてもよく、特にパッケージが正方形の場合、パッケージとパッケージの周辺部の辺と辺が接するよう並べておくと、電極パターンをまったく考慮せずに実装することができる。
【００２２】
また、従来、電子素子をダイボンダーにより実装する際に、パッケージ毎に回転してボンディング位置を調整する必要があったが、本発明ではそのための回転機構は不要となり、パッケージの側面をダイボンダーの所定位置に合わせておくだけでよい。更に、パッケージ内の電極配置に合わせて、電子素子の端子配置等を特別に設計することも不要となった。従って、本発明により、電子素子を実装する工程が低減し実装時間も短縮され、その結果生産性が向上し低コストでＳＭＤを提供できる。
【図面の簡単な説明】
【図１】 参考例を示し、（ａ）はパッケージ本体の平面図で、（ｂ）はパッケージ裏面の底面図である。
【図２】本発明の他の実施例を示し、（ａ）はパッケージ本体の平面図で、（ｂ）はパッケージ裏面の底面図である。
【図３】従来例を示し、（ａ）はＳＭＤの斜視図で、（ｂ）はＳＭＤの平面図で、（ｃ）は他の基板上に実装された状態でのＳＭＤの切断面図である。
【図４】従来例を示し、（ａ）はパッケージ本体の平面図で、（ｂ）はパッケージ裏面の底面図である。
【符号の説明】
１：入出力用の電極（パッド）
２：接地用の電極（パッド）
４：グランド端子
５：シグナル端子
【発明の属する技術分野】
本発明は、自動車電話及び携帯電話等の小型移動体無線機器用受動素子、例えば弾性表面波素子等の電子素子を基板上に搭載した表面実装型電子部品に関するものである。
【０００２】
【従来の技術】
従来の表面実装型電子部品（Surface Mounted Device、以下ＳＭＤと略す）用のパッケージを図３及び図４に示す。図３の（ａ）はパッケージＰの斜視図であり、（ｂ）はパッケージＰの平面図で、（ｃ）は他の基板上に表面実装された状態での（ｂ）のｘ−ｘ線における切断面図である。図４の（ａ）はパッケージ本体Ｐ１の平面図であり、（ｂ）はパッケージ本体Ｐ１の裏面の底面図である。
【０００３】
図３において、６は電子素子１１を載置し実装するためのセラミック基板で、７〜９は２層目〜４層目の枠状のセラミック基板であり、１０は全体を覆う金属製の蓋体であり、蓋体１０はセラミック基板９の上面に予め金属膜１３を付着させておき、金属膜１３と溶接させるか、又は半田付け等の手段で接合する。弾性表面波素子等の電子素子１１は、セラミック基板６上に載置され導電性接着剤１４により接着される。電子素子１１の入出力用の端子及び接地用の端子は、ワイヤー１２によりセラミック基板７上の入出力用の電極及び接地用の電極に各々接続される。
【０００４】
上記のように構成されたＳＭＤは、図３（ｃ）のように、他の基板２０上の導電パターン２１に半田２２等により接続され、表面実装される。
【０００５】
図４において、１はセラミック基板７の上面に形成された入出力用の電極（Ｓ）のワイヤーボンディングパッド（以下パッドと略す）で、２は接地用の電極（Ｇ）のパッドである。パッド１は１組とされ、電子素子１１を実装する際に、その入出力用の端子及び接地用の端子とパッド１、２を位置合わせして接続するための目印（例えば円形の穴）３が、セラミック基板６上に設けてある。セラミック基板６の下面（裏面）には、パッド１、２に各々導通するシグナル端子５とグランド端子４とが設けられ、これらの端子はＡｕを成膜して形成している。尚、パッケージ本体Ｐ１はセラミック基板６、７から成る部分をいう。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のＳＭＤにおいては、弾性表面波素子等の電子素子を実装する際に、電子素子の接続端子とパッケージ本体の所定の電極とを位置合わせするために、パッケージ本体Ｐ１の目印３を特定の方向に並べておき、電子素子の接続端子も特定の方向に統一して並べる必要があった。故に、電子素子の実装時の作業性が悪く、製造に時間を要していた。
【０００７】
また、電子素子とパッケージ本体Ｐ１をワイヤーボンドで接続するときにワイヤーの長さをできるだけ短くしようとして、パッケージ本体Ｐ１のパッドに合わせて、電子素子の回路パターンや端子配置等を設計する手間が生じていた。
【０００８】
従って、本発明は上記事情に鑑みて完成されたものであり、電子素子の実装時の作業性を改善し、その結果製造時間を短縮し、また電子素子の端子配置等を特別に設計する必要のないＳＭＤを提供することをその目的とする。
【０００９】
【課題を解決するための手段】
本発明の表面実装型電子部品は、上面−下面間を導通するような複数個の入出力用の電極および複数個の接地用の電極を有する正方形の基板上に、接続端子を所定の前記電極に接続した状態で電子素子を搭載固定して成る表面実装型電子部品であって、基板の前記上面の電極および前記下面の電極が前記上面の中心点および前記下面の中心点に対して互いに点対称の位置に配置されているとともに、前記上面および前記下面の各辺の中央に前記接地用の電極が、前記上面および前記下面の４隅部に前記入出力用の電極が前記接地用の電極を間に挟んで配置されており、前記下面に形成された前記各電極の前記下面の辺からの長さが同じであることを特徴とする。
【００１０】
【発明の実施の形態】
本発明を図１、２を用いて説明する。図１（参考例）の（ａ）はパッケージ本体Ｐ１の平面図で、（ｂ）はパッケージ本体Ｐ１の裏面の底面図である。また、図２には実施形態を示す。尚、図１、２において、図３と同一部材には同一符号を付す。
【００１１】
図１において、正方形を成すセラミック基板６上面の全周辺部にパッド１が中心点Ｏに対して略点対称となるよう配置され、辺のほぼ中央にパッド１が、辺の隅部の４ヵ所にパッド２が配置される。この場合、パッド１、２の位置は、上記のような略点対称な配置以外に、セラミック基板６上面の中心線あるいは対角線等に対して略線対称な配置としてもよいが、略点対称な配置が、電子素子の搭載位置及び搭載方向を考慮する手間が最も省け、また電子素子の接続端子と電極間の距離を各々等しくかつ最短に調整し易い。
【００１２】
そして、セラミック基板６の下面にはシグナル端子５とグランド端子４が設けられ、それぞれパッド１とパッド２に導通しかつ外部の駆動回路や接地回路に接続される。このシグナル端子５とグランド端子４は、Ａｕ等を蒸着法、電解メッキ法等で成膜し形成する。また、図２の例では、辺のほぼ中央にパッド２が、辺の隅部の４ヵ所にパッド１が配置される。上記中心点Ｏは、セラミック基板６の対角線の交点であり、幾何学的な中心である。
【００１３】
パッド１、２は、上記のように、セラミック基板６の上面と下面において同様に対称的に設けており、上面および下面、また他の面のうちの少なくとも１面において対称的に配置されていればよいが、電子素子が実際に搭載される面（例えば上面）において対称的に設けているため、電子素子の実装の作業性を向上させることができる。
【００１４】
本発明において、基板が正方形をなし、各辺の中央部又は隅部に、電極が対称的に配置されている。このような構成により、電子素子の接続端子（入出力用の端子、接地用の端子等）とそれに接続されるべき電極（入出力用の電極、接地用の電極等）との距離が各々ほぼ等しくなり、ワイヤーの長さの違いによるインピーダンス、インダクタンスのばらつき、更には高周波フィルタを搭載した場合の高周波側の帯域外減衰量のばらつきが解消する。更に本発明において、電極を各辺の中央部と隅部の間に設けたり、中央部と隅部の間に複数個設けてもよい。
【００１５】
本発明において、入力用の電極と出力用の電極を略対向する位置に配置し、入力用の電極は入力インピーダンスに整合させ、出力用の電極は出力インピーダンスに整合させることが好適である。このような構成により、予め２つの方向において入出力用の電極の組が特定されることになり、電子素子を実装する際に２方向のいずれにおいても実装できる。インピーダンスの整合はパッド１、２の面積を変化させたり、セラミック基板６、７の厚みを変化させることにより行てもよいし、外部のインピーダンス素子（抵抗、コイル、コンデンサ等）により整合させてもよい。
【００１６】
本発明は、上記のような構成により、電子素子の実装時の作業性を改善し、その結果製造時間を短縮でき、低コストのＳＭＤを提供できるという作用効果を有する。
【００１７】
更に、本発明において、パッド２（接地用の電極）も、図２に示すように、中心点Ｏに対して略点対称となるよう配置する。また、パッド２は共通して外部の接地回路に接続されることが望ましく、この場合、パッド２のいずれか１つに電子素子の接地用の端子を接続すればよい。例えば、パッド２の各々を外部の接地回路に接続しておくか、接地回路に共通して接続されるようセラミック基板６の表面に予めパターニングしておくのがよい。また、本発明において、基板の形状は正方形であり、正方形の場合、電子素子の実装時に基板の方向を考慮する手間が最も省ける。また、基板の材料は電気的に絶縁性であり、放熱性、平坦性に優れたものがよく、セラミック、プラスチック又はガラス等の材料がよい。特に、アルミナセラミックが誘電率が高い（絶縁性に優れる）という点で好適である。
【００１８】
本発明のパッド１、２の材料は、Ａｕ、又はＮｉ膜上にＡｕとＣｒの合金膜を積層した、金属膜あるいは合金膜の単層構成又は複層構成が、導電性及び耐候性に優れ望ましい。本発明でいう電子素子は、弾性表面波素子、圧電素子等の接続端子を有する電子素子であれば使用できる。
【００１９】
尚、本発明は上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更は何等差し支えない。
【００２０】
【実施例】
本発明のパッケージ本体Ｐ１を図２のように構成し、その際セラミック基板６をアルミナセラミックとし、パッド１は入力用と出力用のものが略対向する配置とし、入力用のものは入力インピーダンスに整合させ、出力用のものは出力インピーダンスに整合させた。そして、図３（ｃ）と同様の構成で弾性表面波素子を実装してＳＭＤを１００個製造したとき、その製造時間は従来の約１／２であった。
【００２１】
【発明の効果】
以上の通り、本発明の表面実装型電子部品は、基板の上面および下面の電極が互いに中心点に対して点対称の位置に配置されることにより、例えば１つのパッケージ内に入出力用の電極を２組設置でき、しかも入出力用の電極を対向させて配置すると２方向のいずれにおいても電子素子を搭載できる。これにより、複数のパッケージと電子部品を実装するときに、それらの方向がばらばらに向いていてもよく、特にパッケージが正方形の場合、パッケージとパッケージの周辺部の辺と辺が接するよう並べておくと、電極パターンをまったく考慮せずに実装することができる。
【００２２】
また、従来、電子素子をダイボンダーにより実装する際に、パッケージ毎に回転してボンディング位置を調整する必要があったが、本発明ではそのための回転機構は不要となり、パッケージの側面をダイボンダーの所定位置に合わせておくだけでよい。更に、パッケージ内の電極配置に合わせて、電子素子の端子配置等を特別に設計することも不要となった。従って、本発明により、電子素子を実装する工程が低減し実装時間も短縮され、その結果生産性が向上し低コストでＳＭＤを提供できる。
【図面の簡単な説明】
【図１】 参考例を示し、（ａ）はパッケージ本体の平面図で、（ｂ）はパッケージ裏面の底面図である。
【図２】本発明の他の実施例を示し、（ａ）はパッケージ本体の平面図で、（ｂ）はパッケージ裏面の底面図である。
【図３】従来例を示し、（ａ）はＳＭＤの斜視図で、（ｂ）はＳＭＤの平面図で、（ｃ）は他の基板上に実装された状態でのＳＭＤの切断面図である。
【図４】従来例を示し、（ａ）はパッケージ本体の平面図で、（ｂ）はパッケージ裏面の底面図である。
【符号の説明】
１：入出力用の電極（パッド）
２：接地用の電極（パッド）
４：グランド端子
５：シグナル端子
Claims (1)
- 上面−下面間を導通するような複数個の入出力用の電極および複数個の接地用の電極を有する正方形の基板上に、接続端子を所定の前記電極に接続した状態で電子素子を搭載固定して成る表面実装型電子部品であって、基板の前記上面の電極および前記下面の電極が前記上面の中心点および前記下面の中心点に対して互いに点対称の位置に配置されているとともに、前記上面および前記下面の各辺の中央に前記接地用の電極が、前記上面および前記下面の４隅部に前記入出力用の電極が前記接地用の電極を間に挟んで配置されており、前記下面に形成された前記各電極の前記下面の辺からの長さが同じであることを特徴とする表面実装型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20080896A JP3659439B2 (ja) | 1996-07-30 | 1996-07-30 | 表面実装型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20080896A JP3659439B2 (ja) | 1996-07-30 | 1996-07-30 | 表面実装型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050879A JPH1050879A (ja) | 1998-02-20 |
| JP3659439B2 true JP3659439B2 (ja) | 2005-06-15 |
Family
ID=16430547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20080896A Expired - Fee Related JP3659439B2 (ja) | 1996-07-30 | 1996-07-30 | 表面実装型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3659439B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4557396B2 (ja) * | 2000-08-31 | 2010-10-06 | 京セラ株式会社 | 弾性表面波装置 |
| US20020097562A1 (en) | 2000-12-18 | 2002-07-25 | Tdk Corporation | Electronic device and manufacturing same |
| JP4541597B2 (ja) * | 2001-06-28 | 2010-09-08 | ローム株式会社 | 半導体装置 |
| WO2005088834A1 (ja) * | 2004-03-12 | 2005-09-22 | Murata Manufacturing Co., Ltd. | １ポート弾性表面波共振子装置 |
| US20090273072A1 (en) * | 2005-03-31 | 2009-11-05 | Pioneer Corporation | Semiconductor device and method for manufacturing the same |
| JP2007208516A (ja) * | 2006-01-31 | 2007-08-16 | Epson Toyocom Corp | 弾性表面波デバイスの製造方法及び弾性表面波デバイス |
-
1996
- 1996-07-30 JP JP20080896A patent/JP3659439B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1050879A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3222220B2 (ja) | チップ型圧電共振子の製造方法 | |
| EP0472856B1 (en) | Surface acoustic wave device and its manufacturing method | |
| JPH11127055A (ja) | 複合電子部品 | |
| KR20010067344A (ko) | 전자 부품 및 그 조립 방법 | |
| JP2001244688A (ja) | 高周波モジュール部品及びその製造方法 | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| JP3659439B2 (ja) | 表面実装型電子部品 | |
| JP2001127588A (ja) | 弾性表面波分波器 | |
| JP2839092B2 (ja) | 圧電複合部品及びその製造方法 | |
| JPH08274575A (ja) | 素子複合搭載回路基板 | |
| JP3413657B2 (ja) | 表面実装型圧電振動子用パッケージの製造方法 | |
| JP2587851Y2 (ja) | 積層コンデンサ | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JP4043242B2 (ja) | 面実装型の電子回路ユニット | |
| JP2557761Y2 (ja) | 表面実装型圧電振動子 | |
| JP2002330050A (ja) | 中空樹脂モールド弾性表面波フィルタ | |
| JP3301833B2 (ja) | 弾性表面波フィルタ | |
| JPH09307202A (ja) | 混成集積回路 | |
| JPH0224264Y2 (ja) | ||
| JP2545077Y2 (ja) | チツプ形抵抗器 | |
| JPH1127078A (ja) | チップ型圧電振動部品 | |
| JPH0224263Y2 (ja) | ||
| JP4404460B2 (ja) | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ | |
| JP3847220B2 (ja) | 配線基板 | |
| JP3935833B2 (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041203 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050310 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |