JPH08274575A - 素子複合搭載回路基板 - Google Patents
素子複合搭載回路基板Info
- Publication number
- JPH08274575A JPH08274575A JP7099438A JP9943895A JPH08274575A JP H08274575 A JPH08274575 A JP H08274575A JP 7099438 A JP7099438 A JP 7099438A JP 9943895 A JP9943895 A JP 9943895A JP H08274575 A JPH08274575 A JP H08274575A
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- thin film
- substrate
- wave element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】
【目的】チップ状の弾性表面波素子と他の薄膜回路素子
を一つの基板上に搭載して同時に封止できるようにす
る。 【構成】シリコンなどの基板１上に絶縁膜２を形成し、
その上に薄膜抵抗パターン４，薄膜コンデンサパターン
５を形成する。薄膜抵抗パターン４の上に、弾性表面波
素子７のくし形電極７ａの面を下にして、周囲のはんだ
バンプ６によって中空部９を保ち弾性表面波素子を固定
する。全体を樹脂８によって封止する。 【効果】電子部品の配線パターンの微細化と高密度実装
ができる。
を一つの基板上に搭載して同時に封止できるようにす
る。 【構成】シリコンなどの基板１上に絶縁膜２を形成し、
その上に薄膜抵抗パターン４，薄膜コンデンサパターン
５を形成する。薄膜抵抗パターン４の上に、弾性表面波
素子７のくし形電極７ａの面を下にして、周囲のはんだ
バンプ６によって中空部９を保ち弾性表面波素子を固定
する。全体を樹脂８によって封止する。 【効果】電子部品の配線パターンの微細化と高密度実装
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、複数種類の素子を搭載
した回路基板に関し、特に、弾性表面波素子と他の素子
を複合搭載した高周波回路基板に関する。
した回路基板に関し、特に、弾性表面波素子と他の素子
を複合搭載した高周波回路基板に関する。
【０００２】
【従来の技術】従来、表面を直接樹脂で覆うことのでき
ない弾性表面波素子は、カンパッケージや表面実装形の
セラミックパッケージを用いて気密封止され、プリント
基板に実装されるのが一般的である。図５は従来の弾性
表面波装置を実装した回路基板の部分拡大断面図であ
る。図５に示した弾性表面波装置は、セラミックパッケ
ージ３２の内側底面に接着剤１２でダイボンディングさ
れた弾性表面波素子７のボンディングパッド７ｂと外部
引出し電極３２ｂが金線などのワイヤ１１で接続され、
弾性表面波素子７のくし形電極７ａの弾性表面波が励振
される表面上に中空部９を保ち、くし形電極７ａとボン
ディングパッド７ｂの腐食を防止するため、中空部９の
空気が不活性ガスに置換され、キャップ３２ａにより気
密封止されている。このような弾性表面波装置が他のチ
ップ部品３３とともにプリント基板３１の配線パターン
３１ａ上にはんだ３４で接続搭載されて回路基板が構成
されている。
ない弾性表面波素子は、カンパッケージや表面実装形の
セラミックパッケージを用いて気密封止され、プリント
基板に実装されるのが一般的である。図５は従来の弾性
表面波装置を実装した回路基板の部分拡大断面図であ
る。図５に示した弾性表面波装置は、セラミックパッケ
ージ３２の内側底面に接着剤１２でダイボンディングさ
れた弾性表面波素子７のボンディングパッド７ｂと外部
引出し電極３２ｂが金線などのワイヤ１１で接続され、
弾性表面波素子７のくし形電極７ａの弾性表面波が励振
される表面上に中空部９を保ち、くし形電極７ａとボン
ディングパッド７ｂの腐食を防止するため、中空部９の
空気が不活性ガスに置換され、キャップ３２ａにより気
密封止されている。このような弾性表面波装置が他のチ
ップ部品３３とともにプリント基板３１の配線パターン
３１ａ上にはんだ３４で接続搭載されて回路基板が構成
されている。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来構
成では、移動通信機器の軽薄短小化，低コスト化に対応
するための配線パターンの微細化，高密度実装化に限界
がある。
成では、移動通信機器の軽薄短小化，低コスト化に対応
するための配線パターンの微細化，高密度実装化に限界
がある。
【０００４】本発明の目的は、従来技術の問題点を解消
し、配線パターンの微細化を図ることができ、弾性表面
波素子を他のチップ部品とともに高密度に実装した素子
複合搭載回路基板を提供することにある。
し、配線パターンの微細化を図ることができ、弾性表面
波素子を他のチップ部品とともに高密度に実装した素子
複合搭載回路基板を提供することにある。
【０００５】
【課題を解決するための手段】本発明の弾性表面波素子
を他の素子と共に搭載した素子複合搭載回路基板は、例
えば、シリコン下地基板の上に生成されたシリコン酸化
膜上に薄膜コンデンサパターンや薄膜抵抗パターンまた
は薄膜インダクタパターンを形成して薄膜による回路を
設け、その上に弾性表面波素子をバンプを介して配置
し、前記基板の配線パターン回路電極と弾性表面波素子
のボンディングパッドとを接続し、くし形電極の表面波
励振部表面を中空に確保して樹脂により基板上の薄膜回
路と弾性表面波素子を同時に封止したことを特徴とす
る。
を他の素子と共に搭載した素子複合搭載回路基板は、例
えば、シリコン下地基板の上に生成されたシリコン酸化
膜上に薄膜コンデンサパターンや薄膜抵抗パターンまた
は薄膜インダクタパターンを形成して薄膜による回路を
設け、その上に弾性表面波素子をバンプを介して配置
し、前記基板の配線パターン回路電極と弾性表面波素子
のボンディングパッドとを接続し、くし形電極の表面波
励振部表面を中空に確保して樹脂により基板上の薄膜回
路と弾性表面波素子を同時に封止したことを特徴とす
る。
【０００６】本発明の第１の素子複合搭載回路基板は、
基板と、該基板上に形成された薄膜抵抗パターン，薄膜
コンデンサパターン及び薄膜インダクタパターンのうち
いずれか１個または複数個と、該薄膜抵抗パターンの周
囲の所定の回路電極上に設けられたはんだバンプと、く
し形電極とボンディングパッドが形成された主面が前記
薄膜抵抗パターンと対面し該くし形電極の励振面との間
に中空部を保って前記はんだバンプ上に前記ボンディン
グパッドが溶着固定された弾性表面波素子と、該弾性表
面波素子を覆うように形成された樹脂とを備えたことを
特徴とする。
基板と、該基板上に形成された薄膜抵抗パターン，薄膜
コンデンサパターン及び薄膜インダクタパターンのうち
いずれか１個または複数個と、該薄膜抵抗パターンの周
囲の所定の回路電極上に設けられたはんだバンプと、く
し形電極とボンディングパッドが形成された主面が前記
薄膜抵抗パターンと対面し該くし形電極の励振面との間
に中空部を保って前記はんだバンプ上に前記ボンディン
グパッドが溶着固定された弾性表面波素子と、該弾性表
面波素子を覆うように形成された樹脂とを備えたことを
特徴とする。
【０００７】
【実施例】以下図面により本発明を詳細に説明する。図
１は本発明の第１の実施例を示す部分断面図である。こ
の実施例は、弾性表面波素子７の主面を下にして基板１
上の抵抗パターン４の上に配置した例である。図１にお
いて、１は基板、２は絶縁層、３は回路電極、４は抵抗
パターン、５はコンデンサパターン、６はバンプ、７は
弾性表面波素子、８は樹脂、９は中空部である。例え
ば、シリコン基板などの基板１の表面に酸化膜またはポ
リイミド膜等の絶縁層２を設け、その上に蒸着法または
スパッタリング法等で薄膜導体を成膜し、さらにスパッ
タリング法やホトエッチング法等の手段を用いてコンデ
ンサ用の誘電体５ａを形成する。その後、抵抗用と電極
用の薄膜を成膜し、ホトエッチング法等で回路電極３，
上部電極５ｂ，下部電極５ｃ，抵抗パターン４，コンデ
ンサパターン５等を形成することにより薄膜の受動素子
回路が基板１上に形成される。
１は本発明の第１の実施例を示す部分断面図である。こ
の実施例は、弾性表面波素子７の主面を下にして基板１
上の抵抗パターン４の上に配置した例である。図１にお
いて、１は基板、２は絶縁層、３は回路電極、４は抵抗
パターン、５はコンデンサパターン、６はバンプ、７は
弾性表面波素子、８は樹脂、９は中空部である。例え
ば、シリコン基板などの基板１の表面に酸化膜またはポ
リイミド膜等の絶縁層２を設け、その上に蒸着法または
スパッタリング法等で薄膜導体を成膜し、さらにスパッ
タリング法やホトエッチング法等の手段を用いてコンデ
ンサ用の誘電体５ａを形成する。その後、抵抗用と電極
用の薄膜を成膜し、ホトエッチング法等で回路電極３，
上部電極５ｂ，下部電極５ｃ，抵抗パターン４，コンデ
ンサパターン５等を形成することにより薄膜の受動素子
回路が基板１上に形成される。
【０００８】弾性表面波素子７のくし形電極７ａとボン
ディングパッド７ｂが形成されている主面を、上述の受
動素子回路が形成されている面と向かい合うように配置
し、弾性表面波素子７のボンディングパッド７ｂに金ま
たははんだ等で形成した導電性のバンプ６により対応す
る基板１上の回路電極３と中空部９を保って弾性表面波
素子７が電気的に接続されている。パンプ６により電気
的に接続された弾性表面波素子７と基板１上の受動素子
の回路電極３との接続部および弾性表面波素子７は、エ
ポキシ等の樹脂８でモールドされ保護されている。
ディングパッド７ｂが形成されている主面を、上述の受
動素子回路が形成されている面と向かい合うように配置
し、弾性表面波素子７のボンディングパッド７ｂに金ま
たははんだ等で形成した導電性のバンプ６により対応す
る基板１上の回路電極３と中空部９を保って弾性表面波
素子７が電気的に接続されている。パンプ６により電気
的に接続された弾性表面波素子７と基板１上の受動素子
の回路電極３との接続部および弾性表面波素子７は、エ
ポキシ等の樹脂８でモールドされ保護されている。
【０００９】弾性表面波素子７のくし形電極７ａの表面
に樹脂８が流れ込まないようにするため、高粘度の樹脂
が用いられる。高粘度の樹脂で中空部９に受動素子回
路、ここでは抵抗パターン４と弾性表面波素子７を保護
する樹脂８が流れ込まないように、最初に弾性表面波素
子７の周辺だけを封止する等の手段が有効である。ま
た、弾性表面波素子７の主面側に向き合ったシリコン基
板１上の薄膜受動素子回路面には、電気的および熱的問
題等が受動素子および弾性表面波素子７の特性等に影響
を与えないパターンが配置されている。
に樹脂８が流れ込まないようにするため、高粘度の樹脂
が用いられる。高粘度の樹脂で中空部９に受動素子回
路、ここでは抵抗パターン４と弾性表面波素子７を保護
する樹脂８が流れ込まないように、最初に弾性表面波素
子７の周辺だけを封止する等の手段が有効である。ま
た、弾性表面波素子７の主面側に向き合ったシリコン基
板１上の薄膜受動素子回路面には、電気的および熱的問
題等が受動素子および弾性表面波素子７の特性等に影響
を与えないパターンが配置されている。
【００１０】次に、本発明の第２の実施例について説明
する。図２は本発明の第２の実施例を示す部分断面図で
ある。この実施例は、弾性表面波素子７の主面を下にし
て基板１のコンデンサパターン５の上に載置した例であ
る。図３は本発明の第３の実施例を示す部分断面図であ
る。この実施例は、弾性表面波素子７の主面を下にして
基板１上の抵抗パターン４およびコンデンサパターン５
上に配置した例である。第２，第３の実施例ともに第１
の実施例と同様に薄膜の受動素子回路が形成され、弾性
表面波素子７はボンディングパッド７ｂに形成したバン
プ６により対応する基板１上の回路電極３と中空部９を
保って弾性表面波素子７が電気的に接続されている。バ
ンプ６により電気的に接続された弾性表面波素子７と基
板１上の受動素子の回路電極３との接続部および弾性表
面波素子７は、エポキシ等の樹脂８でモールドされ保護
されている。
する。図２は本発明の第２の実施例を示す部分断面図で
ある。この実施例は、弾性表面波素子７の主面を下にし
て基板１のコンデンサパターン５の上に載置した例であ
る。図３は本発明の第３の実施例を示す部分断面図であ
る。この実施例は、弾性表面波素子７の主面を下にして
基板１上の抵抗パターン４およびコンデンサパターン５
上に配置した例である。第２，第３の実施例ともに第１
の実施例と同様に薄膜の受動素子回路が形成され、弾性
表面波素子７はボンディングパッド７ｂに形成したバン
プ６により対応する基板１上の回路電極３と中空部９を
保って弾性表面波素子７が電気的に接続されている。バ
ンプ６により電気的に接続された弾性表面波素子７と基
板１上の受動素子の回路電極３との接続部および弾性表
面波素子７は、エポキシ等の樹脂８でモールドされ保護
されている。
【００１１】図４は本発明の第４の実施例を示す部分断
面図である。この実施例は、弾性表面波素子７の主面を
下にして基板１上のインダクタパターン１０上に配置し
た例である。例えば、シリコン基板などの基板１の表面
に酸化膜またはポリイミド膜等の絶縁層２を設け、その
上に蒸着法またはスパッタリング法等で薄膜導体を成膜
し、さらにスパッタリング法やホトエッチング法等の手
段を用いてコンデンサ用の誘電体５ａをパターン形成す
る。その後、抵抗用と電極用の薄膜を成膜し、ホトエッ
チング法等で回路電極３，上部電極５ｂ，下部電極５
ｃ，抵抗パターン４，コンデンサパターン５等を形成す
る。さらにインダクタパターン１０を予めパターン形成
していた部分にめっき等により導体を厚膜化し形成す
る。また、弾性表面波素子７のボンディングパッド７ｂ
およびバンプ６に対応する回路電極３ａも同時にめっき
等の処理を行い、等しい膜厚にする。これらの工程によ
り薄膜の受動素子回路が基板１上に形成される。
面図である。この実施例は、弾性表面波素子７の主面を
下にして基板１上のインダクタパターン１０上に配置し
た例である。例えば、シリコン基板などの基板１の表面
に酸化膜またはポリイミド膜等の絶縁層２を設け、その
上に蒸着法またはスパッタリング法等で薄膜導体を成膜
し、さらにスパッタリング法やホトエッチング法等の手
段を用いてコンデンサ用の誘電体５ａをパターン形成す
る。その後、抵抗用と電極用の薄膜を成膜し、ホトエッ
チング法等で回路電極３，上部電極５ｂ，下部電極５
ｃ，抵抗パターン４，コンデンサパターン５等を形成す
る。さらにインダクタパターン１０を予めパターン形成
していた部分にめっき等により導体を厚膜化し形成す
る。また、弾性表面波素子７のボンディングパッド７ｂ
およびバンプ６に対応する回路電極３ａも同時にめっき
等の処理を行い、等しい膜厚にする。これらの工程によ
り薄膜の受動素子回路が基板１上に形成される。
【００１２】弾性表面波素子７のくし形電極７ａとボン
ディングパッド７ｂが形成されている主面を上述の受動
素子回路が形成されている面と向かい合うように配置
し、弾性表面波素子７のボンディングパッド７ｂにバン
プ６により対応する基板１上の回路電極３ａと中空部９
を保って弾性表面波素子７が電気的に接続されている。
バンプ６により電気的に接続された弾性表面波素子７と
基板１上の受動素子の回路電極３ａとの接続部および弾
性表面波素子７は、エポキシ等の樹脂８でモールドされ
保護されている。
ディングパッド７ｂが形成されている主面を上述の受動
素子回路が形成されている面と向かい合うように配置
し、弾性表面波素子７のボンディングパッド７ｂにバン
プ６により対応する基板１上の回路電極３ａと中空部９
を保って弾性表面波素子７が電気的に接続されている。
バンプ６により電気的に接続された弾性表面波素子７と
基板１上の受動素子の回路電極３ａとの接続部および弾
性表面波素子７は、エポキシ等の樹脂８でモールドされ
保護されている。
【００１３】本発明では、弾性表面波素子７の主面側に
向き合ったシリコン基板１上の薄膜受動素子回路面に
は、電気的および熱的問題等が受動素子および弾性表面
波素子７の特性等に影響を与えないパターンが配置され
ていればよい。これにより、従来、弾性表面波素子の表
面波励振部を保護するためのパッケージに収められた弾
性表面波装置を使用することなく、チップ（素子）状態
で、薄膜受動素子が既に形成された回路基板上に実装す
ることで、小型，薄型な回路基板を得ることができる。
向き合ったシリコン基板１上の薄膜受動素子回路面に
は、電気的および熱的問題等が受動素子および弾性表面
波素子７の特性等に影響を与えないパターンが配置され
ていればよい。これにより、従来、弾性表面波素子の表
面波励振部を保護するためのパッケージに収められた弾
性表面波装置を使用することなく、チップ（素子）状態
で、薄膜受動素子が既に形成された回路基板上に実装す
ることで、小型，薄型な回路基板を得ることができる。
【００１４】なお、基板１上の薄膜受動素子の構造につ
いては限定されず、コンデンサについて図面ではＭＩＭ
型（Metal Insulator Metal ）型になっているが、くし
形構造等でもよい。また、インダクタについても図面で
はスパイラル形になっているがミアンダ形等でもよい。
この発明によれば、基板の材質はシリコンのような半導
体を基板として使用でき、またセラミック，ガラス，サ
ファイヤ等を基板として使用してもよい。ここで、基板
の材質によっては絶縁層２を省いてもよい。さらに、薄
膜導体等は１層とは限定されず、接続する材質により、
拡散による剥離防止する薄膜層を追加する等のため、２
層以上あってもよい。
いては限定されず、コンデンサについて図面ではＭＩＭ
型（Metal Insulator Metal ）型になっているが、くし
形構造等でもよい。また、インダクタについても図面で
はスパイラル形になっているがミアンダ形等でもよい。
この発明によれば、基板の材質はシリコンのような半導
体を基板として使用でき、またセラミック，ガラス，サ
ファイヤ等を基板として使用してもよい。ここで、基板
の材質によっては絶縁層２を省いてもよい。さらに、薄
膜導体等は１層とは限定されず、接続する材質により、
拡散による剥離防止する薄膜層を追加する等のため、２
層以上あってもよい。
【００１５】
【発明の効果】本発明の弾性表面波素子を他の素子と共
に搭載した素子複合搭載回路基板は、受動素子を含む回
路が薄膜で形成された回路基板の上から弾性表面波素子
をチップの状態でバンプを介してボンディングパッドと
回路電極を接続することで、小型化，薄型化が図れる。
チップ状の弾性表面波素子を直接実装するので、配線長
が短くなり、特性が向上し、パッケージ等が不要にな
り、樹脂封止等だけでよいため経済的にも利点がある。
弾性表面波素子の下にも受動素子等を形成することが可
能になるので、実装効率が格段に向上できる。
に搭載した素子複合搭載回路基板は、受動素子を含む回
路が薄膜で形成された回路基板の上から弾性表面波素子
をチップの状態でバンプを介してボンディングパッドと
回路電極を接続することで、小型化，薄型化が図れる。
チップ状の弾性表面波素子を直接実装するので、配線長
が短くなり、特性が向上し、パッケージ等が不要にな
り、樹脂封止等だけでよいため経済的にも利点がある。
弾性表面波素子の下にも受動素子等を形成することが可
能になるので、実装効率が格段に向上できる。
【図１】本発明の第１の実施例を示す部分断面図であ
る。
る。
【図２】本発明の第２の実施例を示す部分断面図であ
る。
る。
【図３】本発明の第３の実施例を示す部分断面図であ
る。
る。
【図４】本発明の第４の実施例を示す部分断面図であ
る。
る。
【図５】従来の弾性表面波装置を搭載した回路基板の部
分断面図である。
分断面図である。
１ 基板 ２ 絶縁層 ３ 回路電極 ３ａ 回路電極 ４ 抵抗パターン ５ コンデンサパターン ５ａ 誘電体 ５ｂ 上部電極 ５ｃ 下部電極 ６ バンプ ７ 弾性表面波素子 ７ａ くし形電極 ７ｂ ボンディングパッド ８ 樹脂 ９ 中空部 １０ インダクタパターン １１ ワイヤ １２ 接着剤 ３１ プリント基板 ３１ａ 配線パターン ３２ セラミックパッケージ ３２ａ キャップ ３２ｂ 外部引出し電極 ３３ チップ部品 ３４ はんだ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年３月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 素子複合搭載回路基板
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数種類の電子回路素
子を搭載した回路基板に関し、特に、弾性表面波素子と
他の電子回路素子を複合搭載した高周波回路基板に関す
る。
子を搭載した回路基板に関し、特に、弾性表面波素子と
他の電子回路素子を複合搭載した高周波回路基板に関す
る。
【０００２】
【従来の技術】従来、一つの基板上に、抵抗，コンデン
サ，インダクタ等の電子回路素子と弾性表面波素子を複
合搭載する場合、電子回路素子はそれぞれ独立したチッ
プ部品の状態で実装され、表面を直接樹脂で覆うことの
できない弾性表面波素子は、カンパッケージや表面実装
形のセラミックパッケージを用いて気密封止され、弾性
表面波装置としてプリント基板に実装されるのが一般的
である。図５は従来の弾性表面波装置を他のチップ部品
とともに実装した回路基板の部分拡大断面図である。図
５に示した弾性表面波装置は、セラミックパッケージ３
２の内側底面に接着剤１２でダイボンディングされた弾
性表面波素子７のボンディングパッド７ｂと外部引出し
電極３２ｂが金線などのワイヤ１１で接続され、弾性表
面波素子７のくし形電極７ａの弾性表面波が励振される
表面上に中空部９を保ち、くし形電極７ａとボンディン
グパッド７ｂの腐食を防止するため、中空部９の空気が
不活性ガスに置換され、キャップ３２ａにより気密封止
されている。このような弾性表面波装置が他のチップ部
品３３とともにプリント基板３１の配線パターン３１ａ
上にはんだ３４で接続搭載されて回路基板が構成されて
いる。
サ，インダクタ等の電子回路素子と弾性表面波素子を複
合搭載する場合、電子回路素子はそれぞれ独立したチッ
プ部品の状態で実装され、表面を直接樹脂で覆うことの
できない弾性表面波素子は、カンパッケージや表面実装
形のセラミックパッケージを用いて気密封止され、弾性
表面波装置としてプリント基板に実装されるのが一般的
である。図５は従来の弾性表面波装置を他のチップ部品
とともに実装した回路基板の部分拡大断面図である。図
５に示した弾性表面波装置は、セラミックパッケージ３
２の内側底面に接着剤１２でダイボンディングされた弾
性表面波素子７のボンディングパッド７ｂと外部引出し
電極３２ｂが金線などのワイヤ１１で接続され、弾性表
面波素子７のくし形電極７ａの弾性表面波が励振される
表面上に中空部９を保ち、くし形電極７ａとボンディン
グパッド７ｂの腐食を防止するため、中空部９の空気が
不活性ガスに置換され、キャップ３２ａにより気密封止
されている。このような弾性表面波装置が他のチップ部
品３３とともにプリント基板３１の配線パターン３１ａ
上にはんだ３４で接続搭載されて回路基板が構成されて
いる。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来構
成では、回路素子がチップ状であり、弾性表面波素子は
パッケージに収容された状態であるため、基板上の配線
パターンに余裕があり、移動通信機器の軽薄短小化，低
コスト化に対応するための配線パターンの微細化，高密
度実装化に限界がある。
成では、回路素子がチップ状であり、弾性表面波素子は
パッケージに収容された状態であるため、基板上の配線
パターンに余裕があり、移動通信機器の軽薄短小化，低
コスト化に対応するための配線パターンの微細化，高密
度実装化に限界がある。
【０００４】本発明の目的は、上記従来技術の問題点を
解消するため、個別のチップ部品を直接基板上に形成
し、さらに、弾性表面波装置をチップ化して配線パター
ンの微細化を図るとともに高密度実装化を図った素子複
合搭載回路基板を提供することにある。
解消するため、個別のチップ部品を直接基板上に形成
し、さらに、弾性表面波装置をチップ化して配線パター
ンの微細化を図るとともに高密度実装化を図った素子複
合搭載回路基板を提供することにある。
【０００５】
【課題を解決するための手段】本発明の素子複合搭載回
路基板は、例えば、シリコン下地基板の上に生成された
シリコン酸化膜などの絶縁層の上に、薄膜コンデンサや
薄膜抵抗または薄膜インダクタなどの薄膜回路素子を設
け、その上に弾性表面波素子を主面を下にして配置し、
前記基板の配線パターン回路電極と弾性表面波素子のボ
ンディングパッドとをバンプによって接続し、くし形電
極の表面波励振部表面を中空に確保して樹脂により基板
上の薄膜回路と弾性表面波素子を同時に封止したことを
特徴とする。
路基板は、例えば、シリコン下地基板の上に生成された
シリコン酸化膜などの絶縁層の上に、薄膜コンデンサや
薄膜抵抗または薄膜インダクタなどの薄膜回路素子を設
け、その上に弾性表面波素子を主面を下にして配置し、
前記基板の配線パターン回路電極と弾性表面波素子のボ
ンディングパッドとをバンプによって接続し、くし形電
極の表面波励振部表面を中空に確保して樹脂により基板
上の薄膜回路と弾性表面波素子を同時に封止したことを
特徴とする。
【０００６】即ち、基板と、該基板上に形成された薄膜
抵抗，薄膜コンデンサ，薄膜インダクタなどの薄膜受動
回路素子と、圧電基板上にくし形電極とボンディングパ
ッドが形成され該くし形電極とボンディングパッドが形
成された主面を下にして少なくとも１つの前記薄膜受動
回路素子の上側から対面させかつ該くし形電極の表面波
励振面と前記基板との間に中空部を保ち前記ボンディン
グパッドに予め設けられたバンプによって前記基板の配
線回路電極に接続固定されたチップ状の弾性表面波素子
と、該弾性表面波素子と前記薄膜受動回路素子を覆うよ
うに形成された樹脂とを備えたことを特徴とする。
抵抗，薄膜コンデンサ，薄膜インダクタなどの薄膜受動
回路素子と、圧電基板上にくし形電極とボンディングパ
ッドが形成され該くし形電極とボンディングパッドが形
成された主面を下にして少なくとも１つの前記薄膜受動
回路素子の上側から対面させかつ該くし形電極の表面波
励振面と前記基板との間に中空部を保ち前記ボンディン
グパッドに予め設けられたバンプによって前記基板の配
線回路電極に接続固定されたチップ状の弾性表面波素子
と、該弾性表面波素子と前記薄膜受動回路素子を覆うよ
うに形成された樹脂とを備えたことを特徴とする。
【０００７】
【実施例】以下図面により本発明を詳細に説明する。図
１は本発明の第１の実施例を示す部分断面図である。こ
の実施例は、圧電基板上にくし形電極が形成された弾性
表面波素子７の主面を下にして基板１上の薄膜抵抗４の
上に配置した例である。図１において、１は基板、２は
絶縁層、３は回路電極、４は薄膜抵抗、５は薄膜コンデ
ンサ、６はバンプ、７は弾性表面波素子、８は樹脂、９
は中空部である。例えば、シリコン基板などの基板１の
表面に酸化膜またはポリイミド膜等の絶縁層２を設け、
その上に蒸着法またはスパッタリング法等で薄膜導体を
成膜し、さらにスパッタリング法やホトエッチング法等
の手段を用いてコンデンサ用の誘電体５ａを形成する。
その後、抵抗用と電極用の薄膜を成膜し、ホトエッチン
グ法等で回路電極３，上部電極５ｂ，下部電極５ｃ，薄
膜抵抗４，薄膜コンデンサ５等を形成することにより薄
膜の受動素子回路が基板１上に形成する。
１は本発明の第１の実施例を示す部分断面図である。こ
の実施例は、圧電基板上にくし形電極が形成された弾性
表面波素子７の主面を下にして基板１上の薄膜抵抗４の
上に配置した例である。図１において、１は基板、２は
絶縁層、３は回路電極、４は薄膜抵抗、５は薄膜コンデ
ンサ、６はバンプ、７は弾性表面波素子、８は樹脂、９
は中空部である。例えば、シリコン基板などの基板１の
表面に酸化膜またはポリイミド膜等の絶縁層２を設け、
その上に蒸着法またはスパッタリング法等で薄膜導体を
成膜し、さらにスパッタリング法やホトエッチング法等
の手段を用いてコンデンサ用の誘電体５ａを形成する。
その後、抵抗用と電極用の薄膜を成膜し、ホトエッチン
グ法等で回路電極３，上部電極５ｂ，下部電極５ｃ，薄
膜抵抗４，薄膜コンデンサ５等を形成することにより薄
膜の受動素子回路が基板１上に形成する。
【０００８】弾性表面波素子７は圧電基板上にくし形電
極７ａとボンディングパッド７ｂが形成されており、そ
の主面を、上述の薄膜受動素子回路が形成されている面
と向かい合うように配置し、弾性表面波素子７のボンデ
ィングパッド７ｂに金またははんだ等で形成した導電性
のバンプ６により対応する基板１上の回路電極３と中空
部９を保って弾性表面波素子７が電気的に接続されてい
る。パンプ６により電気的に接続された弾性表面波素子
７と基板１上の受動素子の回路電極３との接続部および
弾性表面波素子７は、基板全体または必要な部分を十分
に覆うエポキシ等の樹脂８でモールドされ保護されてい
る。
極７ａとボンディングパッド７ｂが形成されており、そ
の主面を、上述の薄膜受動素子回路が形成されている面
と向かい合うように配置し、弾性表面波素子７のボンデ
ィングパッド７ｂに金またははんだ等で形成した導電性
のバンプ６により対応する基板１上の回路電極３と中空
部９を保って弾性表面波素子７が電気的に接続されてい
る。パンプ６により電気的に接続された弾性表面波素子
７と基板１上の受動素子の回路電極３との接続部および
弾性表面波素子７は、基板全体または必要な部分を十分
に覆うエポキシ等の樹脂８でモールドされ保護されてい
る。
【０００９】弾性表面波素子７のくし形電極７ａの表面
に樹脂８が流れ込まないようにするため、高粘度の樹脂
が用いられる。高粘度の樹脂で中空部９に受動素子回
路、ここでは薄膜抵抗４と弾性表面波素子７を保護する
樹脂８が流れ込まないように、最初に弾性表面波素子７
の周辺だけを封止する等の手段が有効である。また、弾
性表面波素子７の主面側に向き合ったシリコン基板１上
の薄膜受動素子回路面には、電気的および熱的問題等が
受動素子および弾性表面波素子７の特性等に影響を与え
ない素子が配置されている。
に樹脂８が流れ込まないようにするため、高粘度の樹脂
が用いられる。高粘度の樹脂で中空部９に受動素子回
路、ここでは薄膜抵抗４と弾性表面波素子７を保護する
樹脂８が流れ込まないように、最初に弾性表面波素子７
の周辺だけを封止する等の手段が有効である。また、弾
性表面波素子７の主面側に向き合ったシリコン基板１上
の薄膜受動素子回路面には、電気的および熱的問題等が
受動素子および弾性表面波素子７の特性等に影響を与え
ない素子が配置されている。
【００１０】次に、本発明の第２の実施例について説明
する。図２は本発明の第２の実施例を示す部分断面図で
ある。この実施例は、弾性表面波素子７の主面を下にし
て基板１上の薄膜コンデンサ５の上に配置した例であ
る。図３は本発明の第３の実施例を示す部分断面図であ
る。この実施例は、弾性表面波素子７の主面を下にして
基板１上の薄膜抵抗４および薄膜コンデンサ５上に配置
した例である。第２，第３の実施例ともに第１の実施例
と同様に薄膜の受動素子回路が形成され、弾性表面波素
子７はボンディングパッド７ｂに形成したバンプ６によ
り対応する基板１上の回路電極３と中空部９を保って弾
性表面波素子７が電気的に接続されている。バンプ６に
より電気的に接続された弾性表面波素子７と基板１上の
受動素子の回路電極３との接続部および弾性表面波素子
７は、基板全体または必要な部分を十分に覆うエポキシ
等の樹脂８でモールドされ保護されている。
する。図２は本発明の第２の実施例を示す部分断面図で
ある。この実施例は、弾性表面波素子７の主面を下にし
て基板１上の薄膜コンデンサ５の上に配置した例であ
る。図３は本発明の第３の実施例を示す部分断面図であ
る。この実施例は、弾性表面波素子７の主面を下にして
基板１上の薄膜抵抗４および薄膜コンデンサ５上に配置
した例である。第２，第３の実施例ともに第１の実施例
と同様に薄膜の受動素子回路が形成され、弾性表面波素
子７はボンディングパッド７ｂに形成したバンプ６によ
り対応する基板１上の回路電極３と中空部９を保って弾
性表面波素子７が電気的に接続されている。バンプ６に
より電気的に接続された弾性表面波素子７と基板１上の
受動素子の回路電極３との接続部および弾性表面波素子
７は、基板全体または必要な部分を十分に覆うエポキシ
等の樹脂８でモールドされ保護されている。
【００１１】図４は本発明の第４の実施例を示す部分断
面図である。この実施例は、弾性表面波素子７の主面を
下にして基板１上の薄膜インダクタ１０上に配置した例
である。例えば、シリコン基板などの基板１の表面に酸
化膜またはポリイミド膜等の絶縁層２を設け、その上に
蒸着法またはスパッタリング法等で薄膜導体を成膜し、
さらにスパッタリング法やホトエッチング法等の手段を
用いてコンデンサ用の誘電体５ａをパターン形成する。
その後、抵抗用と電極用の薄膜を成膜し、ホトエッチン
グ法等で回路電極３，上部電極５ｂ，下部電極５ｃ，薄
膜抵抗４，薄膜コンデンサ５等を形成する。さらに薄膜
インダクタ１０を予めパターン形成していた部分にめっ
き等により導体を厚膜化し形成する。また、弾性表面波
素子７のボンディングパッド７ｂおよびバンプ６に対応
する回路電極３ａも同時にめっき等の処理を行い、等し
い膜厚にする。これらの工程により薄膜の受動素子回路
が基板１上に形成される。
面図である。この実施例は、弾性表面波素子７の主面を
下にして基板１上の薄膜インダクタ１０上に配置した例
である。例えば、シリコン基板などの基板１の表面に酸
化膜またはポリイミド膜等の絶縁層２を設け、その上に
蒸着法またはスパッタリング法等で薄膜導体を成膜し、
さらにスパッタリング法やホトエッチング法等の手段を
用いてコンデンサ用の誘電体５ａをパターン形成する。
その後、抵抗用と電極用の薄膜を成膜し、ホトエッチン
グ法等で回路電極３，上部電極５ｂ，下部電極５ｃ，薄
膜抵抗４，薄膜コンデンサ５等を形成する。さらに薄膜
インダクタ１０を予めパターン形成していた部分にめっ
き等により導体を厚膜化し形成する。また、弾性表面波
素子７のボンディングパッド７ｂおよびバンプ６に対応
する回路電極３ａも同時にめっき等の処理を行い、等し
い膜厚にする。これらの工程により薄膜の受動素子回路
が基板１上に形成される。
【００１２】弾性表面波素子７のくし形電極７ａとボン
ディングパッド７ｂが形成されている主面を上述の受動
素子回路が形成されている面と向かい合うように配置
し、弾性表面波素子７のボンディングパッド７ｂにバン
プ６により対応する基板１上の回路電極３ａと中空部９
を保って弾性表面波素子７が電気的に接続されている。
バンプ６により電気的に接続された弾性表面波素子７と
基板１上の受動素子の回路電極３ａとの接続部および弾
性表面波素子７は、基板全体または必要な部分を十分に
覆うエポキシ等の樹脂８でモールドされ保護されてい
る。
ディングパッド７ｂが形成されている主面を上述の受動
素子回路が形成されている面と向かい合うように配置
し、弾性表面波素子７のボンディングパッド７ｂにバン
プ６により対応する基板１上の回路電極３ａと中空部９
を保って弾性表面波素子７が電気的に接続されている。
バンプ６により電気的に接続された弾性表面波素子７と
基板１上の受動素子の回路電極３ａとの接続部および弾
性表面波素子７は、基板全体または必要な部分を十分に
覆うエポキシ等の樹脂８でモールドされ保護されてい
る。
【００１３】本発明では、弾性表面波素子７の主面側に
向き合ったシリコン基板１上の薄膜受動素子回路面に
は、電気的および熱的問題等が受動素子および弾性表面
波素子７の特性等に影響を与えない素子が配置されてい
ればよい。これにより、従来、弾性表面波素子の表面波
励振部を保護するためのパッケージに収められた弾性表
面波装置を使用することなく、チップ（素子）状態で、
薄膜受動素子が既に形成された回路基板上に実装するこ
とで、小型，薄型な回路基板を得ることができる。
向き合ったシリコン基板１上の薄膜受動素子回路面に
は、電気的および熱的問題等が受動素子および弾性表面
波素子７の特性等に影響を与えない素子が配置されてい
ればよい。これにより、従来、弾性表面波素子の表面波
励振部を保護するためのパッケージに収められた弾性表
面波装置を使用することなく、チップ（素子）状態で、
薄膜受動素子が既に形成された回路基板上に実装するこ
とで、小型，薄型な回路基板を得ることができる。
【００１４】なお、基板１上の薄膜受動素子の構造につ
いては限定されず、薄膜コンデンサ５について図面では
ＭＩＭ（Metal Insulator Metal ）型になっているが、
くし形構造等でもよい。また、薄膜インダクタ１０につ
いても図面ではスパイラル形になっているがミアンダ形
等でもよい。この発明によれば、基板の材質はシリコン
のような半導体を基板として使用でき、またセラミッ
ク，ガラス，サファイヤ等を基板として使用してもよ
い。ここで、基板の材質によっては絶縁層２を省いても
よい。さらに、薄膜導体等は１層とは限定されず、接続
する材質により、拡散による剥離防止する薄膜層を追加
する等のため、２層以上あってもよい。
いては限定されず、薄膜コンデンサ５について図面では
ＭＩＭ（Metal Insulator Metal ）型になっているが、
くし形構造等でもよい。また、薄膜インダクタ１０につ
いても図面ではスパイラル形になっているがミアンダ形
等でもよい。この発明によれば、基板の材質はシリコン
のような半導体を基板として使用でき、またセラミッ
ク，ガラス，サファイヤ等を基板として使用してもよ
い。ここで、基板の材質によっては絶縁層２を省いても
よい。さらに、薄膜導体等は１層とは限定されず、接続
する材質により、拡散による剥離防止する薄膜層を追加
する等のため、２層以上あってもよい。
【００１５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、抵抗，コンデンサ，インダクタなどの受動回路素
子がすべて薄膜回路素子として基板上に形成され、その
薄膜回路素子の上から弾性表面波素子がチップの状態で
搭載されるため、小型化，薄型化が図れる。チップ状の
弾性表面波素子を直接実装するので、配線長が短くな
り、特性が向上し、パッケージ等が不要になり、樹脂封
止等だけでよいため経済的にも利点がある。弾性表面波
素子の下側にも受動素子等を形成することが可能になる
ので、実装効率が格段に向上できる。
れば、抵抗，コンデンサ，インダクタなどの受動回路素
子がすべて薄膜回路素子として基板上に形成され、その
薄膜回路素子の上から弾性表面波素子がチップの状態で
搭載されるため、小型化，薄型化が図れる。チップ状の
弾性表面波素子を直接実装するので、配線長が短くな
り、特性が向上し、パッケージ等が不要になり、樹脂封
止等だけでよいため経済的にも利点がある。弾性表面波
素子の下側にも受動素子等を形成することが可能になる
ので、実装効率が格段に向上できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す部分断面図であ
る。
る。
【図２】本発明の第２の実施例を示す部分断面図であ
る。
る。
【図３】本発明の第３の実施例を示す部分断面図であ
る。
る。
【図４】本発明の第４の実施例を示す部分断面図であ
る。
る。
【図５】従来の弾性表面波装置を搭載した回路基板の部
分断面図である。
分断面図である。
【符号の説明】 １ 基板 ２ 絶縁層 ３ 回路電極 ３ａ 回路電極 ４ 薄膜抵抗 ５ 薄膜コンデンサ ５ａ 誘電体 ５ｂ 上部電極 ５ｃ 下部電極 ６ バンプ ７ 弾性表面波素子 ７ａ くし形電極 ７ｂ ボンディングパッド ８ 樹脂 ９ 中空部 １０ 薄膜インダクタ １１ ワイヤ １２ 接着剤 ３１ プリント基板 ３１ａ 配線パターン ３２ セラミックパッケージ ３２ａ キャップ ３２ｂ 外部引出し電極 ３３ チップ部品 ３４ はんだ
Claims (1)
- 【請求項１】 基板と、該基板上に形成された薄膜抵抗
パターン，薄膜コンデンサパターン及び薄膜インダクタ
パターンのうちいずれか１個または複数個と、該薄膜抵
抗パターンの周囲の所定の回路電極上に設けられたはん
だバンプと、くし形電極とボンディングパッドが形成さ
れた主面が前記薄膜抵抗パターンと対面し該くし形電極
の励振面との間に中空部を保って前記はんだバンプ上に
前記ボンディングパッドが溶着固定された弾性表面波素
子と、該弾性表面波素子を覆うように形成された樹脂と
を備えたことを特徴とする素子複合搭載回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7099438A JPH08274575A (ja) | 1995-04-03 | 1995-04-03 | 素子複合搭載回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7099438A JPH08274575A (ja) | 1995-04-03 | 1995-04-03 | 素子複合搭載回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274575A true JPH08274575A (ja) | 1996-10-18 |
Family
ID=14247426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7099438A Pending JPH08274575A (ja) | 1995-04-03 | 1995-04-03 | 素子複合搭載回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274575A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244785A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 弾性表面波装置 |
| US6759744B2 (en) | 2001-10-11 | 2004-07-06 | Alps Electric Co., Ltd. | Electronic circuit unit suitable for miniaturization |
| US7192801B2 (en) | 2002-06-26 | 2007-03-20 | Sony Corporation | Printed circuit board and fabrication method thereof |
| JP2007104401A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| US7227429B2 (en) | 2003-03-31 | 2007-06-05 | Fujitsu Media Devices Limited | Surface acoustic wave device and method of fabricating the same |
| JP2007335764A (ja) * | 2006-06-16 | 2007-12-27 | Ngk Spark Plug Co Ltd | 配線基板、キャパシタ |
| JP2008060342A (ja) * | 2006-08-31 | 2008-03-13 | Fujitsu Ltd | 電子部品モジュールおよび電子部品モジュール製造方法 |
| CN100456635C (zh) * | 2004-12-24 | 2009-01-28 | 富士通媒体部品株式会社 | 电子器件及其制造方法 |
| JP2009213174A (ja) * | 2009-06-22 | 2009-09-17 | Kyocera Corp | 弾性表面波装置、および実装構造体 |
| JP2010526456A (ja) * | 2007-04-30 | 2010-07-29 | エプコス アクチエンゲゼルシャフト | 電気部品 |
| WO2011104774A1 (ja) * | 2010-02-23 | 2011-09-01 | パナソニック株式会社 | 半導体装置 |
| JP2013059119A (ja) * | 2008-01-28 | 2013-03-28 | Seiko Epson Corp | 圧電発振器 |
-
1995
- 1995-04-03 JP JP7099438A patent/JPH08274575A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4510982B2 (ja) * | 2000-02-29 | 2010-07-28 | 京セラ株式会社 | 弾性表面波装置 |
| JP2001244785A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 弾性表面波装置 |
| US6759744B2 (en) | 2001-10-11 | 2004-07-06 | Alps Electric Co., Ltd. | Electronic circuit unit suitable for miniaturization |
| US7192801B2 (en) | 2002-06-26 | 2007-03-20 | Sony Corporation | Printed circuit board and fabrication method thereof |
| US7227429B2 (en) | 2003-03-31 | 2007-06-05 | Fujitsu Media Devices Limited | Surface acoustic wave device and method of fabricating the same |
| USRE45419E1 (en) | 2003-03-31 | 2015-03-17 | Taiyo Yuden Co., Ltd. | Surface acoustic wave device and method of fabricating the same |
| CN100456635C (zh) * | 2004-12-24 | 2009-01-28 | 富士通媒体部品株式会社 | 电子器件及其制造方法 |
| JP2007104401A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| JP2007335764A (ja) * | 2006-06-16 | 2007-12-27 | Ngk Spark Plug Co Ltd | 配線基板、キャパシタ |
| US8345438B2 (en) | 2006-08-31 | 2013-01-01 | Fujitsu Limited | Electronic part module and method of making the same |
| JP2008060342A (ja) * | 2006-08-31 | 2008-03-13 | Fujitsu Ltd | 電子部品モジュールおよび電子部品モジュール製造方法 |
| JP2010526456A (ja) * | 2007-04-30 | 2010-07-29 | エプコス アクチエンゲゼルシャフト | 電気部品 |
| US8558356B2 (en) | 2007-04-30 | 2013-10-15 | Epcos Ag | Electrical Component |
| JP2013059119A (ja) * | 2008-01-28 | 2013-03-28 | Seiko Epson Corp | 圧電発振器 |
| JP2009213174A (ja) * | 2009-06-22 | 2009-09-17 | Kyocera Corp | 弾性表面波装置、および実装構造体 |
| WO2011104774A1 (ja) * | 2010-02-23 | 2011-09-01 | パナソニック株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100452819B1 (ko) | 칩 패키지 및 그 제조방법 | |
| US6710682B2 (en) | Surface acoustic wave device, method for producing the same, and circuit module using the same | |
| US20060006760A1 (en) | Surface acoustic wave device, its manufacturing method, and electronic circuit device | |
| KR20010067344A (ko) | 전자 부품 및 그 조립 방법 | |
| US7251873B2 (en) | Method of manufacturing surface acoustic wave device | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20050224934A1 (en) | Circuit device | |
| JPH08274575A (ja) | 素子複合搭載回路基板 | |
| US7876168B2 (en) | Piezoelectric oscillator and method for manufacturing the same | |
| JPH0454973B2 (ja) | ||
| KR100461718B1 (ko) | 칩 패키지 및 그 제조방법 | |
| JP3421179B2 (ja) | 素子複合搭載回路基板 | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| JP2002164658A (ja) | モジュール基板 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JPH05235689A (ja) | 高周波デバイス | |
| JPH1050879A (ja) | 表面実装型電子部品 | |
| JPH0365034B2 (ja) | ||
| JP2841825B2 (ja) | 混成集積回路 | |
| JP4296916B2 (ja) | 半導体装置 | |
| KR20000071262A (ko) | 전기장치 | |
| JPH0365033B2 (ja) | ||
| JPH04286352A (ja) | 電子部品パッケージ | |
| JP2001298128A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |