JPH0365033B2 - - Google Patents
Info
- Publication number
- JPH0365033B2 JPH0365033B2 JP25916486A JP25916486A JPH0365033B2 JP H0365033 B2 JPH0365033 B2 JP H0365033B2 JP 25916486 A JP25916486 A JP 25916486A JP 25916486 A JP25916486 A JP 25916486A JP H0365033 B2 JPH0365033 B2 JP H0365033B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pattern
- layer
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 110
- 239000000919 ceramic Substances 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 229920001721 polyimide Polymers 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000009719 polyimide resin Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000010304 firing Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 description 18
- 239000004642 Polyimide Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は配線基板およびその製造方法に係り、
特にハイブリツドIC用の多層配線基板およびそ
の製造方法に関する。
特にハイブリツドIC用の多層配線基板およびそ
の製造方法に関する。
(従来の技術)
近年、電子機器の小型軽量化、多機能化、高速
化、高信頼化等の要求の高まりに伴ない、アルミ
ナ等のセラミツクの多層配線基板上にICチツプ
や抵抗、コンデンサのようなチツプ部品を多数搭
載し、全体を金属製キヤツプで気密に封止した構
造のハイブリツドICが多用されてきている。
化、高信頼化等の要求の高まりに伴ない、アルミ
ナ等のセラミツクの多層配線基板上にICチツプ
や抵抗、コンデンサのようなチツプ部品を多数搭
載し、全体を金属製キヤツプで気密に封止した構
造のハイブリツドICが多用されてきている。
そしてこのハイブリツドICに用いられるセラ
ミツク多層配線基板は、通常グリーンシート法、
厚膜法、あるいは厚膜薄膜混成法等の方法により
製造されている。
ミツク多層配線基板は、通常グリーンシート法、
厚膜法、あるいは厚膜薄膜混成法等の方法により
製造されている。
しかしながら、このようなセラミツク多層配線
基板は、比較的大きな誘電率(ε)を有するセラ
ミツク(ε=8〜10)や結晶化ガラス(ε=9〜
20)で絶縁体層が構成されているため、配線の浮
遊容量を低く抑えることができず、搭載された素
子の高速動作化が阻まれている。
基板は、比較的大きな誘電率(ε)を有するセラ
ミツク(ε=8〜10)や結晶化ガラス(ε=9〜
20)で絶縁体層が構成されているため、配線の浮
遊容量を低く抑えることができず、搭載された素
子の高速動作化が阻まれている。
そこでこのような問題に対処するため、最近高
速阻止搭載用の配線基板として銅−ポリイミド多
層配線基板が開発されつつある。この配線基板
は、第5図に示すように、厚さが1μm〜10μm程
度の薄膜導体パターン1とポリイミド層2とをセ
ラミツク基板3上に積層した構造を有し、次のよ
うにして製造されている。
速阻止搭載用の配線基板として銅−ポリイミド多
層配線基板が開発されつつある。この配線基板
は、第5図に示すように、厚さが1μm〜10μm程
度の薄膜導体パターン1とポリイミド層2とをセ
ラミツク基板3上に積層した構造を有し、次のよ
うにして製造されている。
すなわち、蒸着あるいはスパツタリングにより
銅を主導体とした2ないし3種の導体の薄膜をセ
ラミツク基板3の全面に形成した後、フオトリソ
グラフイ等の方法で不要部分をエツチングし薄膜
導体パターン1を形成する第1の工程と、ポリイ
ミド樹脂をスピンコート乾燥した後、フオトリソ
グラフイにより上下の導体パターン1間を電気的
に接続する通孔4を形成する第2の工程とを繰返
すことにより製造されている。
銅を主導体とした2ないし3種の導体の薄膜をセ
ラミツク基板3の全面に形成した後、フオトリソ
グラフイ等の方法で不要部分をエツチングし薄膜
導体パターン1を形成する第1の工程と、ポリイ
ミド樹脂をスピンコート乾燥した後、フオトリソ
グラフイにより上下の導体パターン1間を電気的
に接続する通孔4を形成する第2の工程とを繰返
すことにより製造されている。
そしてこのような薄膜法により製造された銅−
ポリイミド多層配線基板は、絶縁体層を構成する
ポリイミド樹脂の誘電率が極めて低く(ε=3〜
4)、しかも他の金属に比べて電気抵抗の小さな
銅により導体パターン1が形成されているため、
搭載された素子を高速動作させることができると
いう利点を有している。
ポリイミド多層配線基板は、絶縁体層を構成する
ポリイミド樹脂の誘電率が極めて低く(ε=3〜
4)、しかも他の金属に比べて電気抵抗の小さな
銅により導体パターン1が形成されているため、
搭載された素子を高速動作させることができると
いう利点を有している。
(発明が解決しようとする問題点)
しかしながらこのような配線基板においては、
ポリイミド樹脂が吸湿性を有するため、この上に
ICチツプ等を搭載し金属製キヤツプ等で気密封
止してハイブリツドICを製作した場合、ポリイ
ミド層2の厚さ方向から湿気が金属製キヤツプ内
部の搭載領域内に侵入してしまう。
ポリイミド樹脂が吸湿性を有するため、この上に
ICチツプ等を搭載し金属製キヤツプ等で気密封
止してハイブリツドICを製作した場合、ポリイ
ミド層2の厚さ方向から湿気が金属製キヤツプ内
部の搭載領域内に侵入してしまう。
そしてこの湿気がマイグレーシヨンによる多層
配線部の短絡事故、ICやワイヤの腐食事故、あ
るいは温度サイクル試験時の結露による短絡事故
等を引き起こすという問題があつた。
配線部の短絡事故、ICやワイヤの腐食事故、あ
るいは温度サイクル試験時の結露による短絡事故
等を引き起こすという問題があつた。
本発明はこれらの問題を解決するためになされ
たもので、耐湿性が改善され気密封止された領域
内への湿気の侵入がなく、しかも信頼性が高く高
速動作が可能なハイブリツドIC用の多層配線基
板およびその製造方法を提供することを目的とす
る。
たもので、耐湿性が改善され気密封止された領域
内への湿気の侵入がなく、しかも信頼性が高く高
速動作が可能なハイブリツドIC用の多層配線基
板およびその製造方法を提供することを目的とす
る。
[発明の構成]
(問題点を解決するための手段)
本発明の配線基板は、セラミツク基板と、この
セラミツク基板の所定面中央部に配設された低誘
電率絶縁材を絶縁層としCu系導体パターンを多
層的に有する多層配線部と、一端が前記多層配線
部の端子に電気的に接続され他端が前記セラミツ
ク基板の所定面周辺部に向けて配設された導電配
線パターンと、この導電配線パターンの少なくと
も一部をそれぞれ被覆しながらかつ前記多層配線
部を囲繞するように前記セラミツク基板の所定面
に環状に形設された耐湿性材料からなる絶縁体層
と、この絶縁体層上に形設された環状導電体層
と、この環状導電体層上に形設されたシールリン
グパターン導体層と、前記セラミツク基板の所定
面周辺部で前記導電配線パターンの他端に電気的
に接続されかつ一部が前記絶縁体層を覆うように
形設された入出力パツドと、前記多層配線部を覆
うように基部が前記シールリングパターン導体層
に取着された導電性キヤツプとを具備することを
特徴としている。
セラミツク基板の所定面中央部に配設された低誘
電率絶縁材を絶縁層としCu系導体パターンを多
層的に有する多層配線部と、一端が前記多層配線
部の端子に電気的に接続され他端が前記セラミツ
ク基板の所定面周辺部に向けて配設された導電配
線パターンと、この導電配線パターンの少なくと
も一部をそれぞれ被覆しながらかつ前記多層配線
部を囲繞するように前記セラミツク基板の所定面
に環状に形設された耐湿性材料からなる絶縁体層
と、この絶縁体層上に形設された環状導電体層
と、この環状導電体層上に形設されたシールリン
グパターン導体層と、前記セラミツク基板の所定
面周辺部で前記導電配線パターンの他端に電気的
に接続されかつ一部が前記絶縁体層を覆うように
形設された入出力パツドと、前記多層配線部を覆
うように基部が前記シールリングパターン導体層
に取着された導電性キヤツプとを具備することを
特徴としている。
またその製造方法は、セラミツク基板の所定面
に一端が周辺部に他端が中央部に向かう導体配線
パターンを厚膜法により形成する工程と、前記導
電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記セラミツク基板の所定面中央部
を囲繞するように環状に結晶化ガラスからなる絶
縁体層を形成する工程と、前記絶縁体層上に環状
導電体層を厚膜法により形成する工程と、前記セ
ラミツク基板の所定面中央部にポリイミド樹脂を
絶縁体層とし端子が前記導体配線パターンの他端
に接続されるCu系導体パターンを多層的に有す
る多層配線部とこの多層配線部の最上層のCu系
導体パターンと同時に少なくとも前記導体配線パ
ターンの一端に電気的に接続される入出力パツド
および前記環状導電体層上にシールリングパター
ン導体層とを薄膜法により形成する工程と、前記
多層配線部を覆うように導電性キヤツプの基部を
前記シールリングパターン導体層上に取着する工
程とからなることを特徴としている。
に一端が周辺部に他端が中央部に向かう導体配線
パターンを厚膜法により形成する工程と、前記導
電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記セラミツク基板の所定面中央部
を囲繞するように環状に結晶化ガラスからなる絶
縁体層を形成する工程と、前記絶縁体層上に環状
導電体層を厚膜法により形成する工程と、前記セ
ラミツク基板の所定面中央部にポリイミド樹脂を
絶縁体層とし端子が前記導体配線パターンの他端
に接続されるCu系導体パターンを多層的に有す
る多層配線部とこの多層配線部の最上層のCu系
導体パターンと同時に少なくとも前記導体配線パ
ターンの一端に電気的に接続される入出力パツド
および前記環状導電体層上にシールリングパター
ン導体層とを薄膜法により形成する工程と、前記
多層配線部を覆うように導電性キヤツプの基部を
前記シールリングパターン導体層上に取着する工
程とからなることを特徴としている。
(作用)
本発明の配線基板およびその製造方法において
は、内部配線と電気的に接続するための導体配線
パターンと環状導電体層とが厚膜法により形成さ
れており、環状導電体層の内側のセラミツク基板
上に薄膜法により、低誘電率絶縁材を絶縁層とし
Cu系導体パターンを多層的に有する多層配線部
が設けられている。
は、内部配線と電気的に接続するための導体配線
パターンと環状導電体層とが厚膜法により形成さ
れており、環状導電体層の内側のセラミツク基板
上に薄膜法により、低誘電率絶縁材を絶縁層とし
Cu系導体パターンを多層的に有する多層配線部
が設けられている。
従つて、多層配線部にICチツプ等の素子を搭
載することにより、高速動作が可能なハイブリツ
ドICが得られる。
載することにより、高速動作が可能なハイブリツ
ドICが得られる。
また、環状導電体層上に被覆されたシールリン
グパターン導体層上に金属製キヤツプを取着する
ことにより多層配線部が外気に直線触れることが
なく、しかもシールリングパターン導体層より外
側の絶縁体層がセラミツク及び結晶化ガラス等で
構成され、ここから厚さ方向に湿気が侵入してく
ることがないので、短絡、腐蝕事故等が発生する
ことがなく、信頼性の高いハイブリツドICが得
られる。
グパターン導体層上に金属製キヤツプを取着する
ことにより多層配線部が外気に直線触れることが
なく、しかもシールリングパターン導体層より外
側の絶縁体層がセラミツク及び結晶化ガラス等で
構成され、ここから厚さ方向に湿気が侵入してく
ることがないので、短絡、腐蝕事故等が発生する
ことがなく、信頼性の高いハイブリツドICが得
られる。
さらに、薄膜法により導体配線パターンの露出
部および環状導電体層上にそれぞれ薄膜導体が被
覆され、ここに銅を主導体とした2ないし3種の
導体からなる入出力パツドとシールリングパター
ン導体層が形成されているので、これらの上に入
出力リードや金属製キヤツプをハンダにより固着
する際の固着強度が高い。
部および環状導電体層上にそれぞれ薄膜導体が被
覆され、ここに銅を主導体とした2ないし3種の
導体からなる入出力パツドとシールリングパター
ン導体層が形成されているので、これらの上に入
出力リードや金属製キヤツプをハンダにより固着
する際の固着強度が高い。
(実施例)
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第1図および第2図は、それぞれ本発明の配線
基板の一実施例を示す斜視図および要部拡大断面
図である。
基板の一実施例を示す斜視図および要部拡大断面
図である。
これらの図において符号5はアルミナ等のセラ
ミツクからなる基板を示し、このセラミツク基板
5表面の周辺部には、基板中央部に向かつてそれ
ぞれ延出された複数本の比較的短尺の導体パター
ン6が、以下に示す厚膜法により夫々形成されて
いる。
ミツクからなる基板を示し、このセラミツク基板
5表面の周辺部には、基板中央部に向かつてそれ
ぞれ延出された複数本の比較的短尺の導体パター
ン6が、以下に示す厚膜法により夫々形成されて
いる。
すなわち、これらの短尺の厚膜導体パターン6
は、AuペーストのようなSn−Pb系のハンダとの
拡散速度が速いがフアインパターン性と多層性と
はんだぬれ性は良いがはんだとの拡散速度の速い
厚膜導体ペーストを5〜20μmの厚さにスクリー
ン印刷し続いて乾燥、焼成することによつて形成
されている。
は、AuペーストのようなSn−Pb系のハンダとの
拡散速度が速いがフアインパターン性と多層性と
はんだぬれ性は良いがはんだとの拡散速度の速い
厚膜導体ペーストを5〜20μmの厚さにスクリー
ン印刷し続いて乾燥、焼成することによつて形成
されている。
またこうして形成された短尺の厚膜導体パター
ン6の上には、これらの両端部をそれぞれ露出さ
せ中央部のみを被覆するような幅のリング状の絶
縁体層7が、結晶化ガラスペーストを印刷、乾
燥、焼成することにより形成されている。さらに
このリング状の絶縁体層7の上には、これと相似
形でこれよりいくらか幅の狭いリング状の導体パ
ターン8が、前述の厚膜導体ペーストを印刷、乾
燥、焼成することによつて形成されている。
ン6の上には、これらの両端部をそれぞれ露出さ
せ中央部のみを被覆するような幅のリング状の絶
縁体層7が、結晶化ガラスペーストを印刷、乾
燥、焼成することにより形成されている。さらに
このリング状の絶縁体層7の上には、これと相似
形でこれよりいくらか幅の狭いリング状の導体パ
ターン8が、前述の厚膜導体ペーストを印刷、乾
燥、焼成することによつて形成されている。
またさらにこのようなリング状の厚膜導体パタ
ーン8の内側セラミツク基板5表面には、銅を主
導体とした2ないし3種の導体からなる厚さが
1μm〜10μm程度の薄膜導体パターン9とほぼ同
じ厚さのポリイミド層10とを、以下に示すよう
な薄膜法により交互に積層してなる銅−ポリイミ
ド多層配線部11が設けられている。
ーン8の内側セラミツク基板5表面には、銅を主
導体とした2ないし3種の導体からなる厚さが
1μm〜10μm程度の薄膜導体パターン9とほぼ同
じ厚さのポリイミド層10とを、以下に示すよう
な薄膜法により交互に積層してなる銅−ポリイミ
ド多層配線部11が設けられている。
すなわちこの多層配線部11は、まずリング状
の導体パターン8の内側のセラミツク基板5上に
銅を主導体とした2ないし3種の導体、例えば
Cu/Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/Cr、
Cr/Cu/Au、Ti/Cu/Au等の導体を、蒸着あ
るいはスパツタリングすることにより薄膜を形成
した後、フオトリソグラフイにより不要の部分を
エツチングすることにより第1層目の薄膜導体パ
ターン9を形成する。そしてこの第1層目の薄膜
導体パターン9においては、その端部12を短尺
の厚膜導体パターン6の全内側端部上に重なり合
うように形成し、短尺の厚膜導体パターン6と多
層配線部11の導体パターンとが電気的に接続さ
れるように構成する。
の導体パターン8の内側のセラミツク基板5上に
銅を主導体とした2ないし3種の導体、例えば
Cu/Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/Cr、
Cr/Cu/Au、Ti/Cu/Au等の導体を、蒸着あ
るいはスパツタリングすることにより薄膜を形成
した後、フオトリソグラフイにより不要の部分を
エツチングすることにより第1層目の薄膜導体パ
ターン9を形成する。そしてこの第1層目の薄膜
導体パターン9においては、その端部12を短尺
の厚膜導体パターン6の全内側端部上に重なり合
うように形成し、短尺の厚膜導体パターン6と多
層配線部11の導体パターンとが電気的に接続さ
れるように構成する。
このように形成された薄膜導体パターン9上
に、有機材料であるポリイミド樹脂をスピンコー
トし、乾燥硬化させてポリイミド層10を形成
し、フオトリソグラフイによりエツチングを行つ
て導体パターン9間を電気的に接続するための通
孔13を形成する。
に、有機材料であるポリイミド樹脂をスピンコー
トし、乾燥硬化させてポリイミド層10を形成
し、フオトリソグラフイによりエツチングを行つ
て導体パターン9間を電気的に接続するための通
孔13を形成する。
このような工程を繰返して薄膜導体パターン9
とポリイミド層10とを所定の層数交互に積層
し、最後に最上層の薄膜導体パターン9を以下に
示すようにして形成する。
とポリイミド層10とを所定の層数交互に積層
し、最後に最上層の薄膜導体パターン9を以下に
示すようにして形成する。
すなわち最上層においては、前記銅を主導体と
した2ないし3種の導体を基板全面に蒸着あるい
はスパツタリングした後、この薄膜導体をエツチ
ングすることにより、リング状の厚膜導体パター
ン8の内側にICチツプのような能動素子や抵抗、
コンデンサのような受動素子を搭載するための複
数のダイパツド14と、ボンデングワイヤを介し
て搭載された能動素子と多層配線部11の導体パ
ターンとを電気的に接続するための複数のアウタ
ーリードボンデイングパツド(OLB)15とを
形成するとともに、短尺の厚膜導体パターン6の
入出部上に、これにより大サイズの複数個の入出
力導体パツド16を形成し、リング上の厚膜導体
パターン8上に、これを完全に覆い、かつ下側の
リング状の絶縁体層7より幅の狭いリング状の薄
膜導体パターン17を形成する。そしてこのリン
グ状の導体パターン17は、素子の搭載領域を金
属製キヤツプ等で気密に封止する場合、ハンダ等
を溶着するためのシールリングパターンとなる。
した2ないし3種の導体を基板全面に蒸着あるい
はスパツタリングした後、この薄膜導体をエツチ
ングすることにより、リング状の厚膜導体パター
ン8の内側にICチツプのような能動素子や抵抗、
コンデンサのような受動素子を搭載するための複
数のダイパツド14と、ボンデングワイヤを介し
て搭載された能動素子と多層配線部11の導体パ
ターンとを電気的に接続するための複数のアウタ
ーリードボンデイングパツド(OLB)15とを
形成するとともに、短尺の厚膜導体パターン6の
入出部上に、これにより大サイズの複数個の入出
力導体パツド16を形成し、リング上の厚膜導体
パターン8上に、これを完全に覆い、かつ下側の
リング状の絶縁体層7より幅の狭いリング状の薄
膜導体パターン17を形成する。そしてこのリン
グ状の導体パターン17は、素子の搭載領域を金
属製キヤツプ等で気密に封止する場合、ハンダ等
を溶着するためのシールリングパターンとなる。
このように構成される実施例の配線基板上に
は、通常次のようにして素子が搭載され、ハイブ
リツドICが構成される。
は、通常次のようにして素子が搭載され、ハイブ
リツドICが構成される。
すなわち、第3図に示すように、多層配線部1
1のダイパツド14上には、ICチツプ18や抵
抗等(図示を省略。)がそれぞれ導電性エポキシ
19のような接着剤で接着され、これらのICチ
ツプ18とOLB15との間は、Au線やAl線のよ
うなボンデイングワイヤ20によつて電気的に接
続される。そしてリング状の薄膜導体パターン1
7の上には、コバールやFe/Ni42アロイのよう
なセラミツクと熱膨脹係数がほぼ等しい金属から
なるキヤツプ21がSn/Pb63/37合金のような
共晶ハンダ22によつて固着され、ICチツプ1
8等が搭載された領域はヘリウムや窒素のような
不活性ガス23が封入された状態で気密に封止さ
れる。
1のダイパツド14上には、ICチツプ18や抵
抗等(図示を省略。)がそれぞれ導電性エポキシ
19のような接着剤で接着され、これらのICチ
ツプ18とOLB15との間は、Au線やAl線のよ
うなボンデイングワイヤ20によつて電気的に接
続される。そしてリング状の薄膜導体パターン1
7の上には、コバールやFe/Ni42アロイのよう
なセラミツクと熱膨脹係数がほぼ等しい金属から
なるキヤツプ21がSn/Pb63/37合金のような
共晶ハンダ22によつて固着され、ICチツプ1
8等が搭載された領域はヘリウムや窒素のような
不活性ガス23が封入された状態で気密に封止さ
れる。
さらに薄膜の入出力導体パツド16上には、共
晶ハンダ等を用いてクリツプリード等の入出力リ
ードや入出力ピン(図示を省略。)が固着される。
晶ハンダ等を用いてクリツプリード等の入出力リ
ードや入出力ピン(図示を省略。)が固着される。
従つて、実施例の配線基板を用いこのようにし
て構成されるハイブリツドICにおいては、ICチ
ツプ18等が搭載される多層配線部11の絶縁体
層が、セラミツクや結晶化ガラスと比べて非常に
低い誘電率を有するポリイミド樹脂で構成されて
いるので、配線の浮遊容量を小さくすることがで
き、動作の高速化が進められる。
て構成されるハイブリツドICにおいては、ICチ
ツプ18等が搭載される多層配線部11の絶縁体
層が、セラミツクや結晶化ガラスと比べて非常に
低い誘電率を有するポリイミド樹脂で構成されて
いるので、配線の浮遊容量を小さくすることがで
き、動作の高速化が進められる。
また、このようなICチツプ18等が搭載され
た領域が金属製キヤツプ21で気密に封止されて
おり、かつ金属製キヤツプ21の外側に露出した
基板周辺部の絶縁体層は対湿性の高いアルミナ等
のセラミツク及び結晶化ガラスで構成されている
ので、金属製キヤツプ21内部の搭載領域への湿
気の侵入が完全に防止され、マイグレーシヨン、
ワイヤ腐蝕、結露事故等の発生がない。
た領域が金属製キヤツプ21で気密に封止されて
おり、かつ金属製キヤツプ21の外側に露出した
基板周辺部の絶縁体層は対湿性の高いアルミナ等
のセラミツク及び結晶化ガラスで構成されている
ので、金属製キヤツプ21内部の搭載領域への湿
気の侵入が完全に防止され、マイグレーシヨン、
ワイヤ腐蝕、結露事故等の発生がない。
さらにフアインパターン製と多層性が良好であ
るがハンダとの固着性に劣る例えばAuペースト
等の導体で構成された短尺の厚膜導体パターン6
とリング状の厚膜導体パターン8とがそれぞれ薄
膜導体で完全に覆われ、ハンダ付性の良い導体で
入出力導体パツド16とシールリングパターンと
なるリング状の薄膜導体パターン17が形成され
ているので、金属性キヤツプ21や入出力リード
等の固着強度の高いハイブリツドICを得ること
ができる。
るがハンダとの固着性に劣る例えばAuペースト
等の導体で構成された短尺の厚膜導体パターン6
とリング状の厚膜導体パターン8とがそれぞれ薄
膜導体で完全に覆われ、ハンダ付性の良い導体で
入出力導体パツド16とシールリングパターンと
なるリング状の薄膜導体パターン17が形成され
ているので、金属性キヤツプ21や入出力リード
等の固着強度の高いハイブリツドICを得ること
ができる。
なお、本発明においては、第4図に示すよう
に、複数本の短尺の厚膜導体パターン6に連接し
てセラミツク基板5の最周辺部に、複数の入出力
導体パツドをAuペースト等の厚膜入出力導体パ
ツド24の上に、銅を主導体とした2ないし3種
の導体からなる1回りサイズの大きい入出力導体
パツド16を薄膜法により形成してなる構造する
こともできる。
に、複数本の短尺の厚膜導体パターン6に連接し
てセラミツク基板5の最周辺部に、複数の入出力
導体パツドをAuペースト等の厚膜入出力導体パ
ツド24の上に、銅を主導体とした2ないし3種
の導体からなる1回りサイズの大きい入出力導体
パツド16を薄膜法により形成してなる構造する
こともできる。
このように構成された配線基板においては、入
出力リード等がハンダ等によつて固着される薄膜
入出力導体パツド16が、下側に厚膜導体からな
る入出力導体パツド24が設けられているので、
セラミツク基板5に対する薄膜入出力導体パツド
16の接着強度およびハンダ付着強度がいつそう
向上されている。
出力リード等がハンダ等によつて固着される薄膜
入出力導体パツド16が、下側に厚膜導体からな
る入出力導体パツド24が設けられているので、
セラミツク基板5に対する薄膜入出力導体パツド
16の接着強度およびハンダ付着強度がいつそう
向上されている。
[発明の効果]
以上の説明から明らかなように、本発明の配線
基板およびその製造方法によれば、金属性キヤツ
プ等で気密に封止された素子の搭載領域内へ湿気
が侵入されることがなく、短絡、腐蝕事故等が発
生することがない。従つて信頼性が高く素子の高
速動作が可能なハイブリツドICを得ることがで
きる。
基板およびその製造方法によれば、金属性キヤツ
プ等で気密に封止された素子の搭載領域内へ湿気
が侵入されることがなく、短絡、腐蝕事故等が発
生することがない。従つて信頼性が高く素子の高
速動作が可能なハイブリツドICを得ることがで
きる。
第1図および第2図はそれぞれ本発明の配線基
板の一実施例を示す斜視図および要部拡大断面
図、第3図は実施例の配線基板を用いて構成した
ハイブリツドICの要部拡大断面図、第4図は本
発明の別の実施例の要部拡大断面図、第5図は従
来の銅−ポリイミド多層配線基板の断面図であ
る。 5……セラミツク基板、6……短尺の厚膜導体
パターン、7……リング状の絶縁体層、8……リ
ング状の厚膜導体パターン、9……薄膜導体パタ
ーン、10……ポリイミド、11……多層配線
部、13……通孔、14……ダイパツド、15…
…OLB、16……薄膜入出力導体パツド、17
……リング状の薄膜導体パターン、18……IC
チツプ、21……金属製キヤツプ、22……ハン
ダ。
板の一実施例を示す斜視図および要部拡大断面
図、第3図は実施例の配線基板を用いて構成した
ハイブリツドICの要部拡大断面図、第4図は本
発明の別の実施例の要部拡大断面図、第5図は従
来の銅−ポリイミド多層配線基板の断面図であ
る。 5……セラミツク基板、6……短尺の厚膜導体
パターン、7……リング状の絶縁体層、8……リ
ング状の厚膜導体パターン、9……薄膜導体パタ
ーン、10……ポリイミド、11……多層配線
部、13……通孔、14……ダイパツド、15…
…OLB、16……薄膜入出力導体パツド、17
……リング状の薄膜導体パターン、18……IC
チツプ、21……金属製キヤツプ、22……ハン
ダ。
Claims (1)
- 【特許請求の範囲】 1 セラミツク基板と、 このセラミツク基板の所定面中央部に配設され
た低誘電率絶縁材を絶縁層としCu系導体パター
ンを多層的に有する多層配線部と、 一端が前記多層配線部の端子に電気的に接続さ
れ他端が前記セラミツク基板の所定面周辺部に向
けて配設された導電配線パターンと、 この導電配線パターンの少なくとも一部をそれ
ぞれ被覆しながらかつ前記多層配線部を囲繞する
ように前記セラミツク基板の所定面に環状に形設
された耐湿性材料からなる絶縁体層と、 この絶縁体層上に形設された環状導電体層と、 この環状導電体層上に形設されたシールリング
パターン導体層と、 前記セラミツク基板の所定面周辺部で前記導電
配線パターンの他端に電気的に接続されかつ一部
が前記絶縁体層を覆うように形設された入出力パ
ツドと、 前記多層配線部を覆うように基部が前記シール
リングパターン導体層に取着された導電性キヤツ
プと、 を具備することを特徴とする配線基板。 2 セラミツク基板が、アルミナからなる基板で
ある特許請求の範囲第1項記載の配線基板。 3 Cu系導体パターンが、Cr/Cu、Ti/Cu、
Cr/Cu/Cr、Ti/Cu/Ti、Cr/Cu/Au、或い
はTi/Cu/Auである特許請求の範囲第1項記載
の配線基板。 4 多層配線部を構成するCu系導体パターンの
最下層のCu系導体パターンの端部が、導電配線
パターンの他端に重ね合わせられて電気的に接続
されている特許請求の範囲第1項記載の配線基
板。 5 低誘電率絶縁材料が、ポリイミド樹脂である
特許請求の範囲第1項記載の配線基板。 6 耐湿性材料が、結晶化ガラスである特許請求
の範囲第1項記載の配線基板。 7 導電性キヤツプが、金属製キヤツプである特
許請求の範囲第1項記載の配線基板。 8 セラミツク基板の所定面に一端が周辺部に他
端が中央部に向かう導体配線パターンを厚膜法に
より形成する工程と、 前記導電配線パターンの少なくとも一部をそれ
ぞれ被覆しながらかつ前記セラミツク基板の所定
面中央部を囲繞するように環状に結晶化ガラスか
らなる絶縁体層を形成する工程と、 前記絶縁体層上に環状導電体層を厚膜法により
形成する工程と、 前記セラミツク基板の所定面中央部にポリイミ
ド樹脂を絶縁体層とし端子が前記導体配線パター
ンの他端に接続されるCu系導体パターンを多層
的に有する多層配線部とこの多層配線部の最上層
のCu系導体パターンと同時に少なくとも前記導
体配線パターンの一端に電気的に接続される入出
力パツドおよび前記環状導電体層上にシールリン
グパターン導体層とを薄膜法により形成する工程
と、 前記多層配線部を覆うように導電性キヤツプの
基部を前記シールリングパターン導体層上に取着
する工程と、 からなることを特徴とする配線基板の製造方法。 9 導体配線パターンおよび環状導電体層を形成
する工程は、それぞれフアインパターン性と多層
性とハンダぬれ性が良好であるがハンダとの拡散
速度の速い厚膜導体ペーストを印刷、乾燥、焼成
してなるものである特許請求の範囲第8項記載の
配線基板の製造方法。 10 絶縁体層を形成する工程は、厚膜結晶化ガ
ラスペーストを印刷、乾燥、焼成してなるもので
ある特許請求の範囲第8項記載の配線基板の製造
方法。 11 Cu系導体パターンを形成する工程は、
Cr/Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/Ti、
Cr/Cu/Au、或いはTi/Cu/Auからなる薄膜
を蒸着或いはスパツタリングし、フオトリソグラ
フイにより不要部分をエツチングしてなるもので
ある特許請求の範囲第8項記載の配線基板の製造
方法。 12 ポリイミド樹脂の絶縁体層を形成する工程
は、スピンコートによりポリイミド樹脂の薄膜を
形成し、フオトリソグラフイによりエツチングし
てなるものである特許請求の範囲第8項記載の配
線基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25916486A JPS63111696A (ja) | 1986-10-30 | 1986-10-30 | 配線基板およびその製造方法 |
DE8787309593T DE3784213T2 (de) | 1986-10-29 | 1987-10-29 | Elektronischer apparat mit einem keramischen substrat. |
EP87309593A EP0266210B1 (en) | 1986-10-29 | 1987-10-29 | Electronic apparatus comprising a ceramic substrate |
US07/817,996 US5153709A (en) | 1986-10-29 | 1992-01-09 | Electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25916486A JPS63111696A (ja) | 1986-10-30 | 1986-10-30 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63111696A JPS63111696A (ja) | 1988-05-16 |
JPH0365033B2 true JPH0365033B2 (ja) | 1991-10-09 |
Family
ID=17330236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25916486A Granted JPS63111696A (ja) | 1986-10-29 | 1986-10-30 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63111696A (ja) |
-
1986
- 1986-10-30 JP JP25916486A patent/JPS63111696A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS63111696A (ja) | 1988-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0266210B1 (en) | Electronic apparatus comprising a ceramic substrate | |
US5897724A (en) | Method of producing a hybrid integrated circuit | |
US5227583A (en) | Ceramic package and method for making same | |
US5828093A (en) | Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted | |
KR100665151B1 (ko) | 회로 장치 | |
US6077728A (en) | Method of producing a ceramic package main body | |
JPH0454973B2 (ja) | ||
US6583019B2 (en) | Perimeter anchored thick film pad | |
JPH08274575A (ja) | 素子複合搭載回路基板 | |
US4639830A (en) | Packaged electronic device | |
JPH0365034B2 (ja) | ||
JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
JPH0365033B2 (ja) | ||
JP2002373961A (ja) | 樹脂封止型電子装置 | |
JPH0478181B2 (ja) | ||
JPH07135394A (ja) | 厚膜コンデンサ付きセラミック配線基板及びその製造方法 | |
JPS6318335B2 (ja) | ||
JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
JP3314609B2 (ja) | 半導体装置 | |
JP3105362B2 (ja) | 高密度icパッケージ及びその製造方法 | |
JPH10125503A (ja) | 複数のスルーホール電極部を備えた電子部品 | |
JPH05343470A (ja) | 半導体装置 | |
JPH08148527A (ja) | 半導体装置 | |
JPS6235552A (ja) | 半導体搭載装置の製造方法 | |
JPH05343476A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |