KR20010067344A - 전자 부품 및 그 조립 방법 - Google Patents

전자 부품 및 그 조립 방법 Download PDF

Info

Publication number
KR20010067344A
KR20010067344A KR1020000063105A KR20000063105A KR20010067344A KR 20010067344 A KR20010067344 A KR 20010067344A KR 1020000063105 A KR1020000063105 A KR 1020000063105A KR 20000063105 A KR20000063105 A KR 20000063105A KR 20010067344 A KR20010067344 A KR 20010067344A
Authority
KR
South Korea
Prior art keywords
resin base
electronic component
electronic device
resin
lead
Prior art date
Application number
KR1020000063105A
Other languages
English (en)
Inventor
가와하라히로시
사까이미노루
야마모또야스시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010067344A publication Critical patent/KR20010067344A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/0585—Holders; Supports for surface acoustic wave devices consisting of an adhesive layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

표면 음파기 등을 갖는 전자 부품은 수지를 사용함으로써 패키지된다. 전자 부품은 리드 프레임과 수지가 일체적으로 몰딩되는 수지 베이스, 이 수지 베이스의 상부면 상에 장착되는 표면 음파기 등, 상기 수지 베이스의 상부면 상의 리드 프레임과 전자 디바이스를 접속하기 위한 본딩 와이어, 및 수지 캡과 수지 베이스 사이에 공간을 형성하도록 수지 베이스 상에 본딩되는 수지 캡을 갖는다. 리드의 일부는 플라스틱 패키지의 표면을 따라 구부려진다. 또한, 표면을 형성하는 전극 패턴이 본딩 와이어를 사용하지 않고 수지 베이스에 접하도록 표면 음파기를 배치할 수 있다.

Description

전자 부품 및 그 조립 방법{ELECTRONIC PART AND METHOD OF ASSEMBLING THE SAME}
본 발명은 전자 부품 및 그 조립 방법에 관한 것이다. 특히, 본 발명은 휴대용 전화기 등의 공진기 및 주파수 밴드 필터에 사용하기 위한 표면 음파기 등을 갖는 전자 부품 및 그 조립 방법에 관한 것이다.
표면 음파기와 같은 전자 기기는 통상적으로 세라믹 케이스 또는 금속 케이스내에 장착된다. 예를 들면, 세라믹 케이스는 상부에 전자 기기가 장착되는 세라믹 기판, 이 세라믹 기판 상에 형성된 일부 링형상의 세라믹층, 최상층에서의 금속 링, 및 이음매 용접(seam welding) 등의 방법에 의해 금속 링에 접속된 금속 캡을 갖는다. 전자 기기와 세라믹 기판의 하부면의 외부 단자가 서로 전기적으로 접속되어야 하기 때문에, 세라믹층은 쓰루 홀과 같은 배선층 또는 내부 배선을 갖는다. 선정된 세라믹층은 내부 배선에 접속되는 본딩 패드를 갖는다. 전자 기기는 본딩 와이어를 통하여 본딩 패드에 접속된다. 그러나, 세라믹 패키지에서, 내부 배선을 형성하고 세라믹층들을 적층할 필요가 있다. 패키지 사이즈 또는 배선 위치가 변경될 때마다, 세라믹층들을 형성하기 위한 새로운 몰드(mold)가 필요하다. 금속캡이 이음매 용접에 의해 밀봉될 때, 금속 링은 세라믹층상에 접합되어야 한다. 땜납에 의해 금속 캡을 밀봉하는 경우에, 특수한 땜납이 요구된다. 이러한 이유로, 전자 부품의 비용을 낮추기 어렵다.
저가로 제조될 수 있는 수지 케이스를 갖는 전자 부품의 일례로서, 일본 실용 신안 공보 소56-015830호에는 절연 수지층이 딥(dip) 방법에 의해 표면 음파 기기의 바깥측 상에 형성되고, 도전막이 절연 수지층의 바깥측 상에 형성되는 전자 기기가 개시되어 있다. 전자 부품에서, 외부 온도의 변화로 인한 수지의 팽창 및 수축은 표면 음파기의 특성의 변화와 본딩 와이어의 파열의 원인이 된다. 일본 특허 무심사된 공보 평05-063495호 및 평06-188672호 그리고 일본 특허번호 제2600689호 각각은 공간을 갖는 수지 몰드가 표면 음파 기기 또는 금속 리드 프레임 상에 고정된 반도체 칩 상에 제공되는 전자 부품을 개시하고 있다. 개시된 전자 부품에서, 표면 음파 기기 또는 반도체 칩은 금속 리드 프레임 상에 직접적으로 장착된다. 그러한 구성으로 인해, 표유 용량이 발생되고 고주파 특성이 저하한다. 제1 및 제2 문헌들 각각은 SIP(Single In-line Package) 구조, 즉 패키지의 한측면으로부터 선형적으로 리드가 연장되어 있는 구조를 갖는 전자 부품을 개시하고 있다. 그러나, SIP 구조를 갖는 전자 부품에서, 리드들은 패키지의 일측면에 집중된다. 따라서, 전자 부품이 인쇄 기판 상에 장착되고 전자 부품의 특성에 악 영향을 미칠 때 경사가 생긴다.
따라서, 본 발명의 목적은 작은 바깥 치수를 갖는 매우 신뢰성 높은 전자 부품 및 낮은 비용으로 향상된 생산성을 갖는 간단한 조립 공정으로 전자 부품을 제조하는 방법을 제공하는 것이다.
본 발명의 플라스틱 패키지를 갖는 전자 부품은 상기 플라스틱 패키지의 상부면으로부터 바깥면에 걸쳐 배치되는 리드를 갖는 수지 베이스; 상기 수지 베이스의 상부면 상에 장착되는 적어도 하나의 전자 디바이스; 상기 수지 베이스의 상부면 상의 리드부와 상기 전자 디바이스를 접속하기 위한 도전체; 및 수지 캡과 상기 수지 베이스 사이에 공간을 형성하도록 상기 수지 베이스 상에 본딩되는 수지 캡을 포함한다. 전자 부품의 특정예에서, 전자 디바이스는 표면 음파기를 포함하고 수지 베이스의 상부면내의 요부에 장착된다. 전자 디바이스는 표면을 형성하는 전극 패턴이 공간을 통하여 상기 수지 베이스의 상부면에 접하도록 배치된다. 이때, 상기 수지 베이스의 상부면 상의 상기 전극 패턴과 리드는 도전체를 통하여 서로 전기적으로 접속된다. 전자 부품의 리드의 일부는 수지 베이스의 측면 및/또는 하부면 상에 형성될 수 있다. 플라스틱 패키지의 바깥면 상에 있는 전체 리드는 플라스틱 패키지의 표면 상에 형성될 수 있다. 리드는 상기 전자 디바이스를 둘러싼 수지 베이스의 상부면으로부터 수지 베이스의 바깥 영역으로 연장되도록 형성된다.
전자 부품을 조립하는 방법은 복수개의 단자들을 갖는 리드 프레임과 수지를 일체적으로 몰딩함으로써 수지 베이스를 형성하되, 상기 리드 프레임의 일부가 상기 수지 베이스의 상부면으로부터 상기 플라스틱 패키지의 바깥면에 걸쳐 배치되도록 하는 단계; 상기 통합 몰딩된 수지 베이스의 상부면 상에 전자 디바이스를 장착하는 단계; 상기 장착된 전자 디바이스와 상기 수지 베이스의 상부면 상의 리드부를 전기적으로 접속하는 단계; 미리 몰딩된 수지 캡과 상기 수지 베이스를 본딩하는 단계; 및 상기 리드 프레임의 소정 부분을 절단하는 단계를 포함한다. 이 조립 방법은 상기 플라스틱 패키지로부터 상기 플라스틱 패키지의 표면을 따라 연장되는 리드부를 구부리는 단계를 더 포함한다.
본 발명에 따르면, 작고 매우 신뢰성 있는 전자 부품이 간단한 공정에 의해 구해질 수 있다.
도 1은 종래의 세라믹 케이스를 갖는 전자 부품의 단면도.
도 2는 본 발명의 제1 실시예에 따른 전자 부품의 단면도.
도 3은 본 발명의 제2 실시예에 따른 전자 부품의 단면도.
도 4는 본 발명의 제3 실시예에 따른 전자 부품의 단면도.
도 5는 본 발명의 제4 실시예에 따른 전자 부품의 단면도.
도 6은 본 발명의 제5 실시예에 따른 전자 부품의 단면도.
도 7은 본 발명의 제6 실시예에 따른 전자 부품의 단면도.
도 8은 본 발명의 제7 실시예에 따른 전자 부품의 단면도.
도 9는 본 발명의 제8 실시예에 따른 전자 부품의 단면도.
도 10은 본 발명의 전자 부품의 조립 공정의 플로우챠트.
도 11은 본 발명의 제9 실시예에 따른 전자 부품의 단면도.
도 12는 본 발명의 제9 실시예에 따른 전자 부품의 조립 공정을 나타낸 플로우챠트.
<도면의 주요 부분에 대한 부호의 설명>
1 : 수지 베이스
2 : 전자 디바이스
3 : 리드
4 : 본딩 와이어
5 : 수지 캡
도 1을 참조하면, 전자 부품의 종래의 세라믹 케이스의 하부는 하부 세라믹층(102), 중간층(103), 및 상부층(104)을 적층함으로써 형성된다. 칩(101)은 하부 세라믹층(102)의 상부면 상에 금속 코팅층(111)이 도포되는 영역내에 장착된다. 칩(101)과 외부 단자(109)를 표면 장착 패드로서 전기적으로 접속하기 위하여, 쓰루 홀과 같은 내부 배선(110)은 하부층과 중간층(103)내에 형성된다. 칩(101)은 본딩 와이어(107)를 통하여 본딩 패드(108)에 접속된다. 이하, 금속 링(105)과 캡(106)은 이음매 용접 등에 의해 형성된다. 그러나, 세라믹 케이스의 비용은 높다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 전자 부품은 프리몰딩에 의해 리드 프레임과 수지 베이스를 통합 형성함으로써 얻어지는 수지 베이스(1), 이 수지 베이스(1)의 상부면내에 형성된 요부(recess)에 접착제로 접착된 전자 디바이스(2), 전자 디바이스(2)에 전기 신호를 인가하기 위한 리드(3), 전자 디바이스(2)와 리드(3)를 접속하기 위한 본딩 와이어(4), 및 공간 면적을 형성하도록 수지 베이스(1)에 본딩되는 수지 캡(5)을 갖는다. 이 예에서, 리드(3)의 부분들(3b, 3c)은 수지 베이스(1)의 표면 상에 형성되고, 리드(3)의 다른 부분(3a)은 수지 베이스의 하부면을 따라 수지 베이스의 바깥쪽으로 연장된다. 따라서, 리드부(3a)는 수지 베이스(1)와 수지 캡(5)의 접착면의 일부에 제공된다. 전자 디바이스(2)는 석영 기판상에 상호 디지털 알루미늄 전극 패턴이 배치되는 표면 음파기이다. 전자 디바이스(2)는 석영 기판을 필요치 않으며 리튬 니오베이트(lithium niobate) 기판, 리튬 탄탈레이트 기판 등을 사용함으로써 형성될 수 있다. 상호 디지털 전극은 알루미늄 또는 알루미늄-구리 합금과 같은 재료로 형성될 수 있다. 리드(3)은 구리-철 합금, 철-니켈 합금 등으로 형성될 수 있다. 수지 베이스(1)에 전자 디바이스(2)를 접착하기 위한 접착제로서, 실리콘 접착제, 에폭시 접착제, 은 파스트(silver paste) 등이 사용될 수 있다. 본딩 와이어(4)는 금 또는 알루미늄으로 형성된다. 수지 캡(5)은 에폭시 수지와 같은 열경화성 수지 또는 폴리페닐린 황화물 수지(polyphenylene sulfide resin)와 같은 열가소성 수지로 형성될 수 있다.
도 3을 참조하면, 제2 실시예에 따른 전자 부품은 수지 베이스(1)의 구성에 관련하여 제1 실시예와는 다르다. 리드부(3a)는 수지 베이스(1)의 하부면측에 구부려진다. 따라서, 전자 부품의 장착 면적은 감소될 수 있다.
도 4를 참조하면, 제3 실시예에 따른 전자 부품에서, 리드부(3c)는 수지 베이스(1)의 상부면의 일부내에 형성되고, 리드부(3b)는 수지 베이스내에 형성되며, 리드부(3a)는 수지 베이스의 하부면을 따라 바깥쪽으로 연장한다. 플라스틱 패키지에서, 리드부(3)는 수지 캡(5)과 수지 베이스간의 접착면에 존재하지 않는다. 따라서, 수지 캡(5)은 보다 안전하게 밀봉될 수 있다.
도 5를 참조하면, 제4 실시예에 따른 전자 부품은 리드부(3a)가 수지 베이스(1)의 하부면 및 측면을 따라 구부려진다는 것을 제외하고 제3 실시예와 유사하다.
도 6 및 도 7을 참조하면, 제5 및 제6 실시예에서, 전자 디바이스가 장착되는 요부의 측면과 수지 베이스(1)의 상부면 상에 리드(3)가 형성되고, 리드부(3a)는 수지 베이스(1)의 하부면을 따라 구부려진다. 특히, 제6 실시예에서, 리드부(3a)는 수지 베이스(1)의 측면을 따라 더 구부려진다.
도 8을 참조하면, 제7 실시예에 따른 전자 부품에서, 수지 베이스(1)의 상부면은 상이한 높이를 갖는 2개의 면으로 구성된다. 더 높은 면은 수지 캡(5)에 접착면으로서 기능한다. 하부면 상에는, 리드부(3c)가 형성된다. 리드부(3b)는 수지 베이스(1)의 측면을 따라 형성되고, 리드부(3a)는 수지 베이스(1)의 하부면 방향으로 연장된다. 이 구성에서는, 전자 디바이스와 수지 캡(5) 사이에 큰 공간이 생성될 수 있기에, 본딩 와이어(4)를 형성하기 위한 충분한 여유가 획득될 수 있다.
도 9를 참조하면, 제8 실시예에 따른 전자 부품에서는, 수지 베이스(1)의 하부면 상에 요부(7)가 형성된다. 요부(7)에 의해, 구부림, 진동 등에 의한 특성 저하가 방지될 수 있다. 또한, 요부(7)는 제1 내지 제7 실시예들 중 어느 한 실시예에 적용될 수 있다.
전술된 실시예들 각각의 전자 부품은 3세트의 리드들을 갖는다. 플라스틱 패키지의 평면 형상은 3.0 mm×3.0 mm의 치수와 1.2 mm의 높이를 갖는다.
각 실시예에서, 리드 프레임과 같은 금속 패턴은 수지 베이스(1)의 전자 디바이스 장착면 상부 및 하부에 존재하지 않는다. 플라스틱 패키지가 사용되기 때문에, 전자 부품은 낮은 비용으로 제조될 수 있다. 금속 패턴으로부터 발생된 등가의 표유 용량으로 인한 고주파 특성의 저하가 발생되지 않는다. 전자 디바이스 장착면 상에는, 표면 음파기는 물론, 레지스터(resistor), 캐패시터 및 인덕턴스와 같은 전자 부품들이 장착될 수 있다. 실시예들의 각 전자 부품들에서 리드들이 다양한 형상으로 형성될 수 있기 때문에, 본 발명은 전자 부품들이 장착되는 다양한 기판 배선 형상에 적용될 수 있다.
도 10의 플로우챠트를 참조하면, 전자 부품을 조립하는 공정은 다음과 같이 수행된다. 리드 프레임과 몰드는 소정 위치에 설정되고, 수지는 몰드내에 충전되고, 리드 프레임 및 수지 베이스는 일체적으로 몰딩된다(단계 S1). 일체적으로 몰딩된 수지 베이스상에, 예를 들면 표면 음파기의 칩(전자 디바이스)이 장착된다(단계 S2). 이 경우에, 실리콘 접착제는 수지 베이스 상에 미리 도포되고, 칩이 이 접착제 상에 장착된다. 장착된 칩과 내부 리드는 본딩 와이어에 의해 전기적으로 접속된다(단계 S3). 다른 리드 프레임 등에 의해 미리 몰딩된 수지 캡(단계 S4)은 열경화성 수지를 사용함으로써 수지 베이스에 본딩된다(단계 S5). 리드 프레임은 필요에 따라 절단되고, 플라스틱 패키지의 외부 형상을 따라 구부려진다(단계 S6).
도 11을 참조하면, 제9 실시예의 전자 부품에는, 전자 디바이스(2)가 배치되어 표면을 형성하는 전극 패턴은 공간을 통해 수지 베이스(1)에 접한다. 전극 패턴은 접속 도전체(8)에 의해 리드부(3c)에 접속된다. 접속 도전체(8)로서, 예를 들면, 금, 구리, 땜납 등이 사용된다. 접속 도전체(8)는 리드부(3c)용으로 또는 전자 디바이스(2) 상에 예비로 제공될 수 있다. 전자 디바이스(2)의 전극 패턴이 제9 실시예에서와 같이 수지 베이스(1)에 접하도록 배치될 때, 리드는 도 2 내지 도 9 중 어느 한 도면에 나타난 바와 같이 배열될 수 있다. 제9 실시예에 따르면, 전자 디바이스(2)는 하부에 접하도록 장착되어, 전자 디바이스(2)의 전극 패턴은 조립 공정에서 손상입지 않도록 방지될 수 있다. 이 구성에서는, 어떠한 본딩 와이어도 필요치 않기 때문에, 전자 디바이스 및 수지 캡(5)은 서로 근접하여 배치될 수 있다. 본 실시예의 전자 디바이스는 유대용 전화기 등에 요구되는 작고 짧은 형상을 구현할 수 있다.
도 12의 플로우챠트를 참조하면, 도 11에 나타난 전자 부품의 조립 공정은 다음과 같이 기술될 것이다. 리드 프레임과 몰드는 선정된 위치에 설정되고, 수지는 몰드내에 충전되며, 리드 프레임 및 수지 베이스는 일체적으로 몰딩된다(단계 S11). 수지 베이스 상의 리드부(3c)와 칩(전자 디바이스(2))의 전극 패턴은 접속 도전체(8)를 통하여 서로 접속된다(단계 S12). 다른 리드 프레임 등에 의해 미리 몰딩된 수지 캡(5)(단계 S13)은 열경화성 수지를 사용함으로써 수지 베이스에 본딩된다(단계 S14). 이후, 리드 프레임은 절단될 수 있다.
본 발명의 전자 부품의 제조 단계의 수는 더 줄어들고 전자 부품의 제조 비용은 세라믹 패키지 등을 갖는 전자 부품에 비해 더 낮아진다.
본 발명은 소정 바람직한 실시예에 관련하여 기술되었지만, 본 발명에 의해 포함된 과제들은 이들 특정 실시예에 국한되지 않는다. 이와는 반대로, 모든 변형, 변경 및 등가는 다음 청구범위 및 그 기술적 사상의 범위내에 포함될 수 있다는 것을 의미한다.

Claims (18)

  1. 플라스틱 패키지를 갖는 전자 부품에 있어서,
    상기 플라스틱 패키지의 상부면으로부터 바깥면에 걸쳐 배치되는 리드를 갖는 수지 베이스;
    상기 수지 베이스의 상부면 상에 장착되는 적어도 하나의 전자 디바이스;
    상기 수지 베이스의 상부면 상의 리드부와 상기 전자 디바이스를 접속하기 위한 도전체; 및
    수지 캡과 상기 수지 베이스 사이에 공간을 형성하도록 상기 수지 베이스 상에 본딩되는 수지 캡을 포함하는
    것을 특징으로 하는 전자 부품.
  2. 제1항에 있어서,
    상기 전자 디바이스는 표면 음파기를 포함하는 것을 특징으로 하는 전자 부품.
  3. 제1항에 있어서,
    상기 리드의 일부는 상기 수지 베이스의 측면 및/또는 하부면 상에 형성되는 것을 특징으로 하는 전자 부품.
  4. 제1항에 있어서, 상기 플라스틱 패키지의 바깥면 상에 있는 전체 리드는 상기 플라스틱 패키지의 표면 상에 형성되는 것을 특징으로 하는 전자 부품.
  5. 제1항에 있어서, 상기 전자 디바이스 둘러싸는 상기 수지 베이스의 상부면으로부터 상기 수지 베이스의 바깥 영역으로 연장되도록 상기 리드가 형성되는 것을 특징으로 하는 전자 부품.
  6. 제1항에 있어서, 상기 수지 베이스는 상부면에 요부를 가지며, 이 요부에는 전자 디바이스가 배치되는 것을 특징으로 하는 전자 부품.
  7. 제1항에 있어서, 상기 도전체는 본딩 와이어인 것을 특징으로 하는 전자 부품.
  8. 제1항에 있어서, 상기 전자 디바이스는 접착제에 의해 상기 수지 베이스의 상부면으로서의 수지면 상에 접착되는 것을 특징으로 하는 전자 부품.
  9. 제1항에 있어서, 상기 전자 디바이스는 표면을 형성하는 전극 패턴이 공간을 통하여 상기 수지 베이스의 상부면에 접하도록 배치되고, 상기 수지 베이스의 상부면 상의 상기 전극 패턴과 리드부는 도전체를 통하여 서로 전기적으로 접속되는 것을 특징으로 하는 전자 부품.
  10. 제9항에 있어서, 상기 도전체는 금, 땜납 및 구리로 구성된 그룹으로부터 선택된 부재인 것을 특징으로 하는 전자 부품.
  11. 제1항에 있어서, 상기 수지 베이스는 하부면에 요부를 갖는 것을 특징으로 하는 전자 부품.
  12. 제1항에 있어서, 복수개의 리드들이 형성되는 것을 특징으로 하는 전자 부품.
  13. 플라스틱 패키지를 갖는 전자 부품을 조립하는 방법에 있어서,
    복수개의 단자들을 갖는 리드 프레임과 수지를 일체적으로 몰딩하여 수지 베이스를 형성하되, 상기 리드 프레임의 일부가 상기 수지 베이스의 상부면으로부터 상기 플라스틱 패키지의 바깥면에 걸쳐 배치되도록 하는 단계;
    상기 수지 베이스의 상부면으로서의 수지면 상에 전자 디바이스를 장착하는 단계;
    상기 장착된 전자 디바이스와 상기 수지 베이스의 상부면 상의 리드부를 전기적으로 접속하는 단계;
    미리 몰딩된 수지 캡과 상기 수지 베이스를 본딩하는 단계; 및
    상기 리드 프레임의 소정 부분을 절단하는 단계를 포함하는
    것을 특징으로 하는 전자 부품의 조립 방법.
  14. 제13항에 있어서, 상기 플라스틱 패키지로부터 상기 플라스틱 패키지의 표면을 따라 연장되는 리드부를 구부리는 단계를 더 포함하는 것을 특징으로 하는 전자 부품의 조립 방법.
  15. 제13항에 있어서, 상기 전자 디바이스를 장착하는 단계에서, 상기 전자 디바이스는 접착제에 의해 상기 수지 베이스 상에 본딩되는 것을 특징으로 하는 전자 부품의 조립 방법.
  16. 제13항에 있어서, 상기 전자 디바이스를 장착하는 단계에서, 상기 전자 디바이스는 표면을 형성하는 전극 패턴이 공간을 통하여 상기 수지 베이스의 상부면에 접하도록 배치되는 것을 특징으로 하는 전자 부품의 조립 방법.
  17. 제16항에 있어서, 상기 전극 패턴과 상기 수지 베이스의 상부면 상의 리드부는 도전체를 통하여 서로 전기적으로 접속되는 것을 특징으로 하는 전자 부품의 조립 방법.
  18. 제17항에 있어서, 상기 도전체는 금, 땜납 및 구리로 구성된 그룹으로부터 선택된 부재인 것을 특징으로 하는 전자 부품의 조립 방법.
KR1020000063105A 1999-10-26 2000-10-26 전자 부품 및 그 조립 방법 KR20010067344A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP30453199 1999-10-26
JP1999-304531 1999-10-26
JP1999-337875 1999-11-29
JP33787599A JP2001196488A (ja) 1999-10-26 1999-11-29 電子部品装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20010067344A true KR20010067344A (ko) 2001-07-12

Family

ID=26563938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000063105A KR20010067344A (ko) 1999-10-26 2000-10-26 전자 부품 및 그 조립 방법

Country Status (4)

Country Link
US (1) US6518501B1 (ko)
EP (1) EP1096566A3 (ko)
JP (1) JP2001196488A (ko)
KR (1) KR20010067344A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021125761A1 (ko) * 2019-12-16 2021-06-24 주식회사 아모센스 반도체 패키지 및 이의 제조방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009581A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 弾性表面波装置
JP2002368028A (ja) * 2001-06-13 2002-12-20 Nec Corp 半導体パッケージ及びその製造方法
US7276394B2 (en) * 2001-09-20 2007-10-02 Eastman Kodak Company Large area flat image sensor assembly
US20030054583A1 (en) * 2001-09-20 2003-03-20 Eastman Kodak Company Method for producing an image sensor assembly
US20030137039A1 (en) * 2001-11-16 2003-07-24 Tdk Corporation Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device
JP3920172B2 (ja) 2002-08-26 2007-05-30 Ｎｅｃエレクトロニクス株式会社 蓋保持フレーム及び電子部品の封止方法
US7732914B1 (en) * 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
JP2004248243A (ja) * 2002-12-19 2004-09-02 Murata Mfg Co Ltd 電子部品およびその製造方法
JP3913700B2 (ja) * 2003-04-08 2007-05-09 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
JP2004357094A (ja) * 2003-05-30 2004-12-16 Fujitsu Media Device Kk 電子部品及びパッケージ
JP2005129735A (ja) * 2003-10-23 2005-05-19 Fujitsu Media Device Kk 電子部品
JP2006067530A (ja) * 2004-08-30 2006-03-09 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
TWI321342B (en) * 2004-11-05 2010-03-01 Altus Technology Inc An integrate circuit chip encapsulation and the method of manufacturing it
DE102004058815A1 (de) * 2004-12-07 2006-06-08 Robert Bosch Gmbh Chipmodul und Verfahren zu dessen Herstellung
JP4976703B2 (ja) * 2005-02-15 2012-07-18 住友化学株式会社 固体撮像素子収納用ケース及び固体撮像装置
JP4896010B2 (ja) * 2005-03-31 2012-03-14 スパンション エルエルシー 積層型半導体装置及びその製造方法
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
JP2007201376A (ja) * 2006-01-30 2007-08-09 Yamaha Corp 半導体装置
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
WO2007116544A1 (ja) * 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
US8441774B2 (en) * 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
WO2009081356A2 (en) * 2007-12-19 2009-07-02 Nxp B.V. Non-substrate type package with embedded power line
US20110042137A1 (en) * 2009-08-18 2011-02-24 Honeywell International Inc. Suspended lead frame electronic package
US20110102972A1 (en) 2009-11-05 2011-05-05 Samsung Elctro-Mechanics Co., Ltd. Chip-type electric double layer capacitor cell and method of manufacturing the same
WO2013164876A1 (ja) * 2012-05-01 2013-11-07 三菱電機株式会社 半導体パッケージ
JP6181777B2 (ja) * 2014-01-24 2017-08-16 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2016179753A1 (zh) * 2015-05-08 2016-11-17 方丽文 一种嵌入式电路板贴片结构及其生产方法
CN105450197A (zh) * 2016-01-09 2016-03-30 烟台晶英电子有限公司 表面贴装石英晶体谐振器及其加工工艺
US10531573B2 (en) * 2016-10-28 2020-01-07 Xfmrs, Inc. Electrical component package with reinforced molded pins
US11432407B2 (en) 2016-10-28 2022-08-30 Xfmrs, Inc. Electrical component package with reinforced molded pins
JP6418297B2 (ja) * 2017-08-29 2018-11-07 スミダコーポレーション株式会社 電子部品の製造方法
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法
JP7069222B2 (ja) * 2018-01-24 2022-05-17 京セラ株式会社 配線基板、電子装置及び電子モジュール

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3981074A (en) * 1974-08-23 1976-09-21 Nitto Electric Industrial Co., Ltd. Method for producing plastic base caps for split cavity type package semi-conductor units
JPS5615830Y2 (ko) 1975-09-12 1981-04-14
JPS5615830A (en) 1979-07-18 1981-02-16 Matsushita Electric Ind Co Ltd Cleaning device for exhaust gas
JP2600689B2 (ja) 1987-07-06 1997-04-16 ソニー株式会社 半導体装置用中空パッケージ
DE3813435A1 (de) * 1988-04-21 1989-11-02 Siemens Ag Bauelement in chip-bauweise zum befestigen auf einer schaltplatte, mit einem elektrischen oder elektronischen funktionskoerper
EP0393584B1 (en) * 1989-04-17 1994-07-13 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
ATE186795T1 (de) * 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
JP2846973B2 (ja) 1991-04-30 1999-01-13 信越半導体株式会社 接合ウェーハの接合強度測定方法
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JPH0563495A (ja) 1991-08-29 1993-03-12 Toshiba Corp 弾性表面波装置
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
JPH06188672A (ja) 1992-12-21 1994-07-08 Toshiba Corp 電子部品装置
US5596171A (en) * 1993-05-21 1997-01-21 Harris; James M. Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit
US5638253A (en) * 1994-04-28 1997-06-10 Rohm Co. Ltd. Package-type solid electrolytic capacitor
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
JPH1131751A (ja) * 1997-07-10 1999-02-02 Sony Corp 中空パッケージとその製造方法
JP3669463B2 (ja) * 1997-08-05 2005-07-06 Ｔｄｋ株式会社 樹脂封止表面実装型電子部品
JPH11163183A (ja) 1997-12-02 1999-06-18 Murata Mfg Co Ltd 電子部品
JPH11261364A (ja) 1998-03-09 1999-09-24 Murata Mfg Co Ltd 電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021125761A1 (ko) * 2019-12-16 2021-06-24 주식회사 아모센스 반도체 패키지 및 이의 제조방법
KR20210076873A (ko) * 2019-12-16 2021-06-24 주식회사 아모센스 반도체 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
EP1096566A3 (en) 2004-01-14
EP1096566A2 (en) 2001-05-02
JP2001196488A (ja) 2001-07-19
US6518501B1 (en) 2003-02-11

Similar Documents

Publication Publication Date Title
US6518501B1 (en) Electronic part and method of assembling the same
EP1458086B1 (en) Piezoelectric Oscillator
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
KR100645617B1 (ko) 압전 발진기
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
US20060197197A1 (en) Surface acoustic wave device and manufacruring method thereof
KR100287243B1 (ko) Loc구조를갖는반도체장치및그제조방법
US8022594B2 (en) Surface acoustic wave device
US10373930B2 (en) Package structure and the method to fabricate thereof
KR20030075384A (ko) 칩 패키지 및 그 제조방법
JPH0818390A (ja) 弾性表面波装置
US6876264B2 (en) Surface-mount crystal oscillator
JP3659439B2 (ja) 表面実装型電子部品
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH06188672A (ja) 電子部品装置
JPH01213018A (ja) 弾性表面波ディバイスの構造
JP3447385B2 (ja) ハイブリッドｉｃおよびその製造方法
JP2002330050A (ja) 中空樹脂モールド弾性表面波フィルタ
JP2768160B2 (ja) 半導体装置およびその製造方法
JPH10163798A (ja) 弾性表面波素子とこれを用いた電子部品
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
KR100585585B1 (ko) 반도체 패키지
JP2005317565A (ja) 半導体パッケージ
WO2004064245A1 (ja) 表面実装型圧電発振器、及び圧電振動子
JP2002084138A (ja) チップ型水晶発振器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20031001

Effective date: 20050629

Free format text: TRIAL NUMBER: 2003101003922; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20031001

Effective date: 20050629

J501 Disposition of invalidation of trial