JP3669463B2 - 樹脂封止表面実装型電子部品 - Google Patents

樹脂封止表面実装型電子部品 Download PDF

Info

Publication number
JP3669463B2
JP3669463B2 JP22302997A JP22302997A JP3669463B2 JP 3669463 B2 JP3669463 B2 JP 3669463B2 JP 22302997 A JP22302997 A JP 22302997A JP 22302997 A JP22302997 A JP 22302997A JP 3669463 B2 JP3669463 B2 JP 3669463B2
Authority
JP
Japan
Prior art keywords
resin
electronic component
layer
wiring board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22302997A
Other languages
English (en)
Other versions
JPH1155069A (ja
Inventor
真史 後藤
実雄 金沢
賢司 本田
修一郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP22302997A priority Critical patent/JP3669463B2/ja
Priority to PCT/JP1998/003457 priority patent/WO1999008320A1/ja
Priority to EP98935341A priority patent/EP1020908B1/en
Priority to DE69833943T priority patent/DE69833943D1/de
Publication of JPH1155069A publication Critical patent/JPH1155069A/ja
Priority to US09/499,299 priority patent/US6281436B1/en
Application granted granted Critical
Publication of JP3669463B2 publication Critical patent/JP3669463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、樹脂配線基板とその他の樹脂材により電子部品素子を気密封止した電子部品の気密性向上に係るものであり、特に表面弾性波素子等の圧電素子を空洞に密閉封止するのに適した樹脂封止表面実装型電子部品の封止構造に関するものである。即ち、本発明に係る樹脂封止表面実装型電子部品は、封止された空洞領域(真空乃至は気体領域)を有するものであり、単に電子部品素子と外気とを遮断する樹脂封止又は樹脂注型とは異なる技術分野である。
【0002】
【従来の技術】
一般に、機械振動を行う電子部品(例えば圧電素子、磁歪素子、その他の可動部品)を外気と遮断し電気的には外部回路と接続してその機能を活用するには、モールド、樹脂封止或いは樹脂注型と言われる封止ではなく、周囲に空間(真空乃至気体)を形成したいわゆる空洞封止が必要である。
【0003】
従来、空洞封止の方法としては、セラミックケースによる密封パッケージが主な手段で、最近においては経済性の面から樹脂材による密封方法も例えば特開平9−148477号等で提案されている。
【0004】
本出願人が実施した従来の樹脂材による密封封止構造の概略を一例として図4及び図5に示す。これらの図において、1は樹脂配線基板であり、電子部品素子5は接合部材(例えば金)6を介して樹脂配線基板1上に接合固定されている。配線基板1に形成された貫通導電孔としてのスルーホール4は配線基板1上の導体で電子部品素子5と接続されている。2は樹脂枠基板であり電子部品素子5を収納するのに必要なスペースがえぐられており、その上に樹脂蓋基板3が乗せられ、配線基板1と枠基板2、及び枠基板2と蓋基板3とは接着剤でそれぞれ接着密封される。その後、切断位置Zの所を切断して図5の個品電子部品が作られる。スルーホール4は配線基板1上の導体により、配線基板1と枠基板2と蓋基板3とで囲まれた空洞7内に収納されている電子部品素子5と接続されているから、半円筒状に切断されたスルーホール面4aを外部接続用側面電極として用いた表面実装型電子部品を構成でき、スルーホール面4aを外部回路に接続することで内部に収納されている電子部品素子5の機能を動作させることが出来る。
【0005】
図6及び図7は、図4及び図5に示した樹脂材による密封封止構造のスルーホール部分の拡大図である。スルーホール4は、樹脂配線基板1の上下面の導体10,11(例えば基板に貼り付けられたCu箔パターン)を電気的に接続する目的で、内周面にCuメッキによるCuメッキ層12を被着、形成し、その上にNiメッキ層等(図示されていない)を介して最上層にAuメッキによるAuメッキ層13を被着、形成したものである。
【0006】
Auメッキの目的は、スルーホール4内面及び配線基板1の外部接続面(図面では下側)が、当該表面実装型電子部品を使用する際にはんだ付けする面であり、長時間外気に晒されてもはんだ付け性が劣化しないよう化学的に安定な表面を形成するためである。この際、スルーホール4両側にはスルーホール内にメッキが付き易いように及び配線基板1のパターンとの接続信頼性を確保するためランドパッド10a,11aが設けられる。これらのランドパッド10a,11aは、樹脂配線基板1の上下面の導体10,11の端部に前記スルーホール4の周縁の全周を囲むように一体に形成された円環状部分として構成され、さらに上記メッキ処理によりCuメッキ層12乃至最上層のAuメッキ層13が積層形成される。
【0007】
なお、図6及び図7において、図4及び図5と同一部分には同一符号を付してある。
【0008】
【発明が解決しようとする課題】
ところで、樹脂配線基板1と樹脂枠基板2とを接着する際には、接着性を向上させる為、接着面を化学的処理により粗面化する。しかし、配線基板1上側の接着面のAuランドパット面P(ランドパッド10aの最上層にAuメッキ層13が被着された面)は化学的に安定なため粗面化はされず、接着信頼性の低い面となる。このようなAuランドパット面Pを有する配線基板1と枠基板2とを接着した場合、外気と空洞7を遮断している気密信頼性のある最少接着面距離は接着面の全幅L0よりもかなり小さなL1となる。
【0009】
上記の理由により、従来技術による空洞封止構造では、必要なL1寸法を確保するにはAuランドパット面Pの巾寸法分だけ製品寸法を大きくしなければならず、製品寸法に制約がある場合は気密信頼性が低下する等の問題点を有している。
【0010】
また、スルーホール間隔を狭くする目的で図8及び図9に示すようなランドレス・スルーホールと言われるスルーホール内メッキ法を採用することも考えられるが、基板上の配線パターン(導体)15とスルーホール16内周の導体16aとの接続面積が少ない為、その分接続の信頼性が低下する。例えば、−40℃〜85℃の熱衝撃試験によりその差違が確認され、またスルーホール16を半円筒状に切断して当該電子部品の側面電極とする場合は切断の時の機械的応力によりスルーホール内導体16aが剥離したり、外部回路とのはんだ付け時の端子強度低下となる等の問題が発生し、特にスルーホールを半円筒状に切断して当該電子部品の外部接続用側面電極とする場合は不適当である。
【0011】
本発明は、上記の点に鑑み、電子部品素子を囲む内部が空洞の封止領域を構成する樹脂配線基板と蓋部材との接着の信頼性を向上させ、ひいては気密封止の信頼性の向上を図ることのできる樹脂封止表面実装型電子部品を提供することを目的とする。
【0012】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明は、樹脂配線基板に電子部品素子を搭載し、該電子部品素子を覆うように蓋部材を前記配線基板に接着して、前記電子部品素子が収納され内部が空洞の封止領域を構成し、前記配線基板上の蓋部材接着面内に設けられた貫通導電孔又は溝にて外部回路との接続導通路となす樹脂封止表面実装型電子部品において、
前記貫通導電孔又は溝内のメッキ層はAu層を最上層としたCu層を含む2種以上の金属層で構成され、前記配線基板の上面及び下面に前記貫通導電孔又は溝の周縁と接続した導体を有しかつ該導体上に前記Cu層が形成されており、前記Au層を含む他のメッキ層は前記蓋部材接着面内の前記上面の導体上には無く前記下面側の外部回路接続パターン全域に施されていることを特徴としている。
【0014】
前記樹脂封止表面実装型電子部品において、円形の貫通導電孔を略2分割した形状であって、前記配線基板上の蓋部材接着面内に設けられた半円筒状貫通導電溝を外部接続用側面電極としてもよい。
【0015】
また、前記電子部品素子は圧電素子であってもよい。
【0016】
また、前記蓋部材は枠体と蓋板とを接着一体化した構成でもよい。
【0017】
【発明の実施の形態】
以下、本発明に係る樹脂封止表面実装型電子部品の実施の形態を図面に従って説明する。
【0018】
図1は樹脂封止表面実装型電子部品の実施の形態であって、中間部を省略した正断面図であり、図2及び図3は個品電子部品に切断する前段階のスルーホール部分の正断面図及び平面図である。
【0019】
まず、図2及び図3を用いて個品電子部品に切断する前段階のスルーホール部分の構成について説明する。これらの図において、スルーホール20は、樹脂配線基板1の上下面の導体10,11(例えば基板に貼り付けられたCu箔パターン)を電気的に接続する目的で、内周面にCuメッキによるCuメッキ層12を被着、形成し、その上にNiメッキ層等(図示されていない)を介して最上層にAuメッキによるAuメッキ層13を被着、形成したものである。但し、スルーホール4両側のランドパッド10a,11aのうち、樹脂配線基板1の上面側となるランドパッド10a及びこれと一体に連続する導体10にはCuメッキ層12のみが形成され、Niメッキ層乃至Auメッキ層13は形成しないでおき、Cu面を露出させた状態に残す。つまり、樹脂配線基板1と樹脂枠基板2との接着性を改善するため、枠基板2の接着面にはNiメッキ層乃至Auメッキ層13は形成しない。なお、樹脂配線基板1の下面側となるランドパッド11a及びこれと一体に連続する導体11(外部回路接続パターンとなる)にはスルーホール内周面と同様にCuメッキ層12の上にNiメッキ層乃至Auメッキ層13が全域にわたり被着、形成される。
【0020】
上記の如きスルーホール周辺構造を持つ樹脂配線基板1と樹脂枠基板2、及び樹脂枠基板2と樹脂蓋基板3とを接着剤でそれぞれ接着密封し、その後、切断位置Zの所を切断することで図1の如き個品の樹脂封止表面実装型電子部品が得られる。
【0021】
この場合、配線基板1と枠基板2との接着面が樹脂とCuのみで構成され、樹脂基板の接着技術(粗面化技術)により十分気密信頼性のある接着面が得られるから、電子部品素子5を気密に収納した空洞7を外気から遮断する気密信頼性のある最少接着面距離は図3のL2となり、接着面の全幅L0に近づけることができ、図7の従来例のL1よりも相当大きくできる。
【0022】
図1の樹脂封止表面実装型電子部品は、相互に気密に接着状態の樹脂枠基板2(枠体)と樹脂蓋基板3(蓋板)とで蓋部材を構成しており、樹脂配線基板1上に気密に接着されて被せられた当該蓋部材内側の空洞7に圧電素子としての表面弾性波素子等の電子部品素子5が収納固定されているものであり、図2及び図3のスルーホール20を略2分割した形状の半円筒状貫通導電溝は外部接続用側面電極21を構成し、かつ配線基板1下面の外部回路接続パターンで構成される外部接続用底面電極22への接続導通路として機能している。
【0023】
樹脂配線基板1、樹脂枠基板2及び樹脂蓋基板3の材質は例えば、BTレジン(ビスマレイミドトリアジン樹脂)であり、相互の接着はBTレジン系のプリプレグを用いて行うことができる。
【0024】
なお、その他の構成は図4乃至図7の樹脂材による密封封止構造の従来例と同様であり、同一又は相当部分に同一符号を付して説明を省略する。
【0025】
この実施の形態によれば、次の通りの効果を得ることができる。
【0026】
(1) 樹脂配線基板1上下面の導体間の接続信頼性とスルーホール内導体の付着強度を確保するため、Cuメッキ層12は上下にランドパットを設け(導体のランドパッド10a,11aの上に積層形成し)、中間層(Ni等)のメッキを含めAuメッキ層13は配線基板1の上面側の樹脂枠基板2の接着面にランドパットを設けない構造(つまり中間層及び最上層のAuメッキ層13はランドパッド10a上に積層されていない構造)としたので、配線基板1と樹脂枠基板2との接着面が樹脂とCuのみで構成され、粗面化技術により十分気密信頼性のある接着面とすることが可能となり、電子部品素子5が気密に収納された空洞7と外気との遮断距離をかなり大きくすることが可能になる。このため、気密信頼性の大幅向上が可能となる。
【0027】
(2) Cuのランドパットがスルーホール上下に設けられているので、従来通りのスルーホール内メッキ導体付着強度が得られる。ランドレス・スルーホール構造の場合に問題となる接続の信頼性の低下や外部回路とのはんだ付け時の端子強度低下は発生しない。
【0028】
なお、上記の実施の形態では、図2及び図3のスルーホール20を切断位置Zで略2分割に切断して半円筒状貫通導電溝からなる外部接続用側面電極21を形成したが、切断位置を例えば図2及び図3のZ’とすることで、スルーホール20をそのまま残して、配線基板1下面の外部回路接続パターンで構成される外部接続用底面電極22への接続導通路とすることも可能である。
【0029】
また、蓋部材は、樹脂枠基板2と樹脂蓋基板3とを相互に接着することで構成する代わりに、内側に凹部を有するように当初から形成されたキャップ状の樹脂部材であってもよい。
【0030】
本発明は上記実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であり、蓋部材が装着される配線基板の接着面中にはCuランドパットを設けるが、Ni、Auパットは設けない構造であれば、接着信頼性は確保され、スルーホール電極の強度も従来通りの強度が確保出来、発明の効果は同様である。
【0031】
【実施例】
図2及び図3においてL0:0.45mm、スルーホール直径(メッキ前):0.5mm、ランドパット径:0.8mm、樹脂配線基板1の厚み:0.5mm、基板1の上下面の導体パターン厚み:18μm、メッキ厚みは最下層Cu:約15μm、中間層Ni:約7μm、最上層Au:1μmとして樹脂封止表面実装型電子部品を試作した。比較のため、図6及び図7の従来構造においても同一寸法で樹脂封止表面実装型電子部品を試作した。但し、上記各部の寸法から図7のL1:0.05mm、図3におけるL2:0.2mmである。
【0032】
図2及び図3の実施の形態に係る構造と、従来構造の気密信頼性を比較するため吸湿リフロー試験とよばれる次の試験を行った。
1.作成したサンプルをMIL−STD−883Cに規定されているグロスリークテストにより気密検査を行い初期気密性を確認する(フロリナート液中に沈めて泡の発生を見る方法)。
2.次に、サンプルを85℃、85%RHの湿中に放置し吸湿させる。
3.吸湿させたサンプルを室温で30分放置後260℃リフロー炉に3回通過させる。
4.上記サンプルを再度上記グロスリークテストにより気密検査を行う。
5.湿中放置時間と気密不良発生率を比較する
【0033】
上記比較試験の結果は以下の表の通りであった。
Figure 0003669463
【0034】
上記表の結果の通り、従来構造と本発明の実施の形態の構造には気密信頼性に大きな差があり、本発明の効果は大きい。一般民生機器においては湿中放置24時間後のリフロー炉3回通過が合格レベルと言われている。
【0035】
【発明の効果】
以上説明したように、本発明に係る樹脂封止表面実装型電子部品によれば、樹脂配線基板と蓋部材との接着面の接着性を改善して、外気と電子部品素子が気密封止された空洞との遮断距離を増大させることが可能で、気密信頼性の向上を図ることができる。また、前記配線基板の上面及び下面に貫通導電孔又は溝の周縁と接続したCu層のパターン(ランドパット)が設けられているので、前記貫通導電孔又は溝内面のメッキ導体付着強度を十分確保することができる。
【図面の簡単な説明】
【図1】本発明に係る樹脂封止表面実装型電子部品の実施の形態を示す中間部を省略した正断面図である。
【図2】実施の形態において、スルーホールを分割する前段階のスルーホール周辺の構造を示す正断面図である。
【図3】実施の形態において、スルーホールを分割する前段階のスルーホール周辺の構造を示す平面図である。
【図4】従来の樹脂材による密封封止構造の概略を示す正断面図である。
【図5】図4の構造体を切断して得られる樹脂封止表面実装型電子部品の正断面図である。
【図6】従来の樹脂材による密封封止構造におけるスルーホール周辺の構造を示す正断面図である。
【図7】同平面図である。
【図8】従来のランドレス・スルーホール構造の基板を示す平面図である。
【図9】同正断面図である。
【符号の説明】
1 樹脂配線基板
2 樹脂枠基板
3 樹脂蓋基板
4,16,20 スルーホール
5 電子部品素子
6 接合部材
10,11 導体
12 Cuメッキ層
13 Auメッキ層
21 外部接続用側面電極
22 外部接続用底面電極

Claims (4)

  1. 樹脂配線基板に電子部品素子を搭載し、該電子部品素子を覆うように蓋部材を前記配線基板に接着して、前記電子部品素子が収納され内部が空洞の封止領域を構成し、前記配線基板上の蓋部材接着面内に設けられた貫通導電孔又は溝にて外部回路との接続導通路となす樹脂封止表面実装型電子部品において、
    前記貫通導電孔又は溝内のメッキ層はAu層を最上層としたCu層を含む2種以上の金属層で構成され、前記配線基板の上面及び下面に前記貫通導電孔又は溝の周縁と接続した導体を有しかつ該導体上に前記Cu層が形成されており、前記Au層を含む他のメッキ層は前記蓋部材接着面内の前記上面の導体上には無く前記下面側の外部回路接続パターン全域に施されていることを特徴とする樹脂封止表面実装型電子部品。
  2. 円形の貫通導電孔を略2分割した形状であって、前記配線基板上の蓋部材接着面内に設けられた半円筒状貫通導電溝を外部接続用側面電極とした請求項1記載の樹脂封止表面実装型電子部品。
  3. 前記電子部品素子は圧電素子である請求項1又は2記載の樹脂封止表面実装型電子部品。
  4. 前記蓋部材は枠体と蓋板とを接着一体化したものである請求項1,2又は3記載の樹脂封止表面実装型電子部品。
JP22302997A 1997-08-05 1997-08-05 樹脂封止表面実装型電子部品 Expired - Fee Related JP3669463B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP22302997A JP3669463B2 (ja) 1997-08-05 1997-08-05 樹脂封止表面実装型電子部品
PCT/JP1998/003457 WO1999008320A1 (fr) 1997-08-05 1998-08-04 Composants electroniques montes en surface enveloppes dans une resine
EP98935341A EP1020908B1 (en) 1997-08-05 1998-08-04 Resin-sealed surface mounting type electronic parts
DE69833943T DE69833943D1 (de) 1997-08-05 1998-08-04 Harzvergossene elektronische bauelemente vom oberflächenmontierungstyp
US09/499,299 US6281436B1 (en) 1997-08-05 2000-02-07 Encapsulated surface mounting electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22302997A JP3669463B2 (ja) 1997-08-05 1997-08-05 樹脂封止表面実装型電子部品

Publications (2)

Publication Number Publication Date
JPH1155069A JPH1155069A (ja) 1999-02-26
JP3669463B2 true JP3669463B2 (ja) 2005-07-06

Family

ID=16791736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22302997A Expired - Fee Related JP3669463B2 (ja) 1997-08-05 1997-08-05 樹脂封止表面実装型電子部品

Country Status (5)

Country Link
US (1) US6281436B1 (ja)
EP (1) EP1020908B1 (ja)
JP (1) JP3669463B2 (ja)
DE (1) DE69833943D1 (ja)
WO (1) WO1999008320A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP3376994B2 (ja) * 2000-06-27 2003-02-17 株式会社村田製作所 弾性表面波装置及びその製造方法
DE10133151B4 (de) * 2001-07-07 2004-07-29 Robert Bosch Gmbh Bauteil mit einem Gehäuse umgebenen Bauelement und Vorrichtung und Verfahren, die bei seiner Herstellung einsetzbar sind
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP3748849B2 (ja) * 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
JP3913700B2 (ja) * 2003-04-08 2007-05-09 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
JP2005033390A (ja) * 2003-07-10 2005-02-03 Citizen Watch Co Ltd 圧電デバイスとその製造方法
US7385463B2 (en) 2003-12-24 2008-06-10 Kyocera Corporation Surface acoustic wave device and electronic circuit device
JP2005286300A (ja) * 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板
WO2005086552A1 (ja) * 2004-03-03 2005-09-15 Shinko Electric Industries Co., Ltd. 回路基板の製造方法および回路基板
JP2006067530A (ja) * 2004-08-30 2006-03-09 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP2007042993A (ja) * 2005-08-05 2007-02-15 Daisho Denshi:Kk 多層基板の製造方法
JP4582352B2 (ja) * 2007-10-26 2010-11-17 Tdk株式会社 表面弾性波素子を含む高周波モジュール部品及びその集合体
KR101099501B1 (ko) * 2008-06-20 2011-12-27 주식회사 아이에스시테크놀러지 테스트 소켓, 전기적 연결장치 및 그 테스트 소켓의제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772101A (en) * 1972-05-01 1973-11-13 Ibm Landless plated-through hole photoresist making process
JPS5629389A (en) 1979-08-17 1981-03-24 Nippon Electric Co Printed board
JPS59201452A (ja) * 1983-02-18 1984-11-15 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 高密度テ−プボンデイング用デバイス封止
JPS59158588A (ja) 1983-02-28 1984-09-08 イビデン株式会社 プリント配線基板
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
JPS631383A (ja) 1986-06-18 1988-01-06 Omron Tateisi Electronics Co 圧電アクチユエ−タ
JPH0699473B2 (ja) 1986-08-21 1994-12-07 味の素株式会社 グリシル―グルタミンの製造方法
JP2636537B2 (ja) * 1991-04-08 1997-07-30 日本電気株式会社 プリント配線板の製造方法
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
JPH07106485A (ja) * 1993-09-29 1995-04-21 Citizen Watch Co Ltd 樹脂封止型ピングリッドアレイ
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
JP3365052B2 (ja) 1994-06-21 2003-01-08 日産自動車株式会社 半導体装置
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
JPH08250827A (ja) * 1995-03-08 1996-09-27 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法並びに半導体装置
JP3105437B2 (ja) * 1995-11-21 2000-10-30 沖電気工業株式会社 半導体素子パッケージ及びその製造方法
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
JP3149352B2 (ja) * 1996-02-29 2001-03-26 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 基板の導体層の形成方法
JPH10125817A (ja) * 1996-10-15 1998-05-15 Hitachi Cable Ltd 2層配線基板
JPH10150260A (ja) * 1996-11-20 1998-06-02 Sumitomo Wiring Syst Ltd プリント配線基板

Also Published As

Publication number Publication date
JPH1155069A (ja) 1999-02-26
DE69833943D1 (de) 2006-05-11
EP1020908B1 (en) 2006-03-22
US6281436B1 (en) 2001-08-28
EP1020908A1 (en) 2000-07-19
EP1020908A4 (en) 2003-08-20
WO1999008320A1 (fr) 1999-02-18

Similar Documents

Publication Publication Date Title
JP3669463B2 (ja) 樹脂封止表面実装型電子部品
KR100695255B1 (ko) 전자 부품 및 그 제조 방법
JP2001196488A (ja) 電子部品装置及びその製造方法
JP4134893B2 (ja) 電子素子パッケージ
JP3926000B2 (ja) 圧電振動子とその製造方法
JP4010293B2 (ja) 金属パッケージの製造方法
JP3748967B2 (ja) 電子部品の封止構造
JP3926002B2 (ja) 圧電振動子とその製造方法
JP3546506B2 (ja) 電子部品およびその製造方法
JPH05211256A (ja) 半導体装置
JP4471015B2 (ja) 電子素子パッケージ
JP3446695B2 (ja) 半導体装置
JP2001127576A (ja) 圧電振動子用パッケージの構造及び製造方法
JP2001284373A (ja) 電子部品
JPH04293311A (ja) 弾性表面波装置
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP2008010922A (ja) 圧電発振器
JPH0884042A (ja) パッケージ部材
JPH07161860A (ja) 半導体装置およびその製造方法
JP2003110398A (ja) 圧電デバイス
JPS63263810A (ja) 表面波装置
JP3920109B2 (ja) 高周波装置及びその製造方法
JPH0794671A (ja) 混成集積回路装置のキャップの接着構造
JPH0529145B2 (ja)
JPH0982825A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees