JP3365052B2

JP3365052B2 - 半導体装置

Info

Publication number: JP3365052B2
Application number: JP13860794A
Authority: JP
Inventors: 善則村上
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1994-06-21
Filing date: 1994-06-21
Publication date: 2003-01-08
Anticipated expiration: 2018-01-08
Also published as: JPH088417A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主に電流制御型パワー
バイポーラ素子に関するものである。

【０００２】

【従来技術】第１の従来例として縦型バイポーラトラン
ジスタについて説明する。図１６および図１７は、従来
の縦型バイポーラトランジスタの電極構造を示す図であ
り、図１７はチップ全体の電極パターンを示す平面図、
図１６は図１７の線分Ａ−Ａ'で切った断面図である。
図１６において、８１はベース電極、８２はエミッタ電
極、８３は層間絶縁膜である。また、８４はベース領域
であり、コンタクト領域８８を介してベース電極８１と
オーミックコンタクトしている。また、８５はエミッタ
領域で、エミッタ電極８２とオーミックコンタクトして
いる。また、８６は基板であるところのコレクタ領域、
８７はコレクタ領域８６とオーミックコンタクトするコ
レクタ電極である。また、図１７に示すように、通常の
縦型バイポーラトランジスタにおいては、ベース電極８
１とエミッタ電極８２Ｆとは、チップ上で互いに入り組
んだ櫛歯状の構造となっている。なお、エミッタ電極８
２Ｆは、図示のように、指のような棒状をしていること
から、エミッタ・フィンガーと呼ぶこともある。また、
８２Ｐはエミッタ・パッド領域であり、広い金属領域と
なっている。また、８２Ａは、エミッタ・フィンガー８
２Ｆからエミッタ・パッド８２Ｐへ電流を集めるための
領域であり、エミッタ・アームと呼ぶことにする。この
エミッタ・アーム８２Ａの形状は、エミッタ・パッド８
２Ｐから遠いエミッタ・フィンガー８２Ｆから順次、電
流を寄せ集めるために、必然的に図１７に示すような楔
形の形状となる。このエミッタ・アーム８２Ａ、エミッ
タ・パッド８２Ｐの下の半導体領域は、トランジスタ構
造を形成することの出来ない不活性領域である。

【０００３】次に、他の従来例として、縦型ＭＯＳトラ
ンジスタの構造を説明する。図１８は、縦型ＭＯＳトラ
ンジスタの断面図である。図１８において、９１は導電
性ポリシリコンのゲート電極、９２は金属膜からなるソ
ース電極、９３は層間絶縁膜、９４はｐ型チャネル領
域、９５はｎ型ソース領域で、ソース電極９２とオーミ
ックコンタクトしている。そしてｐ型チャネル領域９４
もｐ+型コンタクト領域９９を介してソース電極９２と
オーミックコンタクトしている。また、９６はゲート絶
縁膜、９７は基板であるｎ型ドレイン領域、９８はドレ
イン領域９７とオーミックコンタクトするドレイン電極
である。上記のように、縦型ＭＯＳトランジスタにおい
ては、図１８のように、ソース電極９２とゲート電極９
１とは二層電極構造になっており、トランジスタ構造上
の最表面は膜状のソース電極９２に覆われている。そし
てゲート電極９１は、ゲート絶縁膜９６と層間絶縁膜９
３とに被覆され、基板９７およびソース電極９２からも
絶縁されている。また、図１８には図示していないが、
ゲート電極９１は、別の領域で、ワイヤボンディング可
能なゲート・パッド上の表面にある電極と接続してい
る。このような構成の縦型ＭＯＳトランジスタの中に
は、トランジスタ領域上のソース電極の一部を、ワイヤ
ボンディングするパッド領域として利用するものがあ
る。パッド領域は、通常、活性領域以外の半導体基体の
表面に厚い酸化膜を設け、その上に金属膜領域を形成す
ることによって形成するが、このように活性領域の一部
をそのままパッド領域としてワイヤを直接にボンディン
グすることも可能である。この手法を用いると、ソース
・パッド領域を別途に設ける必要が無くなるので、チッ
プ面積を有効に活用することが出来る。

【０００４】次に、電極を構成する金属は、一般に、ア
ルミニウムもしくはその合金であり、ワイヤも同様にア
ルミニウムもしくはその合金からなる。以下、これらを
単にアルミニウムと呼ぶことにする。また、ワイヤボン
ディングは、チップ表面のパッド領域のアルミニウム膜
にアルミワイヤを押しつけ、超音波を印加しながら圧力
を加えて接着する方法が用いられる。図１８のような縦
型ＭＯＳトランジスタの構造においては、二層電極の下
層が、比較的硬い他結晶半導体で構成されているため、
ワイヤボンディング時に超音波や圧力を印加にしても層
間の絶縁は破れずに処理することが可能である。

【０００５】このようなワイヤボンディング方法を、前
記第１の従来例である縦型バイポーラトランジスタにお
いても採用すれば、チップ面積を有効に活用することが
出来る。しかし、バイポーラトランジスタにおいて実施
するには、次のような問題がある。すなわち、ＭＯＳト
ランジスタにおいては、下層の電極は導電性の多結晶半
導体が用いられている。多結晶半導体は不純物を導入し
て導電性を持たせたとしても金属ほどの導電性は得られ
ないが、ゲート電極は制御信号として「電位」を伝えれ
ばよく、電極自身の抵抗はそれほど低くなくても十分機
能するため、問題は生じない。また、多結晶半導体は比
較的硬いことから、ワイヤボンディング時の衝撃や荷重
にも破壊されることはない。しかし、バイポーラトラン
ジスタにおいては、ベース電極は活性領域の隅々まで
「ほぼ同じ電流値」を供給しなければならず、そのため
電極材料は金属のような高い導電性を有する材料である
ことが必要である。ところが、ここに問題がある。図１
９および図２０は、この問題を説明するための断面図で
ある。図１９および図２０において、５１は下層電極金
属、５２は上層電極金属、５３は層間絶縁膜であり、太
い矢印はワイヤボンディング時の荷重を示している。図
１９に示すように、二つの金属膜によってＭＯＳトラン
ジスタのような二層電極構造を形成すると、金属は比較
的柔らかいので、ワイヤボンディング時の衝撃や荷重に
よって、図２０に示すように変形を生じ、層間絶縁膜５
３が破れやすい。この対策として、衝撃に耐えうるよう
に層間絶縁膜５３を強固にするなどの方策も可能である
が、少なくとも現時点では市販品に実施されるほどの技
術は見当らない。

【０００６】

【発明が解決しようとする課題】上記のように従来の縦
型バイポーラトランジスタの電極構造においては、縦型
ＭＯＳトランジスタの電極構造のような二層構造にし
て、その上にワイヤボンディングしようとすると、電極
である金属が柔らかいために、ボンディング時の衝撃や
荷重によって下層電極が変形し、層間絶縁膜が損なわれ
てしまう、という問題があり、そのため、チップ面積を
有効に活用することが困難であった。

【０００７】本発明は、上記のような従来技術の問題を
解決するためになされたものであり、上層、下層の電極
として共に金属を用い、しかもワイヤボンディング時の
衝撃にも層間絶縁膜が損なわれることのない二層電極構
造を有する半導体装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、主電流が流れるエミッタ領域と該主電流を制御
するベース領域とを表面近傍に有するバイポーラ型半導
体チップにおいて、前記ベース領域の表面に溝を有し、
前記溝の内部に全体が埋め込まれ、かつ、前記溝の上面
もしくは上面近傍まで溝全体を充満するように設けられ
た、前記ベース領域とオーミックコンタクトするベース
電極を有し、前記ベース電極および前記半導体チップの
表面に絶縁膜を有し、前記絶縁膜の表面には、該絶縁膜
に形成されたコンタクト孔を介して前記エミッタ領域と
オーミックコンタクトする膜状のエミッタ電極を有し、
前記エミッタ電極と前記ベース電極とは前記絶縁膜を介
して少なくとも一部が重なった二層電極構造を有し、外
部と電気的に接続するワイヤを、少なくとも前記エミッ
タ電極の上からワイヤボンディングで接続するように構
成している。なお、この構成は、例えば後記図１および
図２の実施例に相当する。

【０００９】また、請求項２に記載の発明においては、
前記溝と前記ベース電極との界面の一部がショットキー
接合を形成するように構成したものである。なお、この
構成は、例えば後記図３の実施例に相当する。また、請
求項４に記載の発明においては、前記溝がストライプ状
もしくは網目状に設けられるように構成している。な
お、この構成は、例えば後記図１０または図１１の実施
例に相当する。また、請求項３に記載の発明において
は、前記溝の内面に沿って高不純物濃度の多結晶シリコ
ン領域を設け、その内部に前記ベース電極を設けたもの
である。なお、この構成は、例えば後記図６の実施例に
相当する。

【００１０】

【作用】請求項１の発明においては、半導体基体表面近
傍の電流制御用領域（例えばベース領域）で、金属電極
とオーミックコンタクトを形成すべき領域に溝を形成
し、この溝の内部にのみ制御電極用の金属（例えばベー
ス電極）を形成する。そしてその上に層間絶縁膜を設
け、その上に膜状の主電極用金属（例えばエミッタ電
極）を形成するものである。このように構成すれば、ワ
イヤボンディング時に衝撃が印加されても、それによる
荷重は溝内の制御電極用の金属には印加されない。その
ため下層の制御電極用の金属が変形することなく、した
がって層間絶縁膜が破壊されることも無くなる。

【００１１】また、上記のベース領域とベース電極と
は、必ずしも全面でオーミックコンタクトしなければな
らないものではない。したがって、請求項２に記載のよ
うに、溝とベース電極との界面の一部にショットキー接
合（例えば図３の１と１１との接合面）を形成する構造
とすることにより、設計の自由度を向上させることが出
来る。また、請求項４に記載のように、溝の形状をスト
ライプ状もしくは網目状にすることにより、ベース電極
の面積を増加させて、その抵抗値を低下させることが出
来る。また、ベース領域とベース電極とをオーミックコ
ンタクトさせるための領域（例えば図１のｐ+型領域１
１１）を溝の外側に設けるのではなく、請求項３に記載
のように、上記の領域として、高不純物濃度の多結晶シ
リコン領域（例えば図６の１Ａ）を溝の内面に沿って設
け、その中にベース電極（例えば図６の１Ｂ）を設けた
多層構造とすることにより、上記オーミックコンタクト
させるための領域の拡散深さを小さくすることが出来
る。

【００１２】

【実施例】以下、本発明を実施例に基づいて詳細に説明
する。図１および図２は、本発明の第１の実施例図であ
り、図１は断面図、図２は一部断面斜視図である。この
実施例は本発明を縦型バイポーラトランジスタに適用し
た例である。図１および図２において、１は下層電極と
なるベース電極であり、金属で構成され、ベース領域１
１の表面に形成された溝５の中に埋設されている。ま
た、２は上層電極となるエミッタ電極あり、金属で構成
されている。３は層間絶縁膜、４は半導体基体であるコ
レクタ領域、５は半導体基体の表面近傍に形成された
溝、３３は製造時にマスクとして用いた絶縁膜である。
１１１はベース領域１１とベース電極１とをオーミック
コンタクトするためのｐ+型領域である。２２はｎ+型エ
ミッタ領域であり、層間絶縁膜３に設けられたコンタク
ト孔を介してエミッタ電極２とオーミックコンタクトし
ている。また、１４はコレクタ電極である。

【００１３】また、Ｈは溝５の幅、Ｄは溝５の深さ、ｔ
は層間絶縁膜３の厚みである。

【００１４】また、図２に示すように、ベース電極１
は、図１の断面とは別の領域で、表面電極１０に接続さ
れており、ベース電極用ワイヤをボンディングするため
のパッド領域（図示せず）に接続されている。

【００１５】次に、作用を説明する。図７は、図１の構
造において、ワイヤボンディング時における荷重の状態
を示す断面図であり、前記従来技術を説明した図２０に
対応している。図７において、太い矢印は荷重の掛かり
方を示したものである。図７に示すように、本実施例の
構造においては、荷重は溝内の金属（ベース電極１）に
は印加されず、それを挾む半導体基体に分散される。そ
のため下層の金属電極が変形することがなく、したがっ
て層間絶縁膜３が破壊されることがないので、安全に活
性領域（トランジスタ形成領域）にボンディングするこ
とが可能となる。なお、図７では、ｐ+型領域１１１は
図示を省略している。

【００１６】次に、図３は、本発明の第２の実施例図で
あり、溝の周辺部の断面図を示す。図３の構造は、ベー
ス領域１１とベース電極１とをオーミックコンタクトす
るためのｐ+型領域１１１を、溝５の内面の全面には設
けず、その一部（図３では溝の底面付近）のみに設けた
ものである。この場合、ベース領域１１とベース電極１
がオーミックコンタクトするのはｐ+型領域１１１の部
分だけであり、ｐ+型領域１１１が設けられていない部
分におけるベース領域１１とベース電極１との接合面は
ショットキー接合を形成している。なお、底面以外の他
の一部分にｐ+型領域１１１を設けても勿論かまわな
い。

【００１７】次に、図４は、本発明の第３の実施例図で
あり、溝の周辺部の断面図を示す。図４の構造は、ｐ+
型領域１１１を溝５の底面にのみ設け、その他の部分に
は、絶縁体１０１を設けたものである。この場合、ベー
ス領域１１とベース電極１がオーミックコンタクトする
のは溝の底面のｐ+型領域１１１の部分だけであり、そ
の他の部分は絶縁されることになる。なお、図１の構成
においては、溝５の内面の全面にｐ+型領域１１１が設
けられており、ベース領域１１とベース電極１とは全面
でオーミックコンタクトするようになっているが、上記
図３または図４のように、その一部のみでオーミックコ
ンタクトし、他の部分は絶縁、またはショットキー接合
を形成するように構成してもよい。このようにすること
により、設計の自由度を向上させることが出来る。

【００１８】次に、図５は、本発明の第４の実施例図で
あり、溝の周辺部の断面図を示す。図５の構造は、溝５
内の金属（ベース電極１）が溝全体を埋めておらず、金
属表面が半導体基体の表面よりもやや窪んでいるもので
ある。このような構造でも前記図２の表面電極１０との
接続がとれれば何ら問題はない。

【００１９】次に、図６は、本発明の第５の実施例図で
あり、溝の周辺部の断面図を示す。図６の構造は、溝５
の内部を多層構造にしたものである。例えば、１Ａを高
不純物濃度のｐ+型多結晶シリコンとし、１Ｂをアルミ
ニウム等の金属とすれば、前記ｐ+型領域１１１の代わ
りとしてｐ+型多結晶シリコン１Ａを用いることが出来
る。このような構成にすれば、溝５の外側にｐ+型領域
１１１を設ける必要がないので、拡散深さを小さくする
ことが出来る。また、図６と同じ構成において、基板シ
リコンとアルミニウムとの間の相互拡散などの物理的相
互作用を防ぐため、１Ａをチタン、窒化チタン、珪素化
チタンなどとし、１Ｂをアルミニウムまたはアルミニウ
ム合金とすることも出来る。すなわち、一般にアルミニ
ウム等の金属をシリコン表面に堆積させる場合には、シ
リコン表面は高温に曝され、堆積させる金属に対して高
い溶解度を持つ条件となるため、基板シリコンが金属膜
中に溶出して半導体装置の性能を劣化させるおそれがあ
る。このような不具合を防ぐために、予めアルミニウム
の中に少量のシリコンを含有させた合金を用いる場合も
ある。しかし、その場合でも常温に戻ったとき、合金中
のシリコンが基板シリコン界面に析出して、コンタクト
抵抗を上昇させてしまうなどの別の不具合が発生するこ
とがある。その点、上記の構成は、どちらの不具合も生
じさせない有効な方法として一般のプレーナ技術の一部
で用いられている。なお、溝の内側にｐ+型多結晶シリ
コン膜を設け、その内側にチタン膜を設け、さらにその
内側にアルミニウム等の金属を設けた三層構造とするこ
ともできる。

【００２０】次に、図８は、本発明の第６の実施例図で
あり、溝の周辺部の断面図を示す。図８の構造は、溝の
断面形状をＶ字型にしたものである。また、図９は、本
発明の第７の実施例図であり、溝の周辺部の断面図を示
す。図９の構造は、溝の断面形状を半円形にしたもので
ある。上記図８や図９に示すように、溝の断面形状は図
１のような箱型に限らず、種々の形状でも同様の効果が
得られる。以上説明したような溝５の深さＤ、幅Ｈ、お
よびその上を被覆する層間絶縁膜３の厚さｔには、自ず
から有効な条件が存在する。最適条件は、半導体基体、
下層の電極金属１および層間絶縁膜３の機械力学的性
質、さらには上層の電極金属２の厚さなどによって決ま
る。

【００２１】次に、本発明の構造を実現する製造工程の
一実施例について説明する。図１２〜図１５は、製造工
程を示す断面図である。まず、半導体基体４の表面に、
酸化によって絶縁膜３３を形成し、溝５を形成するため
の窓を絶縁膜３３に形成する。その絶縁膜３３をマスク
として異方性エッチングによって溝５を蝕刻することに
より、図１２の形状を作る。次に、ＣＶＤ法などによっ
て基体表面に金属１を堆積させ、溝５が金属１で埋まる
ようにする（図１３）。このとき、堆積させる金属１の
膜厚は、理想的には溝５の幅の半分あればよい。図１３
には、これよりも少し多めに堆積させて溝埋めを確実に
した様子を示している。なお、金属１としては、アルミ
ニウム、チタン、タングステン、もしくはそれらの合
金、或いは金属シリサイドでもよい。また、複数の導電
材料を複合したものでもよい。次に、図１４に示すよう
に、溝５の内部にのみ金属１が残るようにエッチバック
する。次に、図１５に示すように、表面に、ＰＳＧなど
の絶縁膜３をＣＶＤ法などによって堆積する。なお、溝
の上面を平坦化するため、ＴＥＯＳ膜などを塗布しても
よい。さらにその上に上層の金属膜（図示せず）を堆積
させ、それをパターニングすることにより、図１の溝と
電極の構造を得ることが出来る。なお、ベース領域１１
とベース電極１とをオーミックコンタクトするためのｐ
+型領域１１１は、表示を省略しているが、上記ｐ+型領
域１１１を形成するには、図１２の状態において、気相
拡散もしくはイオン注入により、溝の内壁にｐ型不純物
を拡散することによって形成することが出来る。

【００２２】次に、電極配線の寸法について説明する。
バイポーラトランジスタのベース電極においては、ベー
ス電流を低抵抗で供給するために、配線抵抗を低くする
必要がある。従来のように、溝を用いない配線形成方法
において、配線抵抗を低減するために、配線の断面積を
大きくする方法としては、（１）配線の厚さを増す方法
と、（２）配線の幅を広げる方法と、がある。しかし、
それらの方法では、次のごとき問題がある。すなわち、（１）配線の厚さを増す方法では、金属膜を堆積させ
る時間が増大する、金属膜をエッチングによって整形
する時間が増大する、その長時間エッチングに耐えう
るレジストが必要となる、などの不利な点がある。（２）配線の幅を広げる方法では、チップ上でトランジ
スタとして利用できる活性領域が減少する、という問題
がある。

【００２３】その点、本発明の構成においては、幅Ｈの
溝の中に金属を埋め込むためには、原理的には、溝の深
さに関わりなく、チップ表面に厚さＨ／２の金属を均一
に堆積させる条件を用いればよい。すなわち、電極の断
面積を増やすためには、溝を深くすればよい。例えば、
４μｍ×８μｍの断面を有するベース電極を形成する場
合、従来の方法によれば、厚さ４μｍの金属膜を形成
し、それを幅８μｍに整形する。それに対して本発明の
場合には、幅４μｍの領域に深さ８μｍの溝を形成し、
最小で２μｍの金属膜をチップ表面に均一に堆積させれ
ば溝を埋めることが出来る。この場合、配線として用い
る面積は、従来の１／２になり、また、堆積させる金属
膜の厚さも１／２になる。そのため、チップ面積と製造
コストを大幅に低減することが出来る。さらに、電極配
線の抵抗値を低下させたい場合には、溝の本数を増加さ
せればよいが、その場合でも平面状の電極構造よりは電
極面積が大幅に小さくなる。

【００２４】溝の本数を増加させる場合には、例えば、
図１０または図１１に示すごとき配置を用いるのがよ
い。図１０は、本発明の第８の実施例図であり、溝パタ
ンの平面図を示す。図１０においては、複数の溝をスト
ライプ状に設けたものである。また、図１１は、本発明
の第９の実施例図であり、溝パタンの平面図を示す。図
１１においては、複数の溝を網目状に設けたものであ
る。上記のように、複数の溝を設けることにより、電極
配線の抵抗値を大幅に低減することが出来る。

【００２５】なお、これまでの説明においては、本発明
を縦型バイポーラトランジスタの表面電極に適用した場
合を例示したが、他の電流制御型デバイス、例えばサイ
リスタや表面ゲート型ＳＩＴ、或いはユニポーラ型ＪＦ
ＥＴや表面ゲート型静電誘導デバイスなどにも広く適用
することが出来る。

【００２６】

【発明の効果】以上説明したごとく、本発明において
は、ボンディング時にも溝内の電極金属には荷重が加わ
らないので、下層の電極が変形されることがなく、その
ため層間絶縁膜が損傷することがない。したがって配線
電極が柔らかい金属からなる場合であっても、活性領域
の上に直接にワイヤボンディングすることが可能になる
ので、チップ面積を有効に活用することが可能になると
いう効果が得られる。また、配線抵抗を低減する目的で
配線断面積を増加させる場合も、従来方法に比べて狭い
幅で実現できると共に、製造時に配線金属が無駄になる
量が減少するので、製造コストも低減することが出来
る、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の断面図。

【図２】本発明の第１の実施例の一部断面斜視図。

【図３】本発明の第２の実施例の断面図。

【図４】本発明の第３の実施例の断面図。

【図５】本発明の第４の実施例の断面図。

【図６】本発明の第５の実施例の断面図。

【図７】図１の構造に荷重が印加された場合の作用を説
明するための断面図。

【図８】本発明の第６の実施例の断面図。

【図９】本発明の第７の実施例の断面図。

【図１０】本発明の第８の実施例図であり、溝パタンの
平面図。

【図１１】本発明の第９の実施例図であり、溝パタンの
平面図。

【図１２】図１の構造を実現する製造工程の一部を示す
断面図。

【図１３】図１の構造を実現する製造工程の他の一部を
示す断面図。

【図１４】図１の構造を実現する製造工程の他の一部を
示す断面図。

【図１５】図１の構造を実現する製造工程の他の一部を
示す断面図。

【図１６】従来の縦型バイポーラトランジスタの電極構
造を示す図であり、図１７の線分Ａ−Ａ'で切った断面
図。

【図１７】従来の縦型バイポーラトランジスタの電極構
造を示す図であり、チップ全体の電極パターンを示す平
面図。

【図１８】従来の縦型ＭＯＳトランジスタの断面図。

【図１９】ワイヤボンディングの荷重による電極構造の
変形を説明するための断面図であり、正常状態を示す
図。

【図２０】ワイヤボンディングの荷重による電極構造の
変形を説明するための断面図であり、荷重によって変形
した状態を示す図。

【符号の説明】

１…下層電極となるベース電極１１…ベース領域２…上層電極となるエミッタ電極１４…コレクタ電極３…層間絶縁膜２２…ｎ+型エミッ
タ領域４…コレクタ領域３３…製造時にマス
クとして用いた絶縁膜５…溝１０１…絶縁体１０…表面電極１１１…ｐ+型領域

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/28 - 21/288 H01L 29/40 - 29/51 H01L 29/872

Claims

(57)【特許請求の範囲】

【請求項１】主電流が流れるエミッタ領域と該主電流を
制御するベース領域とを表面近傍に有するバイポーラ型
半導体チップにおいて、前記ベース領域の表面に溝を有し、前記溝の内部に全体が埋め込まれ、かつ、前記溝の上面
もしくは上面近傍まで溝全体を充満するように設けられ
た、前記ベース領域とオーミックコンタクトするベース
電極を有し、前記ベース電極および前記半導体チップの表面に絶縁膜
を有し、前記絶縁膜の表面には、該絶縁膜に形成されたコンタク
ト孔を介して前記エミッタ領域とオーミックコンタクト
する膜状のエミッタ電極を有し、前記エミッタ電極と前記ベース電極とは前記絶縁膜を介
して少なくとも一部が重なった二層電極構造を有し、外部と電気的に接続するワイヤを、少なくとも前記エミ
ッタ電極の上からワイヤボンディングで接続したことを
特徴とする半導体装置。
【請求項２】前記溝と前記ベース電極との界面の一部が
ショットキー接合を形成していることを特徴とする請求
項１に記載の半導体装置。
【請求項３】主電流が流れるエミッタ領域と該主電流を
制御するベース領域とを表面近傍に有するバイポーラ型
半導体チップにおいて、前記ベース領域の表面に溝を有し、前記溝の内面に沿って高不純物濃度の多結晶シリコン領
域を設け、その内部に前記ベース領域とオーミックコン
タクトするベース電極を設け、前記ベース電極および前記半導体チップの表面に絶縁膜
を有し、前記絶縁膜の表面には、該絶縁膜に形成されたコンタク
ト孔を介して前記エミッタ領域とオーミックコンタクト
する膜状のエミッタ電極を有する、ことを特徴とする半導体装置。
【請求項４】前記溝がストライプ状もしくは網目状に設
けられたことを特徴とする請求項１乃至請求項３のいず
れかに記載の半導体装置。