JPH1155069A - 樹脂封止表面実装型電子部品 - Google Patents

樹脂封止表面実装型電子部品

Info

Publication number
JPH1155069A
JPH1155069A JP9223029A JP22302997A JPH1155069A JP H1155069 A JPH1155069 A JP H1155069A JP 9223029 A JP9223029 A JP 9223029A JP 22302997 A JP22302997 A JP 22302997A JP H1155069 A JPH1155069 A JP H1155069A
Authority
JP
Japan
Prior art keywords
electronic component
resin
wiring board
layer
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9223029A
Other languages
English (en)
Other versions
JP3669463B2 (ja
Inventor
Masashi Goto
真史 後藤
Jitsuo Kanazawa
実雄 金沢
Kenji Honda
賢司 本田
Shuichiro Yamamoto
修一郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP22302997A priority Critical patent/JP3669463B2/ja
Priority to DE69833943T priority patent/DE69833943D1/de
Priority to PCT/JP1998/003457 priority patent/WO1999008320A1/ja
Priority to EP98935341A priority patent/EP1020908B1/en
Publication of JPH1155069A publication Critical patent/JPH1155069A/ja
Priority to US09/499,299 priority patent/US6281436B1/en
Application granted granted Critical
Publication of JP3669463B2 publication Critical patent/JP3669463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】 電子部品素子を囲む内部が空洞の封止領域を
構成する樹脂配線基板と蓋部材との接着の信頼性を向上
させ、気密封止の信頼性の向上を図る。 【解決手段】 樹脂配線基板１に電子部品素子５を搭載
し、電子部品素子５を覆うように蓋部材を配線基板１に
接着して、電子部品素子５が収納され内部が空洞の封止
領域を構成し、前記配線基板上の蓋部材接着面内に設け
られた貫通導電溝で側面電極２１を形成している。前記
貫通導電溝内のメッキ層はＡｕメッキ層１３を最上層と
したＣｕメッキ層１２を含む２種以上の金属層で構成さ
れ、前記配線基板１の上面及び下面に前記貫通導電溝の
周縁と接続した導体１０，１１を有するが、上側の導体
１０上には前記Ｃｕメッキ層１２のみが形成され、接着
の信頼性を向上させるためにＡｕメッキ層１３を含む他
のメッキ層は形成しないようにしている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂配線基板とそ
の他の樹脂材により電子部品素子を気密封止した電子部
品の気密性向上に係るものであり、特に表面弾性波素子
等の圧電素子を空洞に密閉封止するのに適した樹脂封止
表面実装型電子部品の封止構造に関するものである。即
ち、本発明に係る樹脂封止表面実装型電子部品は、封止
された空洞領域（真空乃至は気体領域）を有するもので
あり、単に電子部品素子と外気とを遮断する樹脂封止又
は樹脂注型とは異なる技術分野である。
【０００２】
【従来の技術】一般に、機械振動を行う電子部品（例え
ば圧電素子、磁歪素子、その他の可動部品）を外気と遮
断し電気的には外部回路と接続してその機能を活用する
には、モールド、樹脂封止或いは樹脂注型と言われる封
止ではなく、周囲に空間（真空乃至気体）を形成したい
わゆる空洞封止が必要である。
【０００３】従来、空洞封止の方法としては、セラミッ
クケースによる密封パッケージが主な手段で、最近にお
いては経済性の面から樹脂材による密封方法も例えば特
開平９−１４８４７７号等で提案されている。
【０００４】本出願人が実施した従来の樹脂材による密
封封止構造の概略を一例として図４及び図５に示す。こ
れらの図において、１は樹脂配線基板であり、電子部品
素子５は接合部材（例えば金）６を介して樹脂配線基板
１上に接合固定されている。配線基板１に形成された貫
通導電孔としてのスルーホール４は配線基板１上の導体
で電子部品素子５と接続されている。２は樹脂枠基板で
あり電子部品素子５を収納するのに必要なスペースがえ
ぐられており、その上に樹脂蓋基板３が乗せられ、配線
基板１と枠基板２、及び枠基板２と蓋基板３とは接着剤
でそれぞれ接着密封される。その後、切断位置Ｚの所を
切断して図５の個品電子部品が作られる。スルーホール
４は配線基板１上の導体により、配線基板１と枠基板２
と蓋基板３とで囲まれた空洞７内に収納されている電子
部品素子５と接続されているから、半円筒状に切断され
たスルーホール面４ａを外部接続用側面電極として用い
た表面実装型電子部品を構成でき、スルーホール面４ａ
を外部回路に接続することで内部に収納されている電子
部品素子５の機能を動作させることが出来る。
【０００５】図６及び図７は、図４及び図５に示した樹
脂材による密封封止構造のスルーホール部分の拡大図で
ある。スルーホール４は、樹脂配線基板１の上下面の導
体１０，１１（例えば基板に貼り付けられたＣｕ箔パタ
ーン）を電気的に接続する目的で、内周面にＣｕメッキ
によるＣｕメッキ層１２を被着、形成し、その上にＮｉ
メッキ層等（図示されていない）を介して最上層にＡｕ
メッキによるＡｕメッキ層１３を被着、形成したもので
ある。
【０００６】Ａｕメッキの目的は、スルーホール４内面
及び配線基板１の外部接続面（図面では下側）が、当該
表面実装型電子部品を使用する際にはんだ付けする面で
あり、長時間外気に晒されてもはんだ付け性が劣化しな
いよう化学的に安定な表面を形成するためである。この
際、スルーホール４両側にはスルーホール内にメッキが
付き易いように及び配線基板１のパターンとの接続信頼
性を確保するためランドパッド１０ａ，１１ａが設けら
れる。これらのランドパッド１０ａ，１１ａは、樹脂配
線基板１の上下面の導体１０，１１の端部に前記スルー
ホール４の周縁の全周を囲むように一体に形成された円
環状部分として構成され、さらに上記メッキ処理により
Ｃｕメッキ層１２乃至最上層のＡｕメッキ層１３が積層
形成される。
【０００７】なお、図６及び図７において、図４及び図
５と同一部分には同一符号を付してある。
【０００８】
【発明が解決しようとする課題】ところで、樹脂配線基
板１と樹脂枠基板２とを接着する際には、接着性を向上
させる為、接着面を化学的処理により粗面化する。しか
し、配線基板１上側の接着面のＡｕランドパット面Ｐ
（ランドパッド１０ａの最上層にＡｕメッキ層１３が被
着された面）は化学的に安定なため粗面化はされず、接
着信頼性の低い面となる。このようなＡｕランドパット
面Ｐを有する配線基板１と枠基板２とを接着した場合、
外気と空洞７を遮断している気密信頼性のある最少接着
面距離は接着面の全幅Ｌ０よりもかなり小さなＬ１とな
る。
【０００９】上記の理由により、従来技術による空洞封
止構造では、必要なＬ１寸法を確保するにはＡｕランド
パット面Ｐの巾寸法分だけ製品寸法を大きくしなければ
ならず、製品寸法に制約がある場合は気密信頼性が低下
する等の問題点を有している。
【００１０】また、スルーホール間隔を狭くする目的で
図８及び図９に示すようなランドレス・スルーホールと
言われるスルーホール内メッキ法を採用することも考え
られるが、基板上の配線パターン（導体）１５とスルー
ホール１６内周の導体１６ａとの接続面積が少ない為、
その分接続の信頼性が低下する。例えば、−４０℃〜８
５℃の熱衝撃試験によりその差違が確認され、またスル
ーホール１６を半円筒状に切断して当該電子部品の側面
電極とする場合は切断の時の機械的応力によりスルーホ
ール内導体１６ａが剥離したり、外部回路とのはんだ付
け時の端子強度低下となる等の問題が発生し、特にスル
ーホールを半円筒状に切断して当該電子部品の外部接続
用側面電極とする場合は不適当である。
【００１１】本発明は、上記の点に鑑み、電子部品素子
を囲む内部が空洞の封止領域を構成する樹脂配線基板と
蓋部材との接着の信頼性を向上させ、ひいては気密封止
の信頼性の向上を図ることのできる樹脂封止表面実装型
電子部品を提供することを目的とする。
【００１２】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、樹脂配線基板に電子部品素子を搭載し、
該電子部品素子を覆うように蓋部材を前記配線基板に接
着して、前記電子部品素子が収納され内部が空洞の封止
領域を構成し、前記配線基板上の蓋部材接着面内に設け
られた貫通導電孔又は溝にて外部回路との接続導通路と
なす樹脂封止表面実装型電子部品において、前記貫通導
電孔又は溝内のメッキ層はＡｕ層を最上層としたＣｕ層
を含む２種以上の金属層で構成され、前記配線基板の上
面及び下面に前記貫通導電孔又は溝の周縁と接続した導
体を有しかつ該導体上に前記Ｃｕ層が形成されており、
前記Ａｕ層を含む他のメッキ層は前記蓋部材接着面内の
前記上面の導体上には無く前記下面側の外部回路接続パ
ターン全域に施されていることを特徴としている。
【００１４】前記樹脂封止表面実装型電子部品におい
て、円形の貫通導電孔を略２分割した形状であって、前
記配線基板上の蓋部材接着面内に設けられた半円筒状貫
通導電溝を外部接続用側面電極としてもよい。
【００１５】また、前記電子部品素子は圧電素子であっ
てもよい。
【００１６】また、前記蓋部材は枠体と蓋板とを接着一
体化した構成でもよい。
【００１７】
【発明の実施の形態】以下、本発明に係る樹脂封止表面
実装型電子部品の実施の形態を図面に従って説明する。
【００１８】図１は樹脂封止表面実装型電子部品の実施
の形態であって、中間部を省略した正断面図であり、図
２及び図３は個品電子部品に切断する前段階のスルーホ
ール部分の正断面図及び平面図である。
【００１９】まず、図２及び図３を用いて個品電子部品
に切断する前段階のスルーホール部分の構成について説
明する。これらの図において、スルーホール２０は、樹
脂配線基板１の上下面の導体１０，１１（例えば基板に
貼り付けられたＣｕ箔パターン）を電気的に接続する目
的で、内周面にＣｕメッキによるＣｕメッキ層１２を被
着、形成し、その上にＮｉメッキ層等（図示されていな
い）を介して最上層にＡｕメッキによるＡｕメッキ層１
３を被着、形成したものである。但し、スルーホール４
両側のランドパッド１０ａ，１１ａのうち、樹脂配線基
板１の上面側となるランドパッド１０ａ及びこれと一体
に連続する導体１０にはＣｕメッキ層１２のみが形成さ
れ、Ｎｉメッキ層乃至Ａｕメッキ層１３は形成しないで
おき、Ｃｕ面を露出させた状態に残す。つまり、樹脂配
線基板１と樹脂枠基板２との接着性を改善するため、枠
基板２の接着面にはＮｉメッキ層乃至Ａｕメッキ層１３
は形成しない。なお、樹脂配線基板１の下面側となるラ
ンドパッド１１ａ及びこれと一体に連続する導体１１
（外部回路接続パターンとなる）にはスルーホール内周
面と同様にＣｕメッキ層１２の上にＮｉメッキ層乃至Ａ
ｕメッキ層１３が全域にわたり被着、形成される。
【００２０】上記の如きスルーホール周辺構造を持つ樹
脂配線基板１と樹脂枠基板２、及び樹脂枠基板２と樹脂
蓋基板３とを接着剤でそれぞれ接着密封し、その後、切
断位置Ｚの所を切断することで図１の如き個品の樹脂封
止表面実装型電子部品が得られる。
【００２１】この場合、配線基板１と枠基板２との接着
面が樹脂とＣｕのみで構成され、樹脂基板の接着技術
（粗面化技術）により十分気密信頼性のある接着面が得
られるから、電子部品素子５を気密に収納した空洞７を
外気から遮断する気密信頼性のある最少接着面距離は図
３のＬ２となり、接着面の全幅Ｌ０に近づけることがで
き、図７の従来例のＬ１よりも相当大きくできる。
【００２２】図１の樹脂封止表面実装型電子部品は、相
互に気密に接着状態の樹脂枠基板２（枠体）と樹脂蓋基
板３（蓋板）とで蓋部材を構成しており、樹脂配線基板
１上に気密に接着されて被せられた当該蓋部材内側の空
洞７に圧電素子としての表面弾性波素子等の電子部品素
子５が収納固定されているものであり、図２及び図３の
スルーホール２０を略２分割した形状の半円筒状貫通導
電溝は外部接続用側面電極２１を構成し、かつ配線基板
１下面の外部回路接続パターンで構成される外部接続用
底面電極２２への接続導通路として機能している。
【００２３】樹脂配線基板１、樹脂枠基板２及び樹脂蓋
基板３の材質は例えば、ＢＴレジン（ビスマレイミドト
リアジン樹脂）であり、相互の接着はＢＴレジン系のプ
リプレグを用いて行うことができる。
【００２４】なお、その他の構成は図４乃至図７の樹脂
材による密封封止構造の従来例と同様であり、同一又は
相当部分に同一符号を付して説明を省略する。
【００２５】この実施の形態によれば、次の通りの効果
を得ることができる。
【００２６】(1) 樹脂配線基板１上下面の導体間の接
続信頼性とスルーホール内導体の付着強度を確保するた
め、Ｃｕメッキ層１２は上下にランドパットを設け（導
体のランドパッド１０ａ，１１ａの上に積層形成し）、
中間層（Ｎｉ等）のメッキを含めＡｕメッキ層１３は配
線基板１の上面側の樹脂枠基板２の接着面にランドパッ
トを設けない構造（つまり中間層及び最上層のＡｕメッ
キ層１３はランドパッド１０ａ上に積層されていない構
造）としたので、配線基板１と樹脂枠基板２との接着面
が樹脂とＣｕのみで構成され、粗面化技術により十分気
密信頼性のある接着面とすることが可能となり、電子部
品素子５が気密に収納された空洞７と外気との遮断距離
をかなり大きくすることが可能になる。このため、気密
信頼性の大幅向上が可能となる。
【００２７】(2) Ｃｕのランドパットがスルーホール
上下に設けられているので、従来通りのスルーホール内
メッキ導体付着強度が得られる。ランドレス・スルーホ
ール構造の場合に問題となる接続の信頼性の低下や外部
回路とのはんだ付け時の端子強度低下は発生しない。
【００２８】なお、上記の実施の形態では、図２及び図
３のスルーホール２０を切断位置Ｚで略２分割に切断し
て半円筒状貫通導電溝からなる外部接続用側面電極２１
を形成したが、切断位置を例えば図２及び図３のＺ’と
することで、スルーホール２０をそのまま残して、配線
基板１下面の外部回路接続パターンで構成される外部接
続用底面電極２２への接続導通路とすることも可能であ
る。
【００２９】また、蓋部材は、樹脂枠基板２と樹脂蓋基
板３とを相互に接着することで構成する代わりに、内側
に凹部を有するように当初から形成されたキャップ状の
樹脂部材であってもよい。
【００３０】本発明は上記実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であり、蓋部材が装着される配線基板の接
着面中にはＣｕランドパットを設けるが、Ｎｉ、Ａｕパ
ットは設けない構造であれば、接着信頼性は確保され、
スルーホール電極の強度も従来通りの強度が確保出来、
発明の効果は同様である。
【００３１】
【実施例】図２及び図３においてＬ０：０.４５mm、ス
ルーホール直径（メッキ前）：０.５mm、ランドパット
径：０.８mm、樹脂配線基板１の厚み：０.５mm、基板１
の上下面の導体パターン厚み：１８μｍ、メッキ厚みは
最下層Ｃｕ：約１５μｍ、中間層Ｎｉ：約７μｍ、最上
層Ａｕ：１μｍとして樹脂封止表面実装型電子部品を試
作した。比較のため、図６及び図７の従来構造において
も同一寸法で樹脂封止表面実装型電子部品を試作した。
但し、上記各部の寸法から図７のＬ１：０.０５mm、図
３におけるＬ２：０.２mmである。
【００３２】図２及び図３の実施の形態に係る構造と、
従来構造の気密信頼性を比較するため吸湿リフロー試験
とよばれる次の試験を行った。 １．作成したサンプルをＭＩＬ−ＳＴＤ−８８３Ｃに規
定されているグロスリークテストにより気密検査を行い
初期気密性を確認する（フロリナート液中に沈めて泡の
発生を見る方法）。 ２．次に、サンプルを８５℃、８５％ＲＨの湿中に放置
し吸湿させる。 ３．吸湿させたサンプルを室温で３０分放置後２６０℃
リフロー炉に３回通過させる。 ４．上記サンプルを再度上記グロスリークテストにより
気密検査を行う。 ５．湿中放置時間と気密不良発生率を比較する
【００３３】上記比較試験の結果は以下の表の通りであ
った。 表 気密不良発生率 湿中放置時間 従来構造(試作1) 従来構造(試作2) 実施の形態の構造 ８時間 14/34＝４１％ 14/35＝４０％ 0/30＝０％ １８時間 18/35＝５１％ 20/23＝８７％ ２４時間 0/30＝０％ ４８時間 2/30＝７％
【００３４】上記表の結果の通り、従来構造と本発明の
実施の形態の構造には気密信頼性に大きな差があり、本
発明の効果は大きい。一般民生機器においては湿中放置
２４時間後のリフロー炉３回通過が合格レベルと言われ
ている。
【００３５】
【発明の効果】以上説明したように、本発明に係る樹脂
封止表面実装型電子部品によれば、樹脂配線基板と蓋部
材との接着面の接着性を改善して、外気と電子部品素子
が気密封止された空洞との遮断距離を増大させることが
可能で、気密信頼性の向上を図ることができる。また、
前記配線基板の上面及び下面に貫通導電孔又は溝の周縁
と接続したＣｕ層のパターン（ランドパット）が設けら
れているので、前記貫通導電孔又は溝内面のメッキ導体
付着強度を十分確保することができる。
【図面の簡単な説明】
【図１】本発明に係る樹脂封止表面実装型電子部品の実
施の形態を示す中間部を省略した正断面図である。
【図２】実施の形態において、スルーホールを分割する
前段階のスルーホール周辺の構造を示す正断面図であ
る。
【図３】実施の形態において、スルーホールを分割する
前段階のスルーホール周辺の構造を示す平面図である。
【図４】従来の樹脂材による密封封止構造の概略を示す
正断面図である。
【図５】図４の構造体を切断して得られる樹脂封止表面
実装型電子部品の正断面図である。
【図６】従来の樹脂材による密封封止構造におけるスル
ーホール周辺の構造を示す正断面図である。
【図７】同平面図である。
【図８】従来のランドレス・スルーホール構造の基板を
示す平面図である。
【図９】同正断面図である。
【符号の説明】
１ 樹脂配線基板 ２ 樹脂枠基板 ３ 樹脂蓋基板 ４，１６，２０ スルーホール ５ 電子部品素子 ６ 接合部材 １０，１１ 導体 １２ Ｃｕメッキ層 １３ Ａｕメッキ層 ２１ 外部接続用側面電極 ２２ 外部接続用底面電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 修一郎 東京都中央区日本橋一丁目13番１号ティー ディーケイ株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 樹脂配線基板に電子部品素子を搭載し、
    該電子部品素子を覆うように蓋部材を前記配線基板に接
    着して、前記電子部品素子が収納され内部が空洞の封止
    領域を構成し、前記配線基板上の蓋部材接着面内に設け
    られた貫通導電孔又は溝にて外部回路との接続導通路と
    なす樹脂封止表面実装型電子部品において、 前記貫通導電孔又は溝内のメッキ層はＡｕ層を最上層と
    したＣｕ層を含む２種以上の金属層で構成され、前記配
    線基板の上面及び下面に前記貫通導電孔又は溝の周縁と
    接続した導体を有しかつ該導体上に前記Ｃｕ層が形成さ
    れており、前記Ａｕ層を含む他のメッキ層は前記蓋部材
    接着面内の前記上面の導体上には無く前記下面側の外部
    回路接続パターン全域に施されていることを特徴とする
    樹脂封止表面実装型電子部品。
  2. 【請求項２】 円形の貫通導電孔を略２分割した形状で
    あって、前記配線基板上の蓋部材接着面内に設けられた
    半円筒状貫通導電溝を外部接続用側面電極とした請求項
    １記載の樹脂封止表面実装型電子部品。
  3. 【請求項３】 前記電子部品素子は圧電素子である請求
    項１又は２記載の樹脂封止表面実装型電子部品。
  4. 【請求項４】 前記蓋部材は枠体と蓋板とを接着一体化
    したものである請求項１，２又は３記載の樹脂封止表面
    実装型電子部品。
JP22302997A 1997-08-05 1997-08-05 樹脂封止表面実装型電子部品 Expired - Fee Related JP3669463B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP22302997A JP3669463B2 (ja) 1997-08-05 1997-08-05 樹脂封止表面実装型電子部品
DE69833943T DE69833943D1 (de) 1997-08-05 1998-08-04 Harzvergossene elektronische bauelemente vom oberflächenmontierungstyp
PCT/JP1998/003457 WO1999008320A1 (fr) 1997-08-05 1998-08-04 Composants electroniques montes en surface enveloppes dans une resine
EP98935341A EP1020908B1 (en) 1997-08-05 1998-08-04 Resin-sealed surface mounting type electronic parts
US09/499,299 US6281436B1 (en) 1997-08-05 2000-02-07 Encapsulated surface mounting electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22302997A JP3669463B2 (ja) 1997-08-05 1997-08-05 樹脂封止表面実装型電子部品

Publications (2)

Publication Number Publication Date
JPH1155069A true JPH1155069A (ja) 1999-02-26
JP3669463B2 JP3669463B2 (ja) 2005-07-06

Family

ID=16791736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22302997A Expired - Fee Related JP3669463B2 (ja) 1997-08-05 1997-08-05 樹脂封止表面実装型電子部品

Country Status (5)

Country Link
US (1) US6281436B1 (ja)
EP (1) EP1020908B1 (ja)
JP (1) JP3669463B2 (ja)
DE (1) DE69833943D1 (ja)
WO (1) WO1999008320A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1247293A1 (en) * 1999-12-10 2002-10-09 Shellcase Ltd. Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
JP2005286300A (ja) * 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板
JP2007042993A (ja) * 2005-08-05 2007-02-15 Daisho Denshi:Kk 多層基板の製造方法
JP2008072748A (ja) * 2007-10-26 2008-03-27 Tdk Corp 表面弾性波素子を含む高周波モジュール部品及びその集合体

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
JP3376994B2 (ja) * 2000-06-27 2003-02-17 株式会社村田製作所 弾性表面波装置及びその製造方法
DE10133151B4 (de) * 2001-07-07 2004-07-29 Robert Bosch Gmbh Bauteil mit einem Gehäuse umgebenen Bauelement und Vorrichtung und Verfahren, die bei seiner Herstellung einsetzbar sind
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP3748849B2 (ja) * 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
JP3913700B2 (ja) * 2003-04-08 2007-05-09 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
JP2005033390A (ja) * 2003-07-10 2005-02-03 Citizen Watch Co Ltd 圧電デバイスとその製造方法
US7385463B2 (en) 2003-12-24 2008-06-10 Kyocera Corporation Surface acoustic wave device and electronic circuit device
US7679004B2 (en) * 2004-03-03 2010-03-16 Shinko Electric Industries Co., Ltd. Circuit board manufacturing method and circuit board
JP2006067530A (ja) * 2004-08-30 2006-03-09 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
KR101099501B1 (ko) * 2008-06-20 2011-12-27 주식회사 아이에스시테크놀러지 테스트 소켓, 전기적 연결장치 및 그 테스트 소켓의제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772101A (en) * 1972-05-01 1973-11-13 Ibm Landless plated-through hole photoresist making process
JPS5629389A (en) 1979-08-17 1981-03-24 Nippon Electric Co Printed board
JPS59201452A (ja) * 1983-02-18 1984-11-15 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 高密度テ−プボンデイング用デバイス封止
JPS59158588A (ja) 1983-02-28 1984-09-08 イビデン株式会社 プリント配線基板
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
JPS631383A (ja) 1986-06-18 1988-01-06 Omron Tateisi Electronics Co 圧電アクチユエ−タ
JPH0699473B2 (ja) 1986-08-21 1994-12-07 味の素株式会社 グリシル―グルタミンの製造方法
JP2636537B2 (ja) * 1991-04-08 1997-07-30 日本電気株式会社 プリント配線板の製造方法
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
JPH07106485A (ja) * 1993-09-29 1995-04-21 Citizen Watch Co Ltd 樹脂封止型ピングリッドアレイ
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
JP3365052B2 (ja) 1994-06-21 2003-01-08 日産自動車株式会社 半導体装置
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
JPH08250827A (ja) * 1995-03-08 1996-09-27 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法並びに半導体装置
JP3105437B2 (ja) * 1995-11-21 2000-10-30 沖電気工業株式会社 半導体素子パッケージ及びその製造方法
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
JP3149352B2 (ja) * 1996-02-29 2001-03-26 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 基板の導体層の形成方法
JPH10125817A (ja) * 1996-10-15 1998-05-15 Hitachi Cable Ltd ２層配線基板
JPH10150260A (ja) * 1996-11-20 1998-06-02 Sumitomo Wiring Syst Ltd プリント配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1247293A1 (en) * 1999-12-10 2002-10-09 Shellcase Ltd. Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
US7939918B2 (en) 1999-12-10 2011-05-10 Tessera Technologies Ireland Limited Chip packages with covers
EP1247293B1 (en) * 1999-12-10 2013-06-26 Invensas Corporation Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
JP2005286300A (ja) * 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板
JP2007042993A (ja) * 2005-08-05 2007-02-15 Daisho Denshi:Kk 多層基板の製造方法
JP2008072748A (ja) * 2007-10-26 2008-03-27 Tdk Corp 表面弾性波素子を含む高周波モジュール部品及びその集合体
JP4582352B2 (ja) * 2007-10-26 2010-11-17 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品及びその集合体

Also Published As

Publication number Publication date
JP3669463B2 (ja) 2005-07-06
EP1020908A4 (en) 2003-08-20
DE69833943D1 (de) 2006-05-11
EP1020908A1 (en) 2000-07-19
EP1020908B1 (en) 2006-03-22
US6281436B1 (en) 2001-08-28
WO1999008320A1 (fr) 1999-02-18

Similar Documents

Publication Publication Date Title
KR100695255B1 (ko) 전자 부품 및 그 제조 방법
JP3669463B2 (ja) 樹脂封止表面実装型電子部品
TW521555B (en) Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
JPH0878574A (ja) 半導体装置及びその製造方法
JP2005167129A (ja) 電子素子パッケージおよび電子素子パッケージの製造方法
JP3748967B2 (ja) 電子部品の封止構造
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2002280491A (ja) 電子部品およびその製造方法
JPH05211256A (ja) 半導体装置
JP3546506B2 (ja) 電子部品およびその製造方法
JP3446695B2 (ja) 半導体装置
JP4471015B2 (ja) 電子素子パッケージ
JP2006147726A (ja) 回路モジュール体及びその製造方法
JP2008010922A (ja) 圧電発振器
JPH04293311A (ja) 弾性表面波装置
JPH10189792A (ja) 半導体パッケージ
JPH07161860A (ja) 半導体装置およびその製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JP2003110398A (ja) 圧電デバイス
JP2003309138A (ja) 半導体装置の製造方法
JPH0794671A (ja) 混成集積回路装置のキャップの接着構造
JP2877122B2 (ja) 半導体装置及びリードフレーム
KR20050003762A (ko) 적층 패키지 및 그 제조 방법
JPH1174400A (ja) Ｂｇａ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees