JPH07161860A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07161860A JPH07161860A JP31018293A JP31018293A JPH07161860A JP H07161860 A JPH07161860 A JP H07161860A JP 31018293 A JP31018293 A JP 31018293A JP 31018293 A JP31018293 A JP 31018293A JP H07161860 A JPH07161860 A JP H07161860A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- ventilation structure
- adhesive layer
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】この発明は、半導体チップと容器体との接着強
度が高まるとともにチップの特性劣化も少なくなる、気
密性に優れた半導体装置およびその製造方法を提供しよ
うとするものである。 【構成】載置部４、およびこの載置部４に対応して設け
られた通気構造体７を有するパッケ−ジ１と、熱硬化性
接着剤層８と、ＩＣチップ３と、通気構造体７を封止す
る蓋体１０とを具備する。この構成であると、通気構造
体７を設けることで、接着剤層８を通気構造体７を介し
て吸引できる。この吸引によって、接着剤層８中から、
気泡などをなくせる。このため、チップ３とパッケ−ジ
１との接着強度が向上する。また応力ダメ−ジによった
チップ３の特性劣化もなくなる。パッケ−ジ１の損傷も
少なくなる。さらに通気構造体７を封止する蓋体１０を
設けることで、装置完成後においても、その気密性を良
好に保てる。
度が高まるとともにチップの特性劣化も少なくなる、気
密性に優れた半導体装置およびその製造方法を提供しよ
うとするものである。 【構成】載置部４、およびこの載置部４に対応して設け
られた通気構造体７を有するパッケ−ジ１と、熱硬化性
接着剤層８と、ＩＣチップ３と、通気構造体７を封止す
る蓋体１０とを具備する。この構成であると、通気構造
体７を設けることで、接着剤層８を通気構造体７を介し
て吸引できる。この吸引によって、接着剤層８中から、
気泡などをなくせる。このため、チップ３とパッケ−ジ
１との接着強度が向上する。また応力ダメ−ジによった
チップ３の特性劣化もなくなる。パッケ−ジ１の損傷も
少なくなる。さらに通気構造体７を封止する蓋体１０を
設けることで、装置完成後においても、その気密性を良
好に保てる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に係わり、特にＩＣチップがパッケ−ジに収
容されている半導体装置と、その製造方法に関する。
の製造方法に係わり、特にＩＣチップがパッケ−ジに収
容されている半導体装置と、その製造方法に関する。
【０００２】
【従来の技術】現在、ディスペンス方式、スタンピング
方式などの塗布方法を用いて、パッケ−ジの半導体チッ
プ載置部に熱硬化性接着剤を塗布し、この接着剤上にチ
ップを載置した後、熱硬化性接着剤の硬化処理温度で加
熱処理を行うことで、上記載置部に、チップを固着して
いる。
方式などの塗布方法を用いて、パッケ−ジの半導体チッ
プ載置部に熱硬化性接着剤を塗布し、この接着剤上にチ
ップを載置した後、熱硬化性接着剤の硬化処理温度で加
熱処理を行うことで、上記載置部に、チップを固着して
いる。
【０００３】従来から、接着剤を載置部上に塗布した
時、あるいはチップを接着剤上に載置した時、これらの
間には空気が巻き込まれる。また、熱硬化性接着剤は、
揮発性の溶剤を含んでいる。このため、チップを載置し
た直後は、図１０に示されるような状態となっている。
時、あるいはチップを接着剤上に載置した時、これらの
間には空気が巻き込まれる。また、熱硬化性接着剤は、
揮発性の溶剤を含んでいる。このため、チップを載置し
た直後は、図１０に示されるような状態となっている。
【０００４】図１０に示すように、接着剤層１０１と載
置面１０２との間、接着剤層１０１とチップ１０３との
間、並びに接着剤層１０１中それぞれに気泡１００が形
成されている。気泡１００が含まれた状態で加熱処理を
行うと、気泡１００が膨脹する。この膨脹によって、界
面剥離が引き起こされ、チップ１０３とパッケ−ジ１０
４との接着強度が低下する。また、この膨脹によってチ
ップ１０３には、これを変形させるような力が働くの
で、応力ダメ−ジが加わる。チップ１０３に応力ダメ−
ジが加わると、チップ１０３の特性が劣化する。最悪の
場合にはチップ１０３が破壊に至る。さらにパッケ−ジ
１０４にも、これを変形させるような力が働くため、パ
ッケ−ジ１０４にクラックの発生が懸念される。パッケ
−ジ１０４にクラックが発生すれば、その気密性が劣化
する。
置面１０２との間、接着剤層１０１とチップ１０３との
間、並びに接着剤層１０１中それぞれに気泡１００が形
成されている。気泡１００が含まれた状態で加熱処理を
行うと、気泡１００が膨脹する。この膨脹によって、界
面剥離が引き起こされ、チップ１０３とパッケ−ジ１０
４との接着強度が低下する。また、この膨脹によってチ
ップ１０３には、これを変形させるような力が働くの
で、応力ダメ−ジが加わる。チップ１０３に応力ダメ−
ジが加わると、チップ１０３の特性が劣化する。最悪の
場合にはチップ１０３が破壊に至る。さらにパッケ−ジ
１０４にも、これを変形させるような力が働くため、パ
ッケ−ジ１０４にクラックの発生が懸念される。パッケ
−ジ１０４にクラックが発生すれば、その気密性が劣化
する。
【０００５】
【発明が解決しようとする課題】この発明は上記の点に
鑑み為されたもので、その目的は、半導体チップと容器
体との接着強度が高まるとともにチップの特性劣化も少
なくなる、気密性に優れた半導体装置およびその製造方
法を提供することにある。
鑑み為されたもので、その目的は、半導体チップと容器
体との接着強度が高まるとともにチップの特性劣化も少
なくなる、気密性に優れた半導体装置およびその製造方
法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係る半導体装置では、載置部、およびこ
の載置部に対応して設けられた通気体を有する容器体
と、載置部上に形成された熱硬化性の接着体と、この接
着体上に載置された半導体チップと、通気体を封止する
封止体とを具備することを特徴としている。
に、この発明に係る半導体装置では、載置部、およびこ
の載置部に対応して設けられた通気体を有する容器体
と、載置部上に形成された熱硬化性の接着体と、この接
着体上に載置された半導体チップと、通気体を封止する
封止体とを具備することを特徴としている。
【０００７】また、その製造方法では、載置部、および
この載置部に対応して設けられた通気体を有する容器体
を準備し、載置部上に熱硬化性の接着体を形成し、接着
体上に半導体チップを載置し、通気体を介して接着体を
吸引し、載置部にチップを固着させるための加熱処理を
行い、通気体を封止する封止体を形成することを特徴と
している。
この載置部に対応して設けられた通気体を有する容器体
を準備し、載置部上に熱硬化性の接着体を形成し、接着
体上に半導体チップを載置し、通気体を介して接着体を
吸引し、載置部にチップを固着させるための加熱処理を
行い、通気体を封止する封止体を形成することを特徴と
している。
【０００８】
【作用】上記構成の半導体装置およびその製造方法によ
れば、載置部に対応して通気体を設けることで、接着体
を吸引することができる。接着体を吸引することで、接
着体と載置部との間、接着体とチップとの間、並びに接
着体中に形成された気泡をなくすことができる。このた
め、チップを固着させるための加熱処理時に発生する、
気泡の膨脹という問題が解消され、チップへの応力ダメ
−ジの印加、あるいは界面剥離、あるいはパッケ−ジの
損傷などの問題を、いずれもなくすことができる。
れば、載置部に対応して通気体を設けることで、接着体
を吸引することができる。接着体を吸引することで、接
着体と載置部との間、接着体とチップとの間、並びに接
着体中に形成された気泡をなくすことができる。このた
め、チップを固着させるための加熱処理時に発生する、
気泡の膨脹という問題が解消され、チップへの応力ダメ
−ジの印加、あるいは界面剥離、あるいはパッケ−ジの
損傷などの問題を、いずれもなくすことができる。
【０００９】従って、チップと容器体との接着強度が高
まる上に、チップの特性劣化も少なくなる。さらにはパ
ッケ−ジが損傷するおそれもなくなるので、気密性も向
上する。
まる上に、チップの特性劣化も少なくなる。さらにはパ
ッケ−ジが損傷するおそれもなくなるので、気密性も向
上する。
【００１０】さらに、気密性については、通気体を封止
する封止体をさらに設けることで、通気体を介しての水
分侵入などの問題もなくすことができ、装置完成後にお
いても、その気密性を良好に保つことができる。
する封止体をさらに設けることで、通気体を介しての水
分侵入などの問題もなくすことができ、装置完成後にお
いても、その気密性を良好に保つことができる。
【００１１】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。この説明において全図にわたり共通の部分
には共通の参照符号を付すことで重複する説明を避ける
ことにする。
り説明する。この説明において全図にわたり共通の部分
には共通の参照符号を付すことで重複する説明を避ける
ことにする。
【００１２】図１は、この発明の第１の実施例に係る半
導体装置の断面図である。図１に示すように、セラミッ
ク等の絶縁物から成るパッケ−ジ１には、その内側に階
段状の窪み部分が形成されている。この窪み部分には、
配線パタ−ン形成部２、および半導体集積回路（ＩＣ）
チップ３を載置するためのチップ載置部４が設定されて
いる。パッケ−ジ１の周囲にはＩＣチップ３の外部端子
となるリ−ドピン群５が設けられている。このリ−ドピ
ン群５は、配線パタ−ン形成部２に形成された図示せぬ
配線パタ−ンと接続されている。配線パタ−ンは、ボン
ディングワイヤ６を介してチップ３と電気的に接続され
ている。
導体装置の断面図である。図１に示すように、セラミッ
ク等の絶縁物から成るパッケ−ジ１には、その内側に階
段状の窪み部分が形成されている。この窪み部分には、
配線パタ−ン形成部２、および半導体集積回路（ＩＣ）
チップ３を載置するためのチップ載置部４が設定されて
いる。パッケ−ジ１の周囲にはＩＣチップ３の外部端子
となるリ−ドピン群５が設けられている。このリ−ドピ
ン群５は、配線パタ−ン形成部２に形成された図示せぬ
配線パタ−ンと接続されている。配線パタ−ンは、ボン
ディングワイヤ６を介してチップ３と電気的に接続され
ている。
【００１３】パッケ−ジ１には、載置部４に対応した通
気構造体７が設けられている。通気構造体７は、パッケ
−ジ１中にチップ載置面からパッケ−ジ１の下面に達す
るまで形成されている。その材質はポ−ラスな絶縁物が
好ましい。図９には、この載置部４に対応した通気構造
体７を設けたパッケ−ジ１の外観が示されている。
気構造体７が設けられている。通気構造体７は、パッケ
−ジ１中にチップ載置面からパッケ−ジ１の下面に達す
るまで形成されている。その材質はポ−ラスな絶縁物が
好ましい。図９には、この載置部４に対応した通気構造
体７を設けたパッケ−ジ１の外観が示されている。
【００１４】通気構造体７のチップ載置面上には、熱硬
化性接着剤でなる接着剤層８を介してチップ３が固着さ
れている。熱硬化性接着剤には、例えばエポキシに銀を
混合したペ−ストが用いられている。通気構造体７のチ
ップ載置面とは反対側の面（以下、裏面と称す）には、
熱硬化性接着剤でなる接着剤層９により蓋体１０が固着
されている。蓋体１０は、例えば銅、あるいはアルミニ
ウムなどの金属により構成され、通気構造体７の通気性
を遮断する。また、接着剤層９には、例えばエポキシに
銀を混合したペ−ストが用いられるが、気密封止性の高
い接着剤が、より好ましい。
化性接着剤でなる接着剤層８を介してチップ３が固着さ
れている。熱硬化性接着剤には、例えばエポキシに銀を
混合したペ−ストが用いられている。通気構造体７のチ
ップ載置面とは反対側の面（以下、裏面と称す）には、
熱硬化性接着剤でなる接着剤層９により蓋体１０が固着
されている。蓋体１０は、例えば銅、あるいはアルミニ
ウムなどの金属により構成され、通気構造体７の通気性
を遮断する。また、接着剤層９には、例えばエポキシに
銀を混合したペ−ストが用いられるが、気密封止性の高
い接着剤が、より好ましい。
【００１５】パッケ−ジ１の上面には、上蓋１１がろう
材などにより固着されている。チップ３は、蓋体１０お
よび上蓋１１によってパッケ−ジ１中に気密封止されて
収容される。
材などにより固着されている。チップ３は、蓋体１０お
よび上蓋１１によってパッケ−ジ１中に気密封止されて
収容される。
【００１６】次に、図１に示す半導体装置の製造方法に
ついて説明する。図２〜図７は、この発明の第１の実施
例に係る半導体装置を、主要な工程毎に示した断面図で
ある。
ついて説明する。図２〜図７は、この発明の第１の実施
例に係る半導体装置を、主要な工程毎に示した断面図で
ある。
【００１７】まず、図２に示すように、載置部４、およ
びこの載置部４に対応して設けられた通気構造体７を有
するパッケ−ジ１を準備する。次いで、図３に示すよう
に、通気構造体７のチップ載置面上に、ディスペンス方
式、またはスタンピング方式を用いて熱硬化性接着剤を
塗布し、接着剤層８を形成する。
びこの載置部４に対応して設けられた通気構造体７を有
するパッケ−ジ１を準備する。次いで、図３に示すよう
に、通気構造体７のチップ載置面上に、ディスペンス方
式、またはスタンピング方式を用いて熱硬化性接着剤を
塗布し、接着剤層８を形成する。
【００１８】次いで、図４に示すように、チップ３を、
接着剤層８の上に載置する。次いで、図５に示すよう
に、パッケ−ジ１の下面に吸引機２０を近接させる。吸
引機２０は、真空チャンバ２１と、管２２と、押圧機構
２３とを含む。管２２は、チャンバ２１と真空ポンプ２
４とを互いに連通させる。押圧機構２３は、載置台２５
を有しており、この載置台２５上には、蓋体１０が載置
されている。
接着剤層８の上に載置する。次いで、図５に示すよう
に、パッケ−ジ１の下面に吸引機２０を近接させる。吸
引機２０は、真空チャンバ２１と、管２２と、押圧機構
２３とを含む。管２２は、チャンバ２１と真空ポンプ２
４とを互いに連通させる。押圧機構２３は、載置台２５
を有しており、この載置台２５上には、蓋体１０が載置
されている。
【００１９】次いで、図６に示すように、吸引機２０を
パッケ−ジ１の下面に当接させる。この時、吸引機２０
が有するチャンバ２１により、通気構造体７の裏面を密
閉する密閉空間が得られる。
パッケ−ジ１の下面に当接させる。この時、吸引機２０
が有するチャンバ２１により、通気構造体７の裏面を密
閉する密閉空間が得られる。
【００２０】次いで、密閉空間を、真空ポンプ２４を用
いて脱気する。この時、図６中の矢印により示されるよ
うに、接着剤層８に含まれる溶剤（揮発成分）や、接着
剤層８とチップ載置面との間、あるいは接着剤層８とチ
ップ３との間に形成された気泡は、通気構造体７を介し
て吸引され、外界へと排出される。尚、この時、図６中
の矢印により示されるように、接着剤層８の側面から
も、ある程度の気泡が排出される。
いて脱気する。この時、図６中の矢印により示されるよ
うに、接着剤層８に含まれる溶剤（揮発成分）や、接着
剤層８とチップ載置面との間、あるいは接着剤層８とチ
ップ３との間に形成された気泡は、通気構造体７を介し
て吸引され、外界へと排出される。尚、この時、図６中
の矢印により示されるように、接着剤層８の側面から
も、ある程度の気泡が排出される。
【００２１】次いで、図７に示すように、押圧機構２３
を上昇させる。このようにして、蓋体１０の表面に形成
された接着剤層９を通気構造体７の裏面に接触させる。
この接触された状態でパッケ−ジ１の全体を加熱する加
熱処理を行うと、接着剤層８および接着剤層９が硬化す
る。これにより、チップ３がパッケ−ジ１に固着される
とともに、蓋体１０が、通気構造体７を封止するように
してパッケ−ジ１に固着される。
を上昇させる。このようにして、蓋体１０の表面に形成
された接着剤層９を通気構造体７の裏面に接触させる。
この接触された状態でパッケ−ジ１の全体を加熱する加
熱処理を行うと、接着剤層８および接着剤層９が硬化す
る。これにより、チップ３がパッケ−ジ１に固着される
とともに、蓋体１０が、通気構造体７を封止するように
してパッケ−ジ１に固着される。
【００２２】次いで、吸引機２０をパッケ−ジ１の下面
から離脱させる。この後、ワイヤボンディングを行う。
さらに上蓋１１をパッケ−ジ１の上面に固定し、チップ
３をパッケ−ジ１中に気密封止する。
から離脱させる。この後、ワイヤボンディングを行う。
さらに上蓋１１をパッケ−ジ１の上面に固定し、チップ
３をパッケ−ジ１中に気密封止する。
【００２３】このような方法によって、図１に示した半
導体装置を得ることができる。次に、この発明の第２の
実施例に係る半導体装置について説明する。図８は、こ
の発明の第２の実施例に係る半導体装置の断面図であ
る。
導体装置を得ることができる。次に、この発明の第２の
実施例に係る半導体装置について説明する。図８は、こ
の発明の第２の実施例に係る半導体装置の断面図であ
る。
【００２４】第１の実施例に係る半導体装置では、通気
構造体７を気密封止するために、通気構造体７の裏面上
に蓋体１０を取り付けている。これを、図８に示すよう
に、通気構造体７中にシ−ル剤を注入することによっ
て、シ−ル層１２を通気構造体５中に設けるようにして
も良い。
構造体７を気密封止するために、通気構造体７の裏面上
に蓋体１０を取り付けている。これを、図８に示すよう
に、通気構造体７中にシ−ル剤を注入することによっ
て、シ−ル層１２を通気構造体５中に設けるようにして
も良い。
【００２５】また、他の実施例として、パッケ−ジ１の
通気構造体７を含む下面全面上、または通気構造体７の
裏面上に、例えば銅、アルミニウムなどの金属材料をメ
タライズする方法がある。このようにメタライズ加工に
よって、通気構造体７を気密封止することも可能であ
る。
通気構造体７を含む下面全面上、または通気構造体７の
裏面上に、例えば銅、アルミニウムなどの金属材料をメ
タライズする方法がある。このようにメタライズ加工に
よって、通気構造体７を気密封止することも可能であ
る。
【００２６】さらに、他の実施例として、パッケ−ジ１
の通気構造体７を含む下面全面上、または通気構造体７
の裏面上に銅をメタライズし、メタライズ層を形成す
る。そして、このメタライズ層を用いて、アルミニウム
でなる蓋体１０が半田付けされても良い。
の通気構造体７を含む下面全面上、または通気構造体７
の裏面上に銅をメタライズし、メタライズ層を形成す
る。そして、このメタライズ層を用いて、アルミニウム
でなる蓋体１０が半田付けされても良い。
【００２７】上記構成の半導体装置であると、パッケ−
ジ１の載置部４に対応して通気構造体７を設けること
で、接着剤層８を、この通気構造体７を介して吸引する
ことができる。接着剤層８が吸引された後では、接着剤
層８とチップ載置面との間、接着剤層８とチップ３との
間に形成された巻き込み空気による気泡、並びに接着剤
層８中に形成された揮発性溶剤による気泡がそれぞれ吸
引されて、外界に排出されるためになくなる。このた
め、接着剤層８を硬化させるための加熱処理時に発生す
る、気泡の膨脹という問題が解消され、チップ３への応
力ダメ−ジの印加、あるいは界面剥離、あるいはパッケ
−ジ１の損傷などの問題が、いずれも解決される。
ジ１の載置部４に対応して通気構造体７を設けること
で、接着剤層８を、この通気構造体７を介して吸引する
ことができる。接着剤層８が吸引された後では、接着剤
層８とチップ載置面との間、接着剤層８とチップ３との
間に形成された巻き込み空気による気泡、並びに接着剤
層８中に形成された揮発性溶剤による気泡がそれぞれ吸
引されて、外界に排出されるためになくなる。このた
め、接着剤層８を硬化させるための加熱処理時に発生す
る、気泡の膨脹という問題が解消され、チップ３への応
力ダメ−ジの印加、あるいは界面剥離、あるいはパッケ
−ジ１の損傷などの問題が、いずれも解決される。
【００２８】従って、チップ３とパッケ−ジ１との接着
強度、チップ３の特性、並びに気密性それぞれが高い、
高信頼性の半導体装置を得ることができる。さらに、通
気構造体７を封止する蓋体１０を、通気構造体７の裏面
に設けることによって、装置完成後においても、通気構
造体７を介しての水分侵入などの問題がなくなる。この
ため、装置完成後においても、その気密性を良好に保つ
ことができる。
強度、チップ３の特性、並びに気密性それぞれが高い、
高信頼性の半導体装置を得ることができる。さらに、通
気構造体７を封止する蓋体１０を、通気構造体７の裏面
に設けることによって、装置完成後においても、通気構
造体７を介しての水分侵入などの問題がなくなる。この
ため、装置完成後においても、その気密性を良好に保つ
ことができる。
【００２９】尚、製造方法においては、次のような変形
も可能である。上述した製造方法では、チャンバ２１を
有する吸引機２０を用いることで、通気構造体７の裏面
部分にのみ密閉空間を得て、この得られた密閉空間を脱
気することで接着剤層８を通気構造体７を介して吸引し
た。
も可能である。上述した製造方法では、チャンバ２１を
有する吸引機２０を用いることで、通気構造体７の裏面
部分にのみ密閉空間を得て、この得られた密閉空間を脱
気することで接着剤層８を通気構造体７を介して吸引し
た。
【００３０】このような方法を、パッケ−ジ１の全体
を、減圧環境下におくようにしても良い。この方法で
も、接着剤層８を通気構造体７を介して吸引できるの
で、上記製造方法と同様に気泡を外界へ排出することが
できる。
を、減圧環境下におくようにしても良い。この方法で
も、接着剤層８を通気構造体７を介して吸引できるの
で、上記製造方法と同様に気泡を外界へ排出することが
できる。
【００３１】また、上述した製造方法では、基本的に、
接着剤層８を吸引した後、チップ３、並びに蓋体１０の
固着双方を兼ねた加熱処理を行っている。このような方
法を、接着剤層８の吸引の後に加熱処理を行ってチップ
３のみを固着させる。そして、チップ３が固着された
後、通気構造体７の裏面に蓋体１０を接触させてから、
再度の加熱処理を行って蓋体１０を固着するようにして
も良い。さらにはこの再度の加熱処理を、パッケ−ジ１
の全体を加熱するのではなく、例えば蓋体１０を載置す
る載置台２５に熱源を設けておき、この熱源により、蓋
体１０のみを加熱するようにしても良い。
接着剤層８を吸引した後、チップ３、並びに蓋体１０の
固着双方を兼ねた加熱処理を行っている。このような方
法を、接着剤層８の吸引の後に加熱処理を行ってチップ
３のみを固着させる。そして、チップ３が固着された
後、通気構造体７の裏面に蓋体１０を接触させてから、
再度の加熱処理を行って蓋体１０を固着するようにして
も良い。さらにはこの再度の加熱処理を、パッケ−ジ１
の全体を加熱するのではなく、例えば蓋体１０を載置す
る載置台２５に熱源を設けておき、この熱源により、蓋
体１０のみを加熱するようにしても良い。
【００３２】また、接着剤層８を吸引した後、通気構造
体７の裏面に蓋体１０を固着させるための加熱処理を行
い、蓋体１０が固着された後、チップ３を固着させるた
めの加熱処理を行うようにしても良い。
体７の裏面に蓋体１０を固着させるための加熱処理を行
い、蓋体１０が固着された後、チップ３を固着させるた
めの加熱処理を行うようにしても良い。
【００３３】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップと容器体との接着強度が高まるととも
にチップの特性劣化も少なくなる、気密性に優れた半導
体装置およびその製造方法を提供できる。
ば、半導体チップと容器体との接着強度が高まるととも
にチップの特性劣化も少なくなる、気密性に優れた半導
体装置およびその製造方法を提供できる。
【図１】図１はこの発明の第１の実施例に係る半導体装
置の断面図。
置の断面図。
【図２】図２はこの発明の第１の実施例に係る半導体装
置の主要な製造工程における断面図。
置の主要な製造工程における断面図。
【図３】図３はこの発明の第１の実施例に係る半導体装
置の主要な製造工程における断面図。
置の主要な製造工程における断面図。
【図４】図４はこの発明の第１の実施例に係る半導体装
置の主要な製造工程における断面図。
置の主要な製造工程における断面図。
【図５】図５はこの発明の第１の実施例に係る半導体装
置の主要な製造工程における断面図。
置の主要な製造工程における断面図。
【図６】図６はこの発明の第１の実施例に係る半導体装
置の主要な製造工程における断面図。
置の主要な製造工程における断面図。
【図７】図７はこの発明の第１の実施例に係る半導体装
置の主要な製造工程における断面図。
置の主要な製造工程における断面図。
【図８】図８はこの発明の第２の実施例に係る半導体装
置の断面図。
置の断面図。
【図９】図９は図１に示すパッケ−ジの外観を示す斜視
図。
図。
【図１０】図１０は従来の技術における問題を説明する
ための図。
ための図。
１…パッケ−ジ、２…配線パタ−ン形成部、３…ＩＣチ
ップ、４…チップ載置部、５…リ−ドピン、６ボンディ
ングワイヤ、７…通気構造体、８…接着剤層、９…接着
剤層、１０…蓋体、１１…上蓋、１２…シ−ル層。
ップ、４…チップ載置部、５…リ−ドピン、６ボンディ
ングワイヤ、７…通気構造体、８…接着剤層、９…接着
剤層、１０…蓋体、１１…上蓋、１２…シ−ル層。
Claims (2)
- 【請求項１】 載置部、およびこの載置部に対応して設
けられた通気体を有する容器体と、 前記載置部上に形成された熱硬化性の接着体と、 前記接着体上に載置された半導体チップと、 前記通気体を封止する封止体とを具備することを特徴と
する半導体装置。 - 【請求項２】 載置部、およびこの載置部に対応して設
けられた通気体を有する容器体を準備する工程と、 前記載置部上に熱硬化性の接着体を形成する工程と、 前記接着体上に半導体チップを載置する工程と、 前記通気体を介して前記接着体を吸引する工程と、 前記載置部に前記チップを固着させる、加熱処理を伴っ
た固着工程と、 前記通気体を封止する封止体を形成する工程とを具備す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31018293A JPH07161860A (ja) | 1993-12-10 | 1993-12-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31018293A JPH07161860A (ja) | 1993-12-10 | 1993-12-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161860A true JPH07161860A (ja) | 1995-06-23 |
Family
ID=18002163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31018293A Pending JPH07161860A (ja) | 1993-12-10 | 1993-12-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161860A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244089B1 (ko) * | 1997-02-17 | 2000-02-01 | 마이클 디. 오브라이언 | 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조 |
| JP2009147643A (ja) * | 2007-12-13 | 2009-07-02 | Epson Toyocom Corp | 圧電デバイス及びその封止方法 |
| CN112259512A (zh) * | 2020-10-22 | 2021-01-22 | 吴俊楠 | 一种用于多芯片的封装结构 |
-
1993
- 1993-12-10 JP JP31018293A patent/JPH07161860A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244089B1 (ko) * | 1997-02-17 | 2000-02-01 | 마이클 디. 오브라이언 | 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조 |
| JP2009147643A (ja) * | 2007-12-13 | 2009-07-02 | Epson Toyocom Corp | 圧電デバイス及びその封止方法 |
| CN112259512A (zh) * | 2020-10-22 | 2021-01-22 | 吴俊楠 | 一种用于多芯片的封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518201B2 (en) | Method for encapsulating an electrical component, and surface acoustic wave device encapsulated using said method | |
| JPH0878574A (ja) | 半導体装置及びその製造方法 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPH11150225A (ja) | リードフレームベースの垂直相互接続パッケージ | |
| JP4134893B2 (ja) | 電子素子パッケージ | |
| JP3669463B2 (ja) | 樹脂封止表面実装型電子部品 | |
| JP2002334954A (ja) | 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法 | |
| JPH07161860A (ja) | 半導体装置およびその製造方法 | |
| US6404066B1 (en) | Semiconductor device and process for manufacturing the same | |
| JP3748967B2 (ja) | 電子部品の封止構造 | |
| JP3462479B2 (ja) | 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置 | |
| JP2002217523A (ja) | 電子装置の製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002076183A (ja) | 半導体素子収納用パッケージ | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| JPS5851424B2 (ja) | 半導体装置 | |
| JP2000124401A (ja) | 半導体装置 | |
| JPH0945804A (ja) | 半導体パッケージ | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP2001284506A (ja) | 半導体装置 | |
| JPH05226493A (ja) | ガラス封止型集積回路 | |
| JPS61168938A (ja) | セラミツクスパツケ−ジ及びその製造方法 | |
| JPH02177351A (ja) | 半導体装置の容器 |