JP2001284506A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001284506A JP2001284506A JP2000099069A JP2000099069A JP2001284506A JP 2001284506 A JP2001284506 A JP 2001284506A JP 2000099069 A JP2000099069 A JP 2000099069A JP 2000099069 A JP2000099069 A JP 2000099069A JP 2001284506 A JP2001284506 A JP 2001284506A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- semiconductor device
- mounting
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】樹脂基板上に設けられたマウント用導体層とＦ
ＥＴ等のパワーデバイス素子を搭載するにあたって、デ
バイス搭載用に半導体パッケージを用いることなく、搭
載時の熱により樹脂基板を劣化させず、半導体素子とマ
ウント用導体層の剥離が生じることもない半導体装置を
提供すること。 【解決手段】本願発明の半導体装置は、半導体素子の裏
面に金属板が第１のソルダで接着され、樹脂基板上に設
けられたマウント用導体層と前記金属板が第２のソルダ
で接着されていることを特徴とする。
ＥＴ等のパワーデバイス素子を搭載するにあたって、デ
バイス搭載用に半導体パッケージを用いることなく、搭
載時の熱により樹脂基板を劣化させず、半導体素子とマ
ウント用導体層の剥離が生じることもない半導体装置を
提供すること。 【解決手段】本願発明の半導体装置は、半導体素子の裏
面に金属板が第１のソルダで接着され、樹脂基板上に設
けられたマウント用導体層と前記金属板が第２のソルダ
で接着されていることを特徴とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、樹脂基板上にパ
ワーデバイス素子を搭載した半導体装置およびその製造
方法に関する。
ワーデバイス素子を搭載した半導体装置およびその製造
方法に関する。
【０００２】
【従来の技術】近年、消費電力の大きいＦＥＴ等のパワ
ーデバイス素子を絶縁性基板上に形成させた半導体装置
が多くみられるようになった（特開平０２−０４７８５
８号公報、特開平０４−００３４９８号公報、特開平０
６−３３４２８６号公報、特開平０８−００８３９５号
公報、特開平１０−０１２８１２号公報等）。以下に、
従来の樹脂基板上にパワーデバイス素子を搭載した半導
体装置について、図４から図６を参照して説明する。
ーデバイス素子を絶縁性基板上に形成させた半導体装置
が多くみられるようになった（特開平０２−０４７８５
８号公報、特開平０４−００３４９８号公報、特開平０
６−３３４２８６号公報、特開平０８−００８３９５号
公報、特開平１０−０１２８１２号公報等）。以下に、
従来の樹脂基板上にパワーデバイス素子を搭載した半導
体装置について、図４から図６を参照して説明する。
【０００３】第１の従来例を図４に示す。第１の従来例
は、ガラスセラミックス基板１７上に、ＦＥＴ等のパワ
ーデバイス素子２と、チップコンデンサ，チップ抵抗，
チップインダクタ等のチップ部品１８と、図示していな
いがマイクロストリップライン等からなる整合回路，バ
イアス回路等とで構成した電力増幅器である。 図示し
ていないが、ガラスセラミックス基板１７の上面には、
金属カバーをかぶせて、電磁界的にシールドしてある。
ガラスセラミックス基板１７は多層構造を有しており、
基板上にはパワーデバイス素子２を搭載するためのキャ
ビティ１９を設けている。パワーデバイス素子２は、キ
ャビティ１９内に設けられたマウント用導体層２０上に
ソルダを介し直接マウントされている。デバイスとマウ
ント用導体層２０間のソルダはＡｕＳｎ２１が用いられ
ている。パワーデバイス素子２とボンディング用導体層
２２はボンディングワイヤ２３で接続されている。キャ
ビティ１９内には保護用の封止樹脂１４を充填してい
る。
は、ガラスセラミックス基板１７上に、ＦＥＴ等のパワ
ーデバイス素子２と、チップコンデンサ，チップ抵抗，
チップインダクタ等のチップ部品１８と、図示していな
いがマイクロストリップライン等からなる整合回路，バ
イアス回路等とで構成した電力増幅器である。 図示し
ていないが、ガラスセラミックス基板１７の上面には、
金属カバーをかぶせて、電磁界的にシールドしてある。
ガラスセラミックス基板１７は多層構造を有しており、
基板上にはパワーデバイス素子２を搭載するためのキャ
ビティ１９を設けている。パワーデバイス素子２は、キ
ャビティ１９内に設けられたマウント用導体層２０上に
ソルダを介し直接マウントされている。デバイスとマウ
ント用導体層２０間のソルダはＡｕＳｎ２１が用いられ
ている。パワーデバイス素子２とボンディング用導体層
２２はボンディングワイヤ２３で接続されている。キャ
ビティ１９内には保護用の封止樹脂１４を充填してい
る。
【０００４】ここで、パワーデバイス素子２は約１Ｗ以
上の高出力素子を想定しているため、パワーデバイス素
子２の裏面は放熱のためにＡｕ層となっている。このた
め、ソルダとして金層との密着強度が優れているものと
して一般的にＡｕＳｎが用いられている。
上の高出力素子を想定しているため、パワーデバイス素
子２の裏面は放熱のためにＡｕ層となっている。このた
め、ソルダとして金層との密着強度が優れているものと
して一般的にＡｕＳｎが用いられている。
【０００５】第１の従来例は、基板の材質がセラミック
系材料であるため、熱ストレスや落下により基板にクラ
ックが生じ、電力増幅器に必要な信頼性を確保すること
ができないという問題がある。また、コストも高くな
る。
系材料であるため、熱ストレスや落下により基板にクラ
ックが生じ、電力増幅器に必要な信頼性を確保すること
ができないという問題がある。また、コストも高くな
る。
【０００６】第２の従来例を図５に示す。第２の従来例
は、樹脂基板２３上に、ＦＥＴ等のパワーデバイス素子
２と、チップコンデンサ，チップ抵抗，チップインダク
タ等のチップ部品２４と、図示していないがマイクロス
トリップライン等からなる整合回路，バイアス回路等と
で構成した電力増幅器である。 また、図示していない
が、樹脂基板２３の上面には、金属カバーをかぶせて、
電磁界的にシールドしてある。樹脂基板２３の材質は、
特性・価格などの面から、電力増幅器等に一般的に用い
られているガラスエポキシ樹脂である。樹脂基板２３は
多層構造を有しており、基板上にはパワーデバイス素子
２を搭載するためのキャビティ２５を設けている。パワ
ーデバイス素子２は、キャビティ２５内のマウント用導
体層２６上にソルダを介し直接マウントされている。
パワーデバイス素子２とマウント用導体層２６間のソル
ダはＡｇペースト２７を用いている。パワーデバイス素
子２とボンディング用導体層２８はボンディングワイヤ
２９で接続されている。キャビティ２５内には保護用の
封止樹脂１４を充填している。
は、樹脂基板２３上に、ＦＥＴ等のパワーデバイス素子
２と、チップコンデンサ，チップ抵抗，チップインダク
タ等のチップ部品２４と、図示していないがマイクロス
トリップライン等からなる整合回路，バイアス回路等と
で構成した電力増幅器である。 また、図示していない
が、樹脂基板２３の上面には、金属カバーをかぶせて、
電磁界的にシールドしてある。樹脂基板２３の材質は、
特性・価格などの面から、電力増幅器等に一般的に用い
られているガラスエポキシ樹脂である。樹脂基板２３は
多層構造を有しており、基板上にはパワーデバイス素子
２を搭載するためのキャビティ２５を設けている。パワ
ーデバイス素子２は、キャビティ２５内のマウント用導
体層２６上にソルダを介し直接マウントされている。
パワーデバイス素子２とマウント用導体層２６間のソル
ダはＡｇペースト２７を用いている。パワーデバイス素
子２とボンディング用導体層２８はボンディングワイヤ
２９で接続されている。キャビティ２５内には保護用の
封止樹脂１４を充填している。
【０００７】ガラスエポキシ樹脂等からなる樹脂基板２
３は、一般的にいって、約250℃以上の熱を加えると、
やわらかくなったり、変形したり、変色したりなどの劣
化が生じる。そのため、デバイスを搭載する際に約320
〜330℃の熱を必要とするＡｕＳｎを用いることはでき
ない。また、マウント用導体層２６上にパワーデバイス
素子２を搭載するためのソルダとしてハンダ（ＰｂＳ
ｎ）を用いた場合には、搭載時の温度は約180〜240℃で
あるから樹脂基板２３を劣化させることは無いが、パワ
ーデバイス素子２の裏面に放熱のために設けられたＡｕ
層とハンダとの密着強度が弱いという欠点がある。
３は、一般的にいって、約250℃以上の熱を加えると、
やわらかくなったり、変形したり、変色したりなどの劣
化が生じる。そのため、デバイスを搭載する際に約320
〜330℃の熱を必要とするＡｕＳｎを用いることはでき
ない。また、マウント用導体層２６上にパワーデバイス
素子２を搭載するためのソルダとしてハンダ（ＰｂＳ
ｎ）を用いた場合には、搭載時の温度は約180〜240℃で
あるから樹脂基板２３を劣化させることは無いが、パワ
ーデバイス素子２の裏面に放熱のために設けられたＡｕ
層とハンダとの密着強度が弱いという欠点がある。
【０００８】そこで、第２の従来例では、パワーデバイ
ス素子２を搭載する際の温度が低いソルダとして、Ａｇ
ペースト２７を用いている。しかし、Ａｇペーストは熱
ストレスに弱く、パワーデバイス素子２とマウント用導
体層２６間において剥離が発生し、電力増幅器に必要な
信頼性を確保することができないという問題がある。
ス素子２を搭載する際の温度が低いソルダとして、Ａｇ
ペースト２７を用いている。しかし、Ａｇペーストは熱
ストレスに弱く、パワーデバイス素子２とマウント用導
体層２６間において剥離が発生し、電力増幅器に必要な
信頼性を確保することができないという問題がある。
【０００９】第３の従来例を図６に示す。第３の従来例
は特願平０２−４７８５８に記載された発明に相当す
る。樹脂基板３０上に形成された銅導体３４上に半導体
パッケージ１１を搭載したものである。樹脂基板３０の
材質は、ガラスエポキシ樹脂等の樹脂である。放熱用金
属板３３の上にリードフレームのアイランド部３２がハ
ンダ等で貼り付けられ、パワーデバイス素子２はリード
フレームのリード部３１とボンディングワイヤ１０によ
り接続され、これら全体を覆いつつ放熱用金属板３３の
片面が空間に露出するようにモールドで封止してデバイ
ス搭載用半導体パッケージ１１が形成されている。そし
て、半導体パッケージ１１は、樹脂基板３０上に形成さ
れた銅導体３４と放熱用金属板３３の露出部とが接触す
るようにハンダ等を用いて基板に搭載される。
は特願平０２−４７８５８に記載された発明に相当す
る。樹脂基板３０上に形成された銅導体３４上に半導体
パッケージ１１を搭載したものである。樹脂基板３０の
材質は、ガラスエポキシ樹脂等の樹脂である。放熱用金
属板３３の上にリードフレームのアイランド部３２がハ
ンダ等で貼り付けられ、パワーデバイス素子２はリード
フレームのリード部３１とボンディングワイヤ１０によ
り接続され、これら全体を覆いつつ放熱用金属板３３の
片面が空間に露出するようにモールドで封止してデバイ
ス搭載用半導体パッケージ１１が形成されている。そし
て、半導体パッケージ１１は、樹脂基板３０上に形成さ
れた銅導体３４と放熱用金属板３３の露出部とが接触す
るようにハンダ等を用いて基板に搭載される。
【００１０】この従来のようにデバイス搭載用の半導体
パッケージ１１を用いた場合は、半導体パッケージ１１
をハンダを用いて樹脂基板上に搭載することができると
いう利点がある。
パッケージ１１を用いた場合は、半導体パッケージ１１
をハンダを用いて樹脂基板上に搭載することができると
いう利点がある。
【００１１】第３の従来例において、半導体パッケージ
１１は、リード部３１を設ける必要があり、かつ、リー
ド部とパワーデバイス素子を結ぶボンディングワイヤ１
０も内包するようにパッケージする必要があるために大
きくなる。具体例として、パワーデバイス素子２の大き
さを0.8×1.6×0.05mm3（底面の縦方向の長さ×底面の
横方向の長さ×高さ）とすると、半導体パッケージ１１
の大きさは、4.4×2.2×1.0mm3程度になる。したがっ
て、実質的な基板実装密度が下がるという欠点がある。
また、半導体パッケージ１１を設けることによる工程数
の増加などでコストが上がる。
１１は、リード部３１を設ける必要があり、かつ、リー
ド部とパワーデバイス素子を結ぶボンディングワイヤ１
０も内包するようにパッケージする必要があるために大
きくなる。具体例として、パワーデバイス素子２の大き
さを0.8×1.6×0.05mm3（底面の縦方向の長さ×底面の
横方向の長さ×高さ）とすると、半導体パッケージ１１
の大きさは、4.4×2.2×1.0mm3程度になる。したがっ
て、実質的な基板実装密度が下がるという欠点がある。
また、半導体パッケージ１１を設けることによる工程数
の増加などでコストが上がる。
【００１２】
【発明が解決しようとする課題】樹脂基板上に設けられ
たマウント用導体層にＦＥＴ等のパワーデバイス素子を
搭載するためのソルダとして、ＡｕＳｎを用いるとパワ
ーデバイス素子の裏面のＡｕ層との密着強度は高いが、
搭載時の熱により樹脂基板が劣化するという問題があっ
た。また、ソルダとしてＡｇペーストを用いると、Ａｇ
ペーストはもろいために、デバイスと樹脂基板が剥離す
るという問題があった。さらに、デバイス搭載用の半導
体パッケージを用いた場合は、ハンダを用いてマウント
用導体層上に搭載できるという利点があるが、コストが
上がり、実質的な基板実装密度が下がるという欠点があ
る。
たマウント用導体層にＦＥＴ等のパワーデバイス素子を
搭載するためのソルダとして、ＡｕＳｎを用いるとパワ
ーデバイス素子の裏面のＡｕ層との密着強度は高いが、
搭載時の熱により樹脂基板が劣化するという問題があっ
た。また、ソルダとしてＡｇペーストを用いると、Ａｇ
ペーストはもろいために、デバイスと樹脂基板が剥離す
るという問題があった。さらに、デバイス搭載用の半導
体パッケージを用いた場合は、ハンダを用いてマウント
用導体層上に搭載できるという利点があるが、コストが
上がり、実質的な基板実装密度が下がるという欠点があ
る。
【００１３】本願発明の目的は、上記問題点を除去し、
樹脂基板上に設けられたマウント用導体層にＦＥＴ等の
パワーデバイス素子を搭載するにあたって、デバイス搭
載用に半導体パッケージを用いることなく、搭載時の熱
により樹脂基板を劣化させず、半導体素子とマウント用
導体層の剥離が生じることもない半導体装置を提供する
ことにある。
樹脂基板上に設けられたマウント用導体層にＦＥＴ等の
パワーデバイス素子を搭載するにあたって、デバイス搭
載用に半導体パッケージを用いることなく、搭載時の熱
により樹脂基板を劣化させず、半導体素子とマウント用
導体層の剥離が生じることもない半導体装置を提供する
ことにある。
【００１４】
【課題を解決するための手段】本願発明の半導体装置
は、半導体素子の裏面に金属板が第１のソルダで接着さ
れ、基板上に設けられたマウント用導体層と前記金属板
が第２のソルダで接着されていることを特徴とする。
は、半導体素子の裏面に金属板が第１のソルダで接着さ
れ、基板上に設けられたマウント用導体層と前記金属板
が第２のソルダで接着されていることを特徴とする。
【００１５】前記基板は樹脂からなることが好ましい。
前記基板はガラスエポキシ樹脂からなることが好まし
い。前記半導体素子はパワーデバイス素子であることが
好ましい。前記第１のソルダを用いて接着する際の温度
は前記基板を劣化させる温度よりも高いことが好まし
い。前記第１のソルダは前記第２のソルダよりも前記半
導体素子の裏面との密着強度が高いことが好ましい。前
記半導体素子の裏面は金からなり、前記第１のソルダは
ＡｕＳｎであることが好ましい。前記第２のソルダを用
いて接着する際の温度は前記基板が軟化または変色する
温度よりも低いことが好ましい。前記第２のソルダは前
記金属板および前記マウント用導体層との接合性が強い
物質からなることが好ましい。前記第２のソルダはＰｂ
Ｓｎであることが好ましい。前記金属板および前記マウ
ント用導体層は銅または銅の合金からなることが好まし
い。前記基板の表面にキャビティが形成されていて、前
記キャビティ内に前記マウント用導体層が形成されてい
ること、または、前記基板の裏面にキャビティが形成さ
れていて、前記キャビティ内に前記マウント用導体層が
形成されていることが好ましい。前記半導体素子が搭載
された前記キャビティは保護用の樹脂で充填されている
ことが好ましい。
前記基板はガラスエポキシ樹脂からなることが好まし
い。前記半導体素子はパワーデバイス素子であることが
好ましい。前記第１のソルダを用いて接着する際の温度
は前記基板を劣化させる温度よりも高いことが好まし
い。前記第１のソルダは前記第２のソルダよりも前記半
導体素子の裏面との密着強度が高いことが好ましい。前
記半導体素子の裏面は金からなり、前記第１のソルダは
ＡｕＳｎであることが好ましい。前記第２のソルダを用
いて接着する際の温度は前記基板が軟化または変色する
温度よりも低いことが好ましい。前記第２のソルダは前
記金属板および前記マウント用導体層との接合性が強い
物質からなることが好ましい。前記第２のソルダはＰｂ
Ｓｎであることが好ましい。前記金属板および前記マウ
ント用導体層は銅または銅の合金からなることが好まし
い。前記基板の表面にキャビティが形成されていて、前
記キャビティ内に前記マウント用導体層が形成されてい
ること、または、前記基板の裏面にキャビティが形成さ
れていて、前記キャビティ内に前記マウント用導体層が
形成されていることが好ましい。前記半導体素子が搭載
された前記キャビティは保護用の樹脂で充填されている
ことが好ましい。
【００１６】本願発明の半導体装置の製造方法は、半導
体素子の裏面に金属板を第１のソルダで接着し、基板上
に設けられたマウント用導体層と前記金属板を第２のソ
ルダで接着することを特徴とする。
体素子の裏面に金属板を第１のソルダで接着し、基板上
に設けられたマウント用導体層と前記金属板を第２のソ
ルダで接着することを特徴とする。
【００１７】前記基板は樹脂からなることが好ましい。
前記基板はガラスエポキシ樹脂からなることが好まし
い。前記半導体素子はパワーデバイス素子であることが
好ましい。前記第１のソルダを用いて接着する際の温度
は前記基板を劣化させる温度よりも高いことが好まし
い。前記第１のソルダは前記第２のソルダよりも前記半
導体素子の裏面との密着強度が高いことが好ましい。前
記半導体素子の裏面は金からなり、前記第１のソルダは
ＡｕＳｎであることが好ましい。前記第２のソルダを用
いて接着する際の温度は前記基板が軟化または変色する
温度よりも低いことが好ましい。前記第２のソルダは前
記金属板および前記マウント用導体層との接合性が強い
物質からなることが好ましい。前記第２のソルダはＰｂ
Ｓｎであることが好ましい。前記金属板および前記マウ
ント用導体層は銅または銅の合金からなることが好まし
い。前記基板の表面にキャビティを形成し、前記キャビ
ティ内に前記マウント用導体層を形成する工程をさらに
含むこと、または、前記基板の裏面にキャビティを形成
し、前記キャビティ内に前記マウント用導体層を形成す
る工程をさらに含むことが好ましい。前記半導体素子を
搭載した後に前記キャビティは保護用の樹脂で充填する
工程をさらに含むことが好ましい。
前記基板はガラスエポキシ樹脂からなることが好まし
い。前記半導体素子はパワーデバイス素子であることが
好ましい。前記第１のソルダを用いて接着する際の温度
は前記基板を劣化させる温度よりも高いことが好まし
い。前記第１のソルダは前記第２のソルダよりも前記半
導体素子の裏面との密着強度が高いことが好ましい。前
記半導体素子の裏面は金からなり、前記第１のソルダは
ＡｕＳｎであることが好ましい。前記第２のソルダを用
いて接着する際の温度は前記基板が軟化または変色する
温度よりも低いことが好ましい。前記第２のソルダは前
記金属板および前記マウント用導体層との接合性が強い
物質からなることが好ましい。前記第２のソルダはＰｂ
Ｓｎであることが好ましい。前記金属板および前記マウ
ント用導体層は銅または銅の合金からなることが好まし
い。前記基板の表面にキャビティを形成し、前記キャビ
ティ内に前記マウント用導体層を形成する工程をさらに
含むこと、または、前記基板の裏面にキャビティを形成
し、前記キャビティ内に前記マウント用導体層を形成す
る工程をさらに含むことが好ましい。前記半導体素子を
搭載した後に前記キャビティは保護用の樹脂で充填する
工程をさらに含むことが好ましい。
【００１８】
【発明の実施の形態】本願発明は、パワーデバイス素子
の裏面に金属板をＡｕＳｎで接着し、ガラスエポキシ樹
脂からなる樹脂基板上に設けられたマウント用導体層と
前記金属板をハンダ（ＰｂＳｎ）で接着することを特徴
とする。
の裏面に金属板をＡｕＳｎで接着し、ガラスエポキシ樹
脂からなる樹脂基板上に設けられたマウント用導体層と
前記金属板をハンダ（ＰｂＳｎ）で接着することを特徴
とする。
【００１９】ここで、パワーデバイス素子は約１Ｗ以上
の高出力素子を想定しているため、パワーデバイス素子
の裏面は放熱のためにＡｕ層となっている。このため、
ソルダとしてＡｕ層との密着強度が優れているものとし
てＡｕＳｎを用いている。
の高出力素子を想定しているため、パワーデバイス素子
の裏面は放熱のためにＡｕ層となっている。このため、
ソルダとしてＡｕ層との密着強度が優れているものとし
てＡｕＳｎを用いている。
【００２０】ＡｕＳｎを用いてデバイスを搭載する際に
は、約320〜330℃の熱を必要とする。それに対し、ガラ
スエポキシ樹脂等からなる樹脂基板は、約250℃以上の
熱を加えると、やわらかくなったり、変形したり、変色
したりなどして劣化する。よって、樹脂基板にデバイス
を搭載する際にＡｕＳｎを用いることはできない。
は、約320〜330℃の熱を必要とする。それに対し、ガラ
スエポキシ樹脂等からなる樹脂基板は、約250℃以上の
熱を加えると、やわらかくなったり、変形したり、変色
したりなどして劣化する。よって、樹脂基板にデバイス
を搭載する際にＡｕＳｎを用いることはできない。
【００２１】そこで、本願発明は、パワーデバイス素子
の裏面に金属板をＡｕＳｎで接着し、金属板のパワーデ
バイス素子の裏面に接着した方とは逆の面と樹脂基板上
に設けられたマウント用導体層とをハンダ（ＰｂＳｎ）
を用いて接着する。ハンダ（ＰｂＳｎ）を用いる場合に
は、搭載時の温度は約180〜240℃であるから樹脂基板２
３を劣化させることは無い。
の裏面に金属板をＡｕＳｎで接着し、金属板のパワーデ
バイス素子の裏面に接着した方とは逆の面と樹脂基板上
に設けられたマウント用導体層とをハンダ（ＰｂＳｎ）
を用いて接着する。ハンダ（ＰｂＳｎ）を用いる場合に
は、搭載時の温度は約180〜240℃であるから樹脂基板２
３を劣化させることは無い。
【００２２】搭載時の温度が約240℃以下の物質として
広く用いられるものとしてＡｇペーストがある。しか
し、Ａｇペーストは熱ストレスに弱く、もろいのでハン
ダ（ＰｂＳｎ）の方が好ましい。
広く用いられるものとしてＡｇペーストがある。しか
し、Ａｇペーストは熱ストレスに弱く、もろいのでハン
ダ（ＰｂＳｎ）の方が好ましい。
【００２３】また、パワーデバイス素子とマウント用導
体層とをハンダ（ＰｂＳｎ）を用いて直接に接着する
と、ＡｕとＰｂＳｎの密着強度が弱いために、双方が剥
がれやすくなる。これに対し、本願発明ではパワーデバ
イス素子の裏面に接着した金属板とマウント用導体層と
をハンダ（ＰｂＳｎ）で接着しているため、密着強度が
強い。
体層とをハンダ（ＰｂＳｎ）を用いて直接に接着する
と、ＡｕとＰｂＳｎの密着強度が弱いために、双方が剥
がれやすくなる。これに対し、本願発明ではパワーデバ
イス素子の裏面に接着した金属板とマウント用導体層と
をハンダ（ＰｂＳｎ）で接着しているため、密着強度が
強い。
【００２４】ここで、金属板やマウント用導体層の物質
としては、熱伝導や強度の観点から、ＣｕまたはＣｕの
合金を用いる。ＣｕやＣｕの合金は、ハンダ（ＰｂＳ
ｎ）との密着強度が強く、ＡｕＳｎとの密着強度も強
い。
としては、熱伝導や強度の観点から、ＣｕまたはＣｕの
合金を用いる。ＣｕやＣｕの合金は、ハンダ（ＰｂＳ
ｎ）との密着強度が強く、ＡｕＳｎとの密着強度も強
い。
【００２５】さらに、半導体パッケージを用いていない
ので、実質的な基板実装密度を上げることができる。具
体例として、パワーデバイス素子の大きさを仮に0.8×
1.6×0.05mm3とすると、半導体パッケージの大きさは4.
4×2.2×1.0mm3程度であるが、金属板５の大きさは1.0
×1.8×0.15 mm3程度であり、パワーデバイス素子と殆
ど同じ大きさで十分である。
ので、実質的な基板実装密度を上げることができる。具
体例として、パワーデバイス素子の大きさを仮に0.8×
1.6×0.05mm3とすると、半導体パッケージの大きさは4.
4×2.2×1.0mm3程度であるが、金属板５の大きさは1.0
×1.8×0.15 mm3程度であり、パワーデバイス素子と殆
ど同じ大きさで十分である。
【００２６】上記のように本願発明により、樹脂基板上
に設けられたマウント用導体層にＦＥＴ等のパワーデバ
イス素子を搭載するにあたって、デバイス搭載用に半導
体パッケージを用いることなく、搭載時の熱により樹脂
基板を劣化させず、半導体素子とマウント用導体層の剥
離が生じることもない半導体装置を提供することができ
る。
に設けられたマウント用導体層にＦＥＴ等のパワーデバ
イス素子を搭載するにあたって、デバイス搭載用に半導
体パッケージを用いることなく、搭載時の熱により樹脂
基板を劣化させず、半導体素子とマウント用導体層の剥
離が生じることもない半導体装置を提供することができ
る。
【００２７】
【実施例】本願発明の第１の実施例を図１に示す。図１
は、樹脂基板１上に、ＦＥＴ等のパワーデバイス素子２
と、チップコンデンサ・チップ抵抗・チップインダクタ
等のチップ部品３とマイクロストリップライン等（図示
していない）で混成集積回路を形成した電力増幅器であ
る。
は、樹脂基板１上に、ＦＥＴ等のパワーデバイス素子２
と、チップコンデンサ・チップ抵抗・チップインダクタ
等のチップ部品３とマイクロストリップライン等（図示
していない）で混成集積回路を形成した電力増幅器であ
る。
【００２８】樹脂基板１の材質は、特性・価格などの面
から電力増幅器等に一般的に用いられているガラスエポ
キシ樹脂等の樹脂である。樹脂基板１は多層構造を有し
ており、樹脂基板１の上面側にパワーデバイス素子２を
搭載するためのキャビティ４を設けている。パワーデバ
イス素子２は、キャビティ４内のマウント用導体層８上
に金属板５を介してマウントされている。パワーデバイ
ス素子２と金属板５間のソルダはＡｕＳｎ６を、金属板
５とマウント用導体層８間のソルダはハンダ（ＰｂＳ
ｎ）７を用いている。パワーデバイス素子２とボンディ
ング用導体層９はボンディングワイヤ１０で接続されて
いる。キャビティ４内には保護用の封止樹脂１４が充填
され、図示していないが、樹脂基板１の上面には金属カ
バーをかぶせて電磁界的にシールドしてある。
から電力増幅器等に一般的に用いられているガラスエポ
キシ樹脂等の樹脂である。樹脂基板１は多層構造を有し
ており、樹脂基板１の上面側にパワーデバイス素子２を
搭載するためのキャビティ４を設けている。パワーデバ
イス素子２は、キャビティ４内のマウント用導体層８上
に金属板５を介してマウントされている。パワーデバイ
ス素子２と金属板５間のソルダはＡｕＳｎ６を、金属板
５とマウント用導体層８間のソルダはハンダ（ＰｂＳ
ｎ）７を用いている。パワーデバイス素子２とボンディ
ング用導体層９はボンディングワイヤ１０で接続されて
いる。キャビティ４内には保護用の封止樹脂１４が充填
され、図示していないが、樹脂基板１の上面には金属カ
バーをかぶせて電磁界的にシールドしてある。
【００２９】第１の実施例の半導体装置の製造過程は以
下のようである。ガラスエポキシ樹脂の基材に銅箔を貼
り合わせたものを何層か積層して樹脂基板１を形成す
る。その際、内層の銅箔にエッチング処理等でマウント
用導体層８やボンディング用導体層９等を形成する。そ
して、樹脂基板１をマウント用導体層８およびボンディ
ング用導体層９が露出するまで樹脂基板１の上面側から
ドリルで削ってキャビティ４を形成する。次に、パワー
デバイス素子２を金属板５にＡｕＳｎで接続する。次
に、樹脂基板１上のマウント用導体層８上に、ペースト
状のハンダを塗布する。 そして、そのハンダの上に、
さきほどの パワーデバイス素子２搭載済みの金属板５
を置き、リフロー等で加熱することにより、金属板５と
マウント用導体層８を接続する。
下のようである。ガラスエポキシ樹脂の基材に銅箔を貼
り合わせたものを何層か積層して樹脂基板１を形成す
る。その際、内層の銅箔にエッチング処理等でマウント
用導体層８やボンディング用導体層９等を形成する。そ
して、樹脂基板１をマウント用導体層８およびボンディ
ング用導体層９が露出するまで樹脂基板１の上面側から
ドリルで削ってキャビティ４を形成する。次に、パワー
デバイス素子２を金属板５にＡｕＳｎで接続する。次
に、樹脂基板１上のマウント用導体層８上に、ペースト
状のハンダを塗布する。 そして、そのハンダの上に、
さきほどの パワーデバイス素子２搭載済みの金属板５
を置き、リフロー等で加熱することにより、金属板５と
マウント用導体層８を接続する。
【００３０】上記のように密着強度が強いソルダにより
それぞれの接着をしているため、高出力動作時や、製造
工程において発生する熱ストレスによってパワーデバイ
ス素子２と金属板５間および金属板５とマウント用導体
層８間において剥離が発生しない。
それぞれの接着をしているため、高出力動作時や、製造
工程において発生する熱ストレスによってパワーデバイ
ス素子２と金属板５間および金属板５とマウント用導体
層８間において剥離が発生しない。
【００３１】また、本実施例の構成ならば、デバイス搭
載用の半導体パッケージ１１を用いなくても、樹脂基板
１上にパワーデバイス素子２をハンダで搭載することが
できる。その上、半導体パッケージ１１を用いる必要が
ないため、小型化でき、実質的に基板の実装密度が上が
る。
載用の半導体パッケージ１１を用いなくても、樹脂基板
１上にパワーデバイス素子２をハンダで搭載することが
できる。その上、半導体パッケージ１１を用いる必要が
ないため、小型化でき、実質的に基板の実装密度が上が
る。
【００３２】さらに、低コストな電力増幅器を実現する
ことができる。なぜなら、従来例では必要であったデバ
イス搭載用の半導体パッケージ１１を用いる必要がなく
なり、かつ、樹脂基板材料として、一般にセラミック系
材料より安価な樹脂材料を用いることができるからであ
る。
ことができる。なぜなら、従来例では必要であったデバ
イス搭載用の半導体パッケージ１１を用いる必要がなく
なり、かつ、樹脂基板材料として、一般にセラミック系
材料より安価な樹脂材料を用いることができるからであ
る。
【００３３】また、樹脂基板１は材質が樹脂であるから
金属などよりも熱を伝えにくくなっているため、キャビ
ティ４を設けてパワーデバイス素子２直下の樹脂基板１
の厚みを薄くしたことで放熱性がよくなっている。デバ
イス保護用にかぶせる樹脂が基板表面に対してあまり高
くならないので、金属カバーを基板に近づけることがで
き、電力増幅器の薄型化を図ることができる。
金属などよりも熱を伝えにくくなっているため、キャビ
ティ４を設けてパワーデバイス素子２直下の樹脂基板１
の厚みを薄くしたことで放熱性がよくなっている。デバ
イス保護用にかぶせる樹脂が基板表面に対してあまり高
くならないので、金属カバーを基板に近づけることがで
き、電力増幅器の薄型化を図ることができる。
【００３４】本願発明の第２の実施例を図２に示す。こ
れは、樹脂基板１２に形成されたデバイス搭載用キャビ
ティ１３を、チップコンデンサ・チップ抵抗・チップイ
ンダクタ等のチップ部品３を搭載する面と反対側の面に
形成した構造を有する電力増幅器である。キャビティ１
３内のパワーデバイス２や金属板５等の構成・効果は、
第１の実施例と同等である。
れは、樹脂基板１２に形成されたデバイス搭載用キャビ
ティ１３を、チップコンデンサ・チップ抵抗・チップイ
ンダクタ等のチップ部品３を搭載する面と反対側の面に
形成した構造を有する電力増幅器である。キャビティ１
３内のパワーデバイス２や金属板５等の構成・効果は、
第１の実施例と同等である。
【００３５】第２の実施例は、キャビティ１３を樹脂基
板１２の下面に設けたことにより、第１の実施例に比べ
て、基板表面の部品実装密度が下がるため、基板面積の
縮小を図ることができ、電力増幅器の小型化を実現でき
る。
板１２の下面に設けたことにより、第１の実施例に比べ
て、基板表面の部品実装密度が下がるため、基板面積の
縮小を図ることができ、電力増幅器の小型化を実現でき
る。
【００３６】本願発明の第３の実施例を図３に示す。第
１および第２の実施例との相違点は、樹脂基板１５にデ
バイス搭載用キャビティを設けていないことである。パ
ワーデバイス素子２や金属板５の構成は、第１および第
２の実施例と同じである。すなわち、平坦な樹脂基板表
面にマウント用導体層１６を設け、その上に、金属板５
を介してパワーデバイス素子２をマウントした構造を有
する電力増幅器である。この構成はコストの面で第１お
よび第２の実施例よりも優れている。その理由は、樹脂
基板１５上にデバイス搭載用キャビティを形成する必要
がないため、基板コストを低減することができるからで
ある。
１および第２の実施例との相違点は、樹脂基板１５にデ
バイス搭載用キャビティを設けていないことである。パ
ワーデバイス素子２や金属板５の構成は、第１および第
２の実施例と同じである。すなわち、平坦な樹脂基板表
面にマウント用導体層１６を設け、その上に、金属板５
を介してパワーデバイス素子２をマウントした構造を有
する電力増幅器である。この構成はコストの面で第１お
よび第２の実施例よりも優れている。その理由は、樹脂
基板１５上にデバイス搭載用キャビティを形成する必要
がないため、基板コストを低減することができるからで
ある。
【００３７】
【発明の効果】本願発明により、樹脂基板上に設けられ
たマウント用導体層にＦＥＴ等のパワーデバイス素子を
搭載するにあたって、デバイス搭載用に半導体パッケー
ジを用いることなく、搭載時の熱により樹脂基板を劣化
させず、半導体素子とマウント用導体層の剥離が生じる
こともない半導体装置を提供することができる。
たマウント用導体層にＦＥＴ等のパワーデバイス素子を
搭載するにあたって、デバイス搭載用に半導体パッケー
ジを用いることなく、搭載時の熱により樹脂基板を劣化
させず、半導体素子とマウント用導体層の剥離が生じる
こともない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本願発明の第１の実施例
【図２】 本願発明の第２の実施例
【図３】 本願発明の第３の実施例
【図４】 第１の従来例
【図５】 第２の従来例
【図６】 第３の従来例
１，１２，１５，３０ 樹脂基板 ２ パワーデバイス素子 ３，１８，２４ チップ部品 ４，１３，１９，２５ キャビティ ５ 金属板 ６ ＡｕＳｎ ７ ハンダ（ＰｂＳｎ） ８，１１，１６，２０，２６ マウント用導体層 ９，２２，２８ ボンディング用導体層 １０，２３，２９ ボンディングワイヤ １４ 封止樹脂 １７ ガラスセラミック基板 ２７ Ａｇペースト ３１ リードフレームのリード部 ３２ リードフレームのアイランド部 ３３ 放熱用金属板 ３４ 銅導体
Claims (28)
- 【請求項１】 半導体素子の裏面に金属板が第１のソル
ダで接着され、基板上に設けられたマウント用導体層と
前記金属板が第２のソルダで接着されていることを特徴
とする半導体装置。 - 【請求項２】 前記基板は樹脂からなることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】 前記基板はガラスエポキシ樹脂からなる
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記半導体素子はパワーデバイス素子で
あることを特徴とする請求項１から請求項３の何れか１
項に記載の半導体装置。 - 【請求項５】 前記第１のソルダを用いて接着する際の
温度は前記基板を劣化させる温度よりも高いことを特徴
とする請求項１から請求項４の何れか１項に記載の半導
体装置。 - 【請求項６】 前記第１のソルダは前記第２のソルダよ
りも前記半導体素子の裏面との密着強度が高いことを特
徴とする請求項１から請求項５の何れか１項に記載の半
導体装置。 - 【請求項７】 前記半導体素子の裏面は金からなり、前
記第１のソルダはＡｕＳｎであることを特徴とする請求
項１から請求項６の何れか１項に記載の半導体装置。 - 【請求項８】 前記第２のソルダを用いて接着する際の
温度は前記基板が軟化または変色する温度よりも低いこ
とを特徴とする請求項１から請求項７の何れか１項に記
載の半導体装置。 - 【請求項９】 前記第２のソルダは前記金属板および前
記マウント用導体層との接合性が強い物質からなること
を特徴とする請求項１から請求項８の何れか１項に記載
の半導体装置。 - 【請求項１０】 前記第２のソルダはＰｂＳｎであるこ
とを特徴とする請求項１から請求項９の何れか１項に記
載の半導体装置。 - 【請求項１１】 前記金属板および前記マウント用導体
層は銅または銅の合金からなることを特徴とする請求項
１から請求項１０の何れか１項に記載の半導体装置。 - 【請求項１２】 前記基板の表面にキャビティが形成さ
れていて、前記キャビティ内に前記マウント用導体層が
形成されていることを特徴とする請求項１から請求項１
１の何れか１項に記載の半導体装置。 - 【請求項１３】 前記基板の裏面にキャビティが形成さ
れていて、前記キャビティ内に前記マウント用導体層が
形成されていることを特徴とする請求項１から請求項１
１の何れか１項に記載の半導体装置。 - 【請求項１４】 前記半導体素子が搭載された前記キャ
ビティは保護用の樹脂で充填されていることを特徴とす
る請求項１２または請求項１３に記載の半導体装置の製
造方法。 - 【請求項１５】 半導体素子の裏面に金属板を第１のソ
ルダで接着し、基板上に設けられたマウント用導体層と
前記金属板を第２のソルダで接着することを特徴とする
半導体装置の製造方法。 - 【請求項１６】 前記基板が樹脂からなることを特徴と
する請求項１５に記載の半導体装置の製造方法。 - 【請求項１７】 前記基板がガラスエポキシ樹脂からな
ることを特徴とする請求項１５に記載の半導体装置の製
造方法。 - 【請求項１８】 前記半導体素子はパワーデバイス素子
であることを特徴とする請求項１５から請求項１７の何
れか１項に記載の半導体装置の製造方法。 - 【請求項１９】 前記第１のソルダを用いて接着する際
の温度は前記基板を劣化させる温度よりも高いことを特
徴とする請求項１５から請求項１８の何れか１項に記載
の半導体装置の製造方法。 - 【請求項２０】 前記第１のソルダは前記第２のソルダ
よりも前記半導体素子の裏面との密着強度が高いことを
特徴とする請求項１５から請求項１９の何れか１項に記
載の半導体装置の製造方法。 - 【請求項２１】 前記半導体素子の裏面は金からなり、
前記第１のソルダはＡｕＳｎであることを特徴とする請
求項１５から請求項２０の何れか１項に記載の半導体装
置の製造方法。 - 【請求項２２】 前記第２のソルダを用いて接着する際
の温度は前記基板が劣化する温度よりも低いことを特徴
とする請求項１５から請求項２１の何れか１項に記載の
半導体装置の製造方法。 - 【請求項２３】 前記第２のソルダは前記金属板および
前記マウント用導体層との接合性が強い物質からなるこ
とを特徴とする請求項１５から請求項２２の何れか１項
に記載の半導体装置の製造方法。 - 【請求項２４】 前記第２のソルダはＰｂＳｎであるこ
とを特徴とする請求項１５から請求項２３の何れか１項
に記載の半導体装置の製造方法。 - 【請求項２５】 前記金属板および前記マウント用導体
層は銅からなることを特徴とする請求項１５から請求項
２４の何れか１項に記載の半導体装置の製造方法。 - 【請求項２６】 前記基板の表面にキャビティを形成
し、前記キャビティ内に前記マウント用導体層を形成す
る工程をさらに含むことを特徴とする請求項１５から請
求項２５の何れか１項に記載の半導体装置の製造方法。 - 【請求項２７】 前記基板の裏面にキャビティを形成
し、前記キャビティ内に前記マウント用導体層を形成す
る工程をさらに含むことを特徴とする請求項１５から請
求項２５の何れか１項に記載の半導体装置の製造方法。 - 【請求項２８】 前記半導体素子を搭載した後に前記キ
ャビティは保護用の樹脂で充填する工程をさらに含むこ
とを特徴とする請求項２６または請求項２７記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000099069A JP2001284506A (ja) | 2000-03-31 | 2000-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000099069A JP2001284506A (ja) | 2000-03-31 | 2000-03-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284506A true JP2001284506A (ja) | 2001-10-12 |
Family
ID=18613467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000099069A Pending JP2001284506A (ja) | 2000-03-31 | 2000-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284506A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026335A1 (en) * | 2006-09-01 | 2008-03-06 | Murata Manufacturing Co., Ltd. | Electronic part device and method of manufacturing it and electronic part assembly and method of manufacturing it |
-
2000
- 2000-03-31 JP JP2000099069A patent/JP2001284506A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026335A1 (en) * | 2006-09-01 | 2008-03-06 | Murata Manufacturing Co., Ltd. | Electronic part device and method of manufacturing it and electronic part assembly and method of manufacturing it |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363076A (en) | Integrated circuit package | |
| US4437235A (en) | Integrated circuit package | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JP5091459B2 (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| JP2001110957A (ja) | パワー半導体モジュールの製造方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP2005123559A (ja) | 強化散熱型パッケージ構造及びその形成方法 | |
| JP2001068486A (ja) | 半導体装置及びその製造方法 | |
| JP2001284506A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH0677361A (ja) | マルチチップモジュール | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| JP3199018B2 (ja) | 光モジュール | |
| JPH08316641A (ja) | 一括接続法による多層配線基板 | |
| JP2003197825A (ja) | 半導体装置及びその製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JPH11274364A (ja) | 半導体装置およびその製造方法 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JP2001308254A (ja) | 半導体装置及びその製造方法 | |
| CN115132596A (zh) | 芯片的封装方法和封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |