JPH0945804A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH0945804A JPH0945804A JP7199350A JP19935095A JPH0945804A JP H0945804 A JPH0945804 A JP H0945804A JP 7199350 A JP7199350 A JP 7199350A JP 19935095 A JP19935095 A JP 19935095A JP H0945804 A JPH0945804 A JP H0945804A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- lead frame
- sealing material
- semiconductor chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来のセラミックス製ＱＦＰ等の半導体パッ
ケージによる信号遅延を、気密性を損うことなく解消す
る。 【解決手段】 半導体チップ２が搭載された窒化アルミ
ニウム等からなるセラミックス基体１の半導体チップ搭
載面側に、第１の樹脂封着材３を用いて例えばCu系リー
ドフレーム４が接合される。半導体チップ２とCu系リー
ドフレーム４とは、ボンディングワイヤ５等で電気的に
接続される。半導体チップ２は、Cu系リードフレーム４
を介してセラミックス基体１に窒化アルミニウム等から
なるセラミックス製リッド６を、熱可塑性樹脂からなる
第２の樹脂封着材７を用いて接合することによって、気
密封止されている。
ケージによる信号遅延を、気密性を損うことなく解消す
る。 【解決手段】 半導体チップ２が搭載された窒化アルミ
ニウム等からなるセラミックス基体１の半導体チップ搭
載面側に、第１の樹脂封着材３を用いて例えばCu系リー
ドフレーム４が接合される。半導体チップ２とCu系リー
ドフレーム４とは、ボンディングワイヤ５等で電気的に
接続される。半導体チップ２は、Cu系リードフレーム４
を介してセラミックス基体１に窒化アルミニウム等から
なるセラミックス製リッド６を、熱可塑性樹脂からなる
第２の樹脂封着材７を用いて接合することによって、気
密封止されている。
Description
【０００１】
【発明の属する技術分野】本発明は、高速デバイスの搭
載用等として好適な半導体パッケージに関する。
載用等として好適な半導体パッケージに関する。
【０００２】
【従来の技術】一般に、半導体チップのパッケージに
は、プラスチックパッケージ、メタルパッケージ、セラ
ミックスパッケージが使用されている。これらのうち、
特にセラミックスパッケージは優れた放熱性等を有する
ことから、コンピュータの演算部に用いるＣＭＯＳゲー
トアレイやＥＣＬゲートアレイ等のパッケージングに使
用されている。
は、プラスチックパッケージ、メタルパッケージ、セラ
ミックスパッケージが使用されている。これらのうち、
特にセラミックスパッケージは優れた放熱性等を有する
ことから、コンピュータの演算部に用いるＣＭＯＳゲー
トアレイやＥＣＬゲートアレイ等のパッケージングに使
用されている。
【０００３】上述したセラミックスパッケージの構造と
しては、リードフレームを用いたＤＩＰ(Dual In-line
Package)、ＱＦＰ(Quad Flat Package）や、リードピン
を用いたＰＧＡ(Pin Grid Array)、入出力端子として半
田バンプ等を用いたＢＧＡ(Ball Grid Array）等が知ら
れている。これらのうち、リードフレームを用いたパッ
ケージは、構造が簡単で、安価に作製できることから、
各種の半導体チップに広く使用されている。特に、ＱＦ
Ｐは入出力信号数の増加にも対応でき、表面実装タイプ
であること等から多用されている。
しては、リードフレームを用いたＤＩＰ(Dual In-line
Package)、ＱＦＰ(Quad Flat Package）や、リードピン
を用いたＰＧＡ(Pin Grid Array)、入出力端子として半
田バンプ等を用いたＢＧＡ(Ball Grid Array）等が知ら
れている。これらのうち、リードフレームを用いたパッ
ケージは、構造が簡単で、安価に作製できることから、
各種の半導体チップに広く使用されている。特に、ＱＦ
Ｐは入出力信号数の増加にも対応でき、表面実装タイプ
であること等から多用されている。
【０００４】ところで、ＱＦＰ等のセラミックスパッケ
ージにおいては、従来、セラミックス基体へのリードフ
レームやリッドの接合にガラス系の封着材を用いること
が一般的であった。ここで、半導体チップの高集積化や
高速動作化に伴って、半導体パッケージには信号の高速
化への対応が求められているが、ガラス系封着材を用い
たセラミックスパッケージでは、ガラス系封着材の誘電
率が高いことから、リードフレーム部分で特に高周波信
号の遅延が発生しやすいという問題がある。パッケージ
による信号遅延は、半導体デバイスの性能を低下させる
ためにできるだけ小さいことが望ましいが、上記したよ
うに従来の半導体パッケージでは信号遅延を十分に抑制
することができない。また、低抵抗の銅系リードフレー
ムを用いようとした場合、ガラス系封着材では熱膨張率
の差が大きいことから信頼性に優れた封着を行うことが
できないという問題がある。
ージにおいては、従来、セラミックス基体へのリードフ
レームやリッドの接合にガラス系の封着材を用いること
が一般的であった。ここで、半導体チップの高集積化や
高速動作化に伴って、半導体パッケージには信号の高速
化への対応が求められているが、ガラス系封着材を用い
たセラミックスパッケージでは、ガラス系封着材の誘電
率が高いことから、リードフレーム部分で特に高周波信
号の遅延が発生しやすいという問題がある。パッケージ
による信号遅延は、半導体デバイスの性能を低下させる
ためにできるだけ小さいことが望ましいが、上記したよ
うに従来の半導体パッケージでは信号遅延を十分に抑制
することができない。また、低抵抗の銅系リードフレー
ムを用いようとした場合、ガラス系封着材では熱膨張率
の差が大きいことから信頼性に優れた封着を行うことが
できないという問題がある。
【０００５】
【発明が解決しようとする課題】上述したように、従来
のガラス系封着材を用いたセラミックスパッケージ、特
にＱＦＰは、構造が簡単で、安価に作製でき、かつ入出
力信号数の増加にもある程度まで対応可能である反面、
高周波信号の遅延時間が大きいこと等から、半導体チッ
プ特に高速動作型の半導体チップの動作特性に悪影響を
及ぼしやすいという問題を有していた。このように、従
来のセラミックス製ＱＦＰ等の半導体パッケージにおい
ては、パッケージとしての本質的な特性である気密性を
低下させることなく、信号遅延を解消することが課題と
されていた。
のガラス系封着材を用いたセラミックスパッケージ、特
にＱＦＰは、構造が簡単で、安価に作製でき、かつ入出
力信号数の増加にもある程度まで対応可能である反面、
高周波信号の遅延時間が大きいこと等から、半導体チッ
プ特に高速動作型の半導体チップの動作特性に悪影響を
及ぼしやすいという問題を有していた。このように、従
来のセラミックス製ＱＦＰ等の半導体パッケージにおい
ては、パッケージとしての本質的な特性である気密性を
低下させることなく、信号遅延を解消することが課題と
されていた。
【０００６】本発明は、このような課題に対処してなさ
れたもので、例えば銅系リードフレームを用いたパッケ
ージによって、厳しい温度条件下においても気密性を確
実に維持することが可能であると共に、パッケージによ
る信号遅延等の低減を図った半導体パッケージを提供す
ることを目的としている。
れたもので、例えば銅系リードフレームを用いたパッケ
ージによって、厳しい温度条件下においても気密性を確
実に維持することが可能であると共に、パッケージによ
る信号遅延等の低減を図った半導体パッケージを提供す
ることを目的としている。
【０００７】
【課題を解決するための手段】本発明の半導体パッケー
ジは、請求項１に記載したように、半導体チップが搭載
されたセラミックス基体と、前記セラミックス基体の前
記半導体チップの搭載面側に第１の樹脂封着材で接合さ
れ、かつ前記半導体チップに電気的に接続されたリード
フレームと、前記セラミックス基体に前記リードフレー
ムを介して第２の樹脂封着材で接合されたリッドとを具
備し、少なくとも前記第２の樹脂封着材が熱可塑性樹脂
からなることを特徴としている。特に請求項２に記載し
たように、前記熱可塑性樹脂は軟化温度で450K以上であ
ることを特徴としている。
ジは、請求項１に記載したように、半導体チップが搭載
されたセラミックス基体と、前記セラミックス基体の前
記半導体チップの搭載面側に第１の樹脂封着材で接合さ
れ、かつ前記半導体チップに電気的に接続されたリード
フレームと、前記セラミックス基体に前記リードフレー
ムを介して第２の樹脂封着材で接合されたリッドとを具
備し、少なくとも前記第２の樹脂封着材が熱可塑性樹脂
からなることを特徴としている。特に請求項２に記載し
たように、前記熱可塑性樹脂は軟化温度で450K以上であ
ることを特徴としている。
【０００８】本発明の半導体パッケージにおいては、例
えば銅系のリードフレームおよびリッドの接合に樹脂封
着材を用いているため、ガラス系封着材に比べて気密性
を高精度に維持することができ、例えば高速動作型の半
導体チップを搭載する場合においても、半導体パッケー
ジの気密性を十分に維持することができる。ただし、半
導体パッケージの高度な気密性は、第２の樹脂封着材と
して熱可塑性樹脂を用いることによって得られるもので
ある。例えば、接着剤等として一般的に使用されている
エポキシ樹脂等の熱硬化性樹脂を第２の樹脂封着材とし
て用いると、硬化過程でのガス発生や一旦液化すること
等に起因して、半導体パッケージ内部の空気が膨張する
ために、リークが発生しやすい。一方、熱可塑性樹脂を
用いた場合には、上述したようなガス発生や液化を招く
ことがないため、高度な気密性を確実に得ることができ
る。また、低誘電率の樹脂封着材を用いることによっ
て、リードフレームによる信号遅延等を抑制することが
できる。
えば銅系のリードフレームおよびリッドの接合に樹脂封
着材を用いているため、ガラス系封着材に比べて気密性
を高精度に維持することができ、例えば高速動作型の半
導体チップを搭載する場合においても、半導体パッケー
ジの気密性を十分に維持することができる。ただし、半
導体パッケージの高度な気密性は、第２の樹脂封着材と
して熱可塑性樹脂を用いることによって得られるもので
ある。例えば、接着剤等として一般的に使用されている
エポキシ樹脂等の熱硬化性樹脂を第２の樹脂封着材とし
て用いると、硬化過程でのガス発生や一旦液化すること
等に起因して、半導体パッケージ内部の空気が膨張する
ために、リークが発生しやすい。一方、熱可塑性樹脂を
用いた場合には、上述したようなガス発生や液化を招く
ことがないため、高度な気密性を確実に得ることができ
る。また、低誘電率の樹脂封着材を用いることによっ
て、リードフレームによる信号遅延等を抑制することが
できる。
【０００９】
【発明の実施の形態】以下、本発明を実施するための形
態について図面を参照して説明する。
態について図面を参照して説明する。
【００１０】図１は、本発明の半導体パッケージの一実
施形態を示す断面図であり、本発明をＱＦＰタイプの半
導体パッケージに適用した例を示している。同図におい
て、１は半導体チップ２の収容部となるキャビティ１ａ
を有するセラミックス基体である。セラミックス基体１
のキャビティ１ａ内には、 Ag-ポリイミド、 Ag-ガラス
等の接合材を用いて半導体チップ２が接合搭載されてい
る。
施形態を示す断面図であり、本発明をＱＦＰタイプの半
導体パッケージに適用した例を示している。同図におい
て、１は半導体チップ２の収容部となるキャビティ１ａ
を有するセラミックス基体である。セラミックス基体１
のキャビティ１ａ内には、 Ag-ポリイミド、 Ag-ガラス
等の接合材を用いて半導体チップ２が接合搭載されてい
る。
【００１１】セラミック基体１としては、一般的な酸化
アルミニウム（Al2 O 3 ）焼結体等を用いることも可能
であるが、特に放熱性に優れる窒化アルミニウム(AlN)
を主成分とする焼結体を用いることが好ましい。これに
より、半導体チップ２の高集積化や高速動作化に伴う放
出熱量の増大に対応することが可能となるため、十分な
放熱性を確保した上でパッケージを小形化することがで
きる。また、パッケージを小形化することによって、信
号遅延の抑制にも効果を発揮する。
アルミニウム（Al2 O 3 ）焼結体等を用いることも可能
であるが、特に放熱性に優れる窒化アルミニウム(AlN)
を主成分とする焼結体を用いることが好ましい。これに
より、半導体チップ２の高集積化や高速動作化に伴う放
出熱量の増大に対応することが可能となるため、十分な
放熱性を確保した上でパッケージを小形化することがで
きる。また、パッケージを小形化することによって、信
号遅延の抑制にも効果を発揮する。
【００１２】なお、セラミックス基体は上述したような
キャビティを有する形状に限らず、平板型のセラミック
ス基体等を用いることもできる。
キャビティを有する形状に限らず、平板型のセラミック
ス基体等を用いることもできる。
【００１３】上記セラミックス基体１の半導体チップ２
の搭載面側の外縁部上、すなわちセラミックス基体１の
外縁側の凸状端面上には第１の樹脂封着材３によって、
リードフレーム４が接合されている。このリードフレー
ム４と半導体チップ２の各電極とは、ボンディングワイ
ヤ５によって電気的に接続されている。なお、ボンディ
ングワイヤ５に代えて、ＴＡＢリード等を使用すること
も可能である。
の搭載面側の外縁部上、すなわちセラミックス基体１の
外縁側の凸状端面上には第１の樹脂封着材３によって、
リードフレーム４が接合されている。このリードフレー
ム４と半導体チップ２の各電極とは、ボンディングワイ
ヤ５によって電気的に接続されている。なお、ボンディ
ングワイヤ５に代えて、ＴＡＢリード等を使用すること
も可能である。
【００１４】リードフレーム４の構成材料は特に限定さ
れるものではなく、例えば42wt%Ni-Fe、29wt%Ni-16wt%C
o-Fe等の Fe-Ni系合金や、 Cu-Cr-Zr-Si系合金、Cu-Fe-
P-Mg系合金、Cu-Sn-Cr系合金、Cu-Fe-Sn-P系合金等の銅
基合金を使用することができる。特に、低抵抗で非磁性
の銅基合金を用いることによって、例えば信号の高周波
化等に伴う表皮効果により電流分布が集中する表皮の厚
さが薄くなっても、十分にリードフレーム４の低抵抗化
を図ることができると共に、抵抗の周波数依存性を解消
することができる。また、リードフレーム４のインダク
タンスを小さくできると共に、周波数依存性を解消する
ことができるため、ノイズレベル等を低減することが可
能となる。
れるものではなく、例えば42wt%Ni-Fe、29wt%Ni-16wt%C
o-Fe等の Fe-Ni系合金や、 Cu-Cr-Zr-Si系合金、Cu-Fe-
P-Mg系合金、Cu-Sn-Cr系合金、Cu-Fe-Sn-P系合金等の銅
基合金を使用することができる。特に、低抵抗で非磁性
の銅基合金を用いることによって、例えば信号の高周波
化等に伴う表皮効果により電流分布が集中する表皮の厚
さが薄くなっても、十分にリードフレーム４の低抵抗化
を図ることができると共に、抵抗の周波数依存性を解消
することができる。また、リードフレーム４のインダク
タンスを小さくできると共に、周波数依存性を解消する
ことができるため、ノイズレベル等を低減することが可
能となる。
【００１５】また、半導体チップ２が接合、搭載された
セラミックス基体１の上面側には、上述したリードフレ
ーム４を介してセラミックス製リッド６が、第２の樹脂
封着材７によって気密に接合されている。このセラミッ
クス製リッド６の材質としては、各種のセラミックス焼
結体を適用することが可能であるが、熱膨張係数や熱伝
導率等を考慮して、窒化アルミニウムやムライトを主成
分とする焼結体、特に窒化アルミニウムを主成分とする
焼結体を用いることが好ましい。なお、本発明において
はセラミックス製リッド６に限らず、金属製リッド、絶
縁被膜を有する金属製リッド等を使用することもでき
る。このようにして、半導体パッケージ８が構成されて
いる。
セラミックス基体１の上面側には、上述したリードフレ
ーム４を介してセラミックス製リッド６が、第２の樹脂
封着材７によって気密に接合されている。このセラミッ
クス製リッド６の材質としては、各種のセラミックス焼
結体を適用することが可能であるが、熱膨張係数や熱伝
導率等を考慮して、窒化アルミニウムやムライトを主成
分とする焼結体、特に窒化アルミニウムを主成分とする
焼結体を用いることが好ましい。なお、本発明において
はセラミックス製リッド６に限らず、金属製リッド、絶
縁被膜を有する金属製リッド等を使用することもでき
る。このようにして、半導体パッケージ８が構成されて
いる。
【００１６】上述した半導体パッケージ８では、封着材
として第１および第２の樹脂封着材３、７を用いている
ため、基本的に半導体パッケージ８の気密性を十分に維
持することができる。特に、高集積型や高速動作型の半
導体チップ等のように、十分なＴＣＴ特性が要求される
半導体チップ２を搭載する場合においても、樹脂封着材
３、７により半導体パッケージ８の気密性を十分に維持
することが可能となる。また、低誘電率の第１および第
２の樹脂封着材３、７を用いることによって、リードフ
レーム４による信号遅延を抑制することができる。これ
は特に高周波型の半導体チップ２を搭載する場合に有効
である。さらに、銅基合金からなるリードフレーム４を
用いる場合には、それとセラミックス基体１等との熱膨
張係数の差により生じる熱応力を、軟質な樹脂封着材
３、７で緩和することができるため、封着工程において
セラミックス基体１等にクラックや割れ等が発生するこ
とを防止でき、半導体パッケージの信頼性を高めること
ができる。
として第１および第２の樹脂封着材３、７を用いている
ため、基本的に半導体パッケージ８の気密性を十分に維
持することができる。特に、高集積型や高速動作型の半
導体チップ等のように、十分なＴＣＴ特性が要求される
半導体チップ２を搭載する場合においても、樹脂封着材
３、７により半導体パッケージ８の気密性を十分に維持
することが可能となる。また、低誘電率の第１および第
２の樹脂封着材３、７を用いることによって、リードフ
レーム４による信号遅延を抑制することができる。これ
は特に高周波型の半導体チップ２を搭載する場合に有効
である。さらに、銅基合金からなるリードフレーム４を
用いる場合には、それとセラミックス基体１等との熱膨
張係数の差により生じる熱応力を、軟質な樹脂封着材
３、７で緩和することができるため、封着工程において
セラミックス基体１等にクラックや割れ等が発生するこ
とを防止でき、半導体パッケージの信頼性を高めること
ができる。
【００１７】上述した半導体パッケージ８において、セ
ラミックス製リッド６をセラミックス基体１に接合する
第２の樹脂封着材７は熱可塑性樹脂からなるものであ
る。第２の樹脂封着材７に用いる熱可塑性樹脂として
は、例えばポリイミド系樹脂、ポリアミド系樹脂、ポリ
アミドイミド系樹脂、フッ素系樹脂（PTFE等）、ポリフ
ェニレンスルファイド系樹脂、ポリサルフォン系樹脂、
飽和ポリエステル系樹脂(PET等）等が挙げられる。
ラミックス製リッド６をセラミックス基体１に接合する
第２の樹脂封着材７は熱可塑性樹脂からなるものであ
る。第２の樹脂封着材７に用いる熱可塑性樹脂として
は、例えばポリイミド系樹脂、ポリアミド系樹脂、ポリ
アミドイミド系樹脂、フッ素系樹脂（PTFE等）、ポリフ
ェニレンスルファイド系樹脂、ポリサルフォン系樹脂、
飽和ポリエステル系樹脂(PET等）等が挙げられる。
【００１８】上述したような熱可塑性樹脂のうち、特に
軟化温度が450K以上の耐熱性を有する熱可塑性樹脂、例
えばポリイミド系樹脂、ポリアミド系樹脂、ポリアミド
イミド系樹脂、フッ素系樹脂等を用いることが好まし
い。第２の樹脂封着材７として用いる熱可塑性樹脂の軟
化温度が低すぎると、例えば半導体パッケージ８をプリ
ント基板に半田リフロー等で実装する際に、半導体パッ
ケージ８の気密性や構造等が損われるおそれがある。
軟化温度が450K以上の耐熱性を有する熱可塑性樹脂、例
えばポリイミド系樹脂、ポリアミド系樹脂、ポリアミド
イミド系樹脂、フッ素系樹脂等を用いることが好まし
い。第２の樹脂封着材７として用いる熱可塑性樹脂の軟
化温度が低すぎると、例えば半導体パッケージ８をプリ
ント基板に半田リフロー等で実装する際に、半導体パッ
ケージ８の気密性や構造等が損われるおそれがある。
【００１９】そして、上述した半導体パッケージ８にお
いては、セラミックス製リッド６をセラミックス基体１
に接合する第２の樹脂封着材７として熱可塑性樹脂を用
いることによって、リードフレーム４とセラミックス製
リッド６との熱膨張率の差が大きな場合でも、半導体パ
ッケージ８の気密性を十分に高めることを可能にしてい
る。例えば、接着剤等として一般的に使用されているエ
ポキシ樹脂等の熱硬化性樹脂を第２の樹脂封着材７とし
て用いると、硬化過程でのガス発生や一旦液化すること
等に起因して、半導体パッケージ８の気密性が低下しや
すい。すなわち、上記硬化過程でのガス発生や液化によ
って、半導体パッケージ８内部の空気が膨脹する。これ
によって、熱硬化性樹脂を用いた場合にはリークが発生
しやすいために、半導体パッケージ８の高度な気密性が
再現性よく得られない。一方、熱可塑性樹脂を用いた場
合には、上述したようなガス発生や液化を招くことがな
いため、半導体パッケージ８の高度な気密性を確実に得
ることができる。
いては、セラミックス製リッド６をセラミックス基体１
に接合する第２の樹脂封着材７として熱可塑性樹脂を用
いることによって、リードフレーム４とセラミックス製
リッド６との熱膨張率の差が大きな場合でも、半導体パ
ッケージ８の気密性を十分に高めることを可能にしてい
る。例えば、接着剤等として一般的に使用されているエ
ポキシ樹脂等の熱硬化性樹脂を第２の樹脂封着材７とし
て用いると、硬化過程でのガス発生や一旦液化すること
等に起因して、半導体パッケージ８の気密性が低下しや
すい。すなわち、上記硬化過程でのガス発生や液化によ
って、半導体パッケージ８内部の空気が膨脹する。これ
によって、熱硬化性樹脂を用いた場合にはリークが発生
しやすいために、半導体パッケージ８の高度な気密性が
再現性よく得られない。一方、熱可塑性樹脂を用いた場
合には、上述したようなガス発生や液化を招くことがな
いため、半導体パッケージ８の高度な気密性を確実に得
ることができる。
【００２０】一方、リードフレーム４をセラミックス基
体１に接合する第１の樹脂封着材３は樹脂系の材料から
なるものであればよく、上述したような熱可塑性樹脂を
用いてもよいし、また熱硬化性樹脂を用いることもでき
る。ただし、第２の樹脂封着材７との接合性や封着時間
等を考慮した場合には、熱可塑性樹脂を用いることが好
ましい。すなわち、熱可塑性樹脂からなる樹脂封着材
３、７を用いることで、封着時間の短縮を図ることがで
きる。
体１に接合する第１の樹脂封着材３は樹脂系の材料から
なるものであればよく、上述したような熱可塑性樹脂を
用いてもよいし、また熱硬化性樹脂を用いることもでき
る。ただし、第２の樹脂封着材７との接合性や封着時間
等を考慮した場合には、熱可塑性樹脂を用いることが好
ましい。すなわち、熱可塑性樹脂からなる樹脂封着材
３、７を用いることで、封着時間の短縮を図ることがで
きる。
【００２１】上述したような半導体パッケージ８は、例
えば以下のようにして製造される。半導体パッケージ８
の製造工程について、図２を参照して説明する。
えば以下のようにして製造される。半導体パッケージ８
の製造工程について、図２を参照して説明する。
【００２２】まず、所望形状のセラミックス基体１の外
縁側凸状端面上に、リードフレーム４を第１の樹脂封着
材３を用いて接合する。具体的には、セラミックス基体
１の外縁側凸状端面上に第１の樹脂封着材３を塗布し、
その上にリードフレーム４を配置した後、加圧しつつ加
熱してリードフレーム４を接合する。次いで、セラミッ
クス基体１のキャビティ１ａ内に、半導体チップ２を A
g-ポリイミド、 Ag-ガラス等の接合材を用いて接合した
後、半導体チップ２とリードフレーム４とをボンディン
グワイヤ５で電気的に接続する（図２（ａ））。
縁側凸状端面上に、リードフレーム４を第１の樹脂封着
材３を用いて接合する。具体的には、セラミックス基体
１の外縁側凸状端面上に第１の樹脂封着材３を塗布し、
その上にリードフレーム４を配置した後、加圧しつつ加
熱してリードフレーム４を接合する。次いで、セラミッ
クス基体１のキャビティ１ａ内に、半導体チップ２を A
g-ポリイミド、 Ag-ガラス等の接合材を用いて接合した
後、半導体チップ２とリードフレーム４とをボンディン
グワイヤ５で電気的に接続する（図２（ａ））。
【００２３】次に、セラミックス製リッド６の接合面
に、熱可塑性樹脂からなる第２の樹脂封着材７を塗布し
た後、これを上記半導体チップ２を搭載したセラミック
ス基体１上にリードフレーム４を介して配置する。この
後、セラミックス製リッド６を加圧しつつ、第２の樹脂
封着材７に応じた温度に加熱して、セラミックス製リッ
ド６を気密に接合する（図２（ｂ））。この際、前述し
たように、熱可塑性樹脂からなる第２の樹脂封着材７で
は、加熱過程でのガス発生や液化等を招くことがないた
め、セラミックス製リッド６をセラミックス基体１に高
度な気密性を維持した上で接合することができる。
に、熱可塑性樹脂からなる第２の樹脂封着材７を塗布し
た後、これを上記半導体チップ２を搭載したセラミック
ス基体１上にリードフレーム４を介して配置する。この
後、セラミックス製リッド６を加圧しつつ、第２の樹脂
封着材７に応じた温度に加熱して、セラミックス製リッ
ド６を気密に接合する（図２（ｂ））。この際、前述し
たように、熱可塑性樹脂からなる第２の樹脂封着材７で
は、加熱過程でのガス発生や液化等を招くことがないた
め、セラミックス製リッド６をセラミックス基体１に高
度な気密性を維持した上で接合することができる。
【００２４】なお、半導体チップ２やリードフレーム４
の接合順序は、製造工程に応じて変更することが可能で
あり、またリードフレーム４の接合とセラミックス製リ
ッド６の接合とを同時に実施することも可能である。
の接合順序は、製造工程に応じて変更することが可能で
あり、またリードフレーム４の接合とセラミックス製リ
ッド６の接合とを同時に実施することも可能である。
【００２５】
【実施例】次に、本発明の半導体パッケージの具体的な
実施例について説明する。
実施例について説明する。
【００２６】実施例１ まず、外形27.2×27.2mm、キャビティサイズ16.5×16.5
mmの窒化アルミニウム基体を用意した。なお、この窒化
アルミニウム基体には、予め特性測定用の半導体チップ
（外形：10×10mm）を接合搭載した。このような窒化ア
ルミニウム基体に、 Cu-Cr-Zr-Si組成の銅基合金からな
るリードフレームをポリイミド系封着材・レグルス（商
品名、三井東圧化学社製；軟化温度=661K)を用いて673K
の加熱条件で接合した。そして、銅系リードフレームと
半導体チップの電極とをワイヤボンディングした後、銅
系リードフレームを介して窒化アルミニウム基体に窒化
アルミニウム製リッドを、上記銅系リードフレームの接
合と同一のポリイミド系封着材を用いて接合し、半導体
パッケージを得た。なお、具体的な構造は図１に示した
通りである。
mmの窒化アルミニウム基体を用意した。なお、この窒化
アルミニウム基体には、予め特性測定用の半導体チップ
（外形：10×10mm）を接合搭載した。このような窒化ア
ルミニウム基体に、 Cu-Cr-Zr-Si組成の銅基合金からな
るリードフレームをポリイミド系封着材・レグルス（商
品名、三井東圧化学社製；軟化温度=661K)を用いて673K
の加熱条件で接合した。そして、銅系リードフレームと
半導体チップの電極とをワイヤボンディングした後、銅
系リードフレームを介して窒化アルミニウム基体に窒化
アルミニウム製リッドを、上記銅系リードフレームの接
合と同一のポリイミド系封着材を用いて接合し、半導体
パッケージを得た。なお、具体的な構造は図１に示した
通りである。
【００２７】比較例１ 上記実施例１において、封着材として PbO・ B2 O 3 系
のガラス封着材を用いる以外は、実施例１と同様にして
半導体パッケージを作製した。
のガラス封着材を用いる以外は、実施例１と同様にして
半導体パッケージを作製した。
【００２８】比較例２ 上記実施例１において、封着材としてエポキシ系封着材
を用いる以外は、実施例１と同様にして半導体パッケー
ジを作製した。
を用いる以外は、実施例１と同様にして半導体パッケー
ジを作製した。
【００２９】このようにして得た各半導体パッケージの
気密性を以下のようにして評価した。まず、初期状態に
おける気密性をヘリウムガスを用いたリーク試験(MIL・
STD-883C）により測定した。次いで、各半導体パッケー
ジにＴＣＴ試験（条件：233K/398K- 300サイクル）を施
した後、同様に気密性を測定した。その結果、実施例１
ではＴＣＴ試験後においても 5×10-8atm cc/s以下のリ
ーク率を保持できたが、比較例２では 300サイクルのＴ
ＣＴ試験後にリークが発生した。なお、比較例１ではCu
系リードフレームとガラス封着材の熱膨張差により、封
着部にクラックが生じた。
気密性を以下のようにして評価した。まず、初期状態に
おける気密性をヘリウムガスを用いたリーク試験(MIL・
STD-883C）により測定した。次いで、各半導体パッケー
ジにＴＣＴ試験（条件：233K/398K- 300サイクル）を施
した後、同様に気密性を測定した。その結果、実施例１
ではＴＣＴ試験後においても 5×10-8atm cc/s以下のリ
ーク率を保持できたが、比較例２では 300サイクルのＴ
ＣＴ試験後にリークが発生した。なお、比較例１ではCu
系リードフレームとガラス封着材の熱膨張差により、封
着部にクラックが生じた。
【００３０】上述した評価結果から明らかなように、実
施例１による半導体パッケージは、気密性およびＴＣＴ
に対する気密性の維持能に優れることが分かる。また、
実施例１の半導体パッケージによれば、低抵抗で周波数
によらない電気特性が得られると共に、リードフレーム
による信号遅延時間も格段に改善される。このように、
本発明による半導体パッケージは、良好な気密性が得ら
れると共に、信号遅延が小さく、高周波まで信号を良好
に通過させることが可能であることから、特に高速デバ
イス等のパッケージとして実用性に優れていることが明
らかである。
施例１による半導体パッケージは、気密性およびＴＣＴ
に対する気密性の維持能に優れることが分かる。また、
実施例１の半導体パッケージによれば、低抵抗で周波数
によらない電気特性が得られると共に、リードフレーム
による信号遅延時間も格段に改善される。このように、
本発明による半導体パッケージは、良好な気密性が得ら
れると共に、信号遅延が小さく、高周波まで信号を良好
に通過させることが可能であることから、特に高速デバ
イス等のパッケージとして実用性に優れていることが明
らかである。
【００３１】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、高度な気密性が得られると共に、そ
れを過酷な温度条件下においても高精度に維持すること
ができ、さらにリードフレームによる信号遅延時間を改
善することができる。よって、安価で高性能の半導体パ
ッケージを提供することが可能となる。
ッケージによれば、高度な気密性が得られると共に、そ
れを過酷な温度条件下においても高精度に維持すること
ができ、さらにリードフレームによる信号遅延時間を改
善することができる。よって、安価で高性能の半導体パ
ッケージを提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の一実施形態を示す半導体パッケージ
の断面図である。
の断面図である。
【図２】 図１に示す半導体パッケージの製造工程を示
す断面図である。
す断面図である。
１……セラミックス基体 ２……半導体チップ ３……第１の樹脂封着材 ４……リードフレーム ６……セラミックス製リッド ７……第２の樹脂封着材 ８……半導体パッケージ
Claims (5)
- 【請求項１】 半導体チップが搭載されたセラミックス
基体と、前記セラミックス基体の前記半導体チップの搭
載面側に第１の樹脂封着材で接合され、かつ前記半導体
チップに電気的に接続されたリードフレームと、前記セ
ラミックス基体に前記リードフレームを介して第２の樹
脂封着材で接合されたリッドとを具備し、少なくとも前
記第２の樹脂封着材が熱可塑性樹脂からなることを特徴
とする半導体パッケージ。 - 【請求項２】 請求項１記載の半導体パッケージにおい
て、 前記熱可塑性樹脂は軟化温度が450K以上であることを特
徴とする半導体パッケージ。 - 【請求項３】 請求項１記載の半導体パッケージにおい
て、 前記セラミックス基体は窒化アルミニウムを主成分とす
る焼結体からなることを特徴とする半導体パッケージ。 - 【請求項４】 請求項１記載の半導体パッケージにおい
て、 前記リードフレームは銅基合金からなることを特徴とす
る半導体パッケージ。 - 【請求項５】 請求項１記載の半導体パッケージにおい
て、 前記リッドは窒化アルミニウムを主成分とする焼結体か
らなることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7199350A JPH0945804A (ja) | 1995-08-04 | 1995-08-04 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7199350A JPH0945804A (ja) | 1995-08-04 | 1995-08-04 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945804A true JPH0945804A (ja) | 1997-02-14 |
Family
ID=16406307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7199350A Withdrawn JPH0945804A (ja) | 1995-08-04 | 1995-08-04 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945804A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285864A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | デバイス装置 |
| JP2011114838A (ja) * | 2009-11-30 | 2011-06-09 | Kyocera Kinseki Corp | 圧電振動子及び圧電発振器 |
-
1995
- 1995-08-04 JP JP7199350A patent/JPH0945804A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285864A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | デバイス装置 |
| JP2011114838A (ja) * | 2009-11-30 | 2011-06-09 | Kyocera Kinseki Corp | 圧電振動子及び圧電発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| US6060778A (en) | Ball grid array package | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JPH1126652A (ja) | 半導体装置 | |
| JPH11150135A (ja) | 熱伝導性が良好な導電性ペースト及び電子部品 | |
| JP2001210777A (ja) | 半導体装置 | |
| JP4886104B2 (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JPH0945804A (ja) | 半導体パッケージ | |
| JPH0817870A (ja) | 半導体装置 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP3228625B2 (ja) | 半導体パッケージ | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| JP3070929B2 (ja) | パッケージの組立方法とパッケージ | |
| KR100214857B1 (ko) | 멀티 칩 패키지 | |
| JPS6089945A (ja) | 封止半導体装置 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP2001210769A (ja) | 半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61240664A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |