JP3070929B2 - パッケージの組立方法とパッケージ - Google Patents

パッケージの組立方法とパッケージ

Info

Publication number
JP3070929B2
JP3070929B2 JP2018797A JP1879790A JP3070929B2 JP 3070929 B2 JP3070929 B2 JP 3070929B2 JP 2018797 A JP2018797 A JP 2018797A JP 1879790 A JP1879790 A JP 1879790A JP 3070929 B2 JP3070929 B2 JP 3070929B2
Authority
JP
Japan
Prior art keywords
sealant
lead frame
package
base member
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018797A
Other languages
English (en)
Other versions
JPH03234044A (ja
Inventor
マフリカー デイパック
エッチ．バット シェルドン
クレーン ヤコブ
エム．パスクアロニ アンソニー
エフ．スミス ザ サード エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olin Corp
Original Assignee
Olin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olin Corp filed Critical Olin Corp
Priority to JP2018797A priority Critical patent/JP3070929B2/ja
Publication of JPH03234044A publication Critical patent/JPH03234044A/ja
Application granted granted Critical
Publication of JP3070929B2 publication Critical patent/JP3070929B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエレクトロニック装置の収納のためのパツケ
ージを製造する方法とそれにより作られるパツケージに
係わる。パツケージは、熱劣化に対する抵抗性の改良な
らびに密閉エレクトロニツク装置からの熱放射率の改良
をその特徴としている。
〔従来技術と問題点〕
数種の基本的パツケージデザインが集積回路の収納に
エレクトロニツク産業において用いられている。通常、
半導体材料典型的にはシリコンから作られる集積回路は
外部環境より保護されねばならず又外部部品に電気的に
接続する必要がある。これら諸条件と同様に製造コスト
とパツケージ組立コストを最小におさえる必要がある。
エレクトロニツク産業の場合、一般的に２つの傾向の内
の１つに従つている。即ち、例えばセラミツク二重並列
パツケージによるエレクトロニツク装置の最大保護若し
くはカプセル化プラスチツクパツケージなどによる最小
コストのいづれかである。この両者の考え方には顕著な
欠点が伴つている。
上記のセラミツク二重並列パツケージ形態（CERDIP）
は、適宜はんだ硝子でリードフレームに接着され気密封
止体を形成する２個のアルミナ又はその他セラミツク硝
子より構成されている。CERDIPに係わる問題点は劣悪な
熱放散率にある。CERDIPの熱放散性能を最大にするため
に、ベリウム酸化物が時折りアルミニウム酸化物にとつ
て替わる。パツケージの熱性能が改善する一方コストが
顕著に上昇する。このCERDIPは高価なエレクトロニツク
需要分野例えば最新科学技術によるコンピユータ又は軍
事応用分野に広く用いられている。
通常、プラスチツクパツケージにはエレクトロニツク
装置がプラスチツク樹脂一般にエポキシ樹脂でカプセル
化を施したリードフレーム上に取付けられて設けられ
る。プラスチツクパツケージは上記のCERDIPより製作上
安価につきかつ又オートメ化された生産により適応して
いる。プラスチツクパツケージは一般に密封型ではなく
高価なエレクトロニツク関係の需要には適していない。
更に、プラスチツクパツケージの熱放散率は低い。
本出願を通じて用いられる用語「密封型」はミル規格
883Bに準拠しており、ヘリウムトレーサガスを使用して
測定した時における５×10-8cm3/sec未満のパツケージ
空胴洩れ率として定義される。
このCERDIP及びプラスチツクパツケージの欠点を除く
ことを目的にしたパツケージは金属パツケージである。
金属パツケージは、金属又は金属合金カバーとベース部
材との間におかれるリードフレームより構成されてい
る。リードフレームは、普通はんだ硝子やポリマー接着
剤などの電気的絶縁材の接着剤を用いてベース及びカバ
ー部材に接着される。一般に、密封パツケージが望まし
い場合はんだ硝子が用いられる。はんだ硝子を用いる金
属パツケージの例は米国特許第4,524,238号、第4,532,2
22号、4,542,259号、4,607,726号及び第4,656,499号に
記載されており、これらはすべてバツト（Butt）に付与
されている。
金属パツケージに伴う問題は、金属部材と普通のCERD
IPはんだ硝子との間における熱膨張係数の不釣合いにあ
る。金属部材は普通銅又は銅ベース合金であり、約160
〜170×10-7℃の熱膨張係数を有し、一方低温はんだ硝
子は元来アルミニウム酸化物CREDIPパツケージの熱膨張
率に見合うよう約49×10-7℃の熱膨張率をもつようデザ
インされている。若し熱膨張率の不釣合が10％以上だと
熱サイクル中導入される応力のため硝子が破損し密封性
が損われる。
熱膨張率の正確な釣合いを得る方法としては、ミユー
リツカー（Muhlikar）その他の米国特許第4,704,626号
に記載の如き等級シールの使用と、米国特許第4,752,52
1号及び第4,801,488号に記載の如き塩化カルシウムなど
の適宜フイラー材の使用による硝子の熱膨張率を変える
方法があげられる。
密封型金属パツケージには作動中エレクトロニツク装
置により発生する熱を放散させる優れた利点が具わつて
いる。金属パツケージは空胴部を含有するのでエレクト
ロニツク装置の表面は熱サイクル実施中型成形プラスチ
ツクパツケージに伴うような応力を受けることがない。
金属パツケージは又プラスチツクパツケージにおける
部材の取替えにも使用される。硝子シールのパツケージ
の場合における如く、金属リードフレームが金属又は金
属合金ベースとカバー部材との間におかれる。パツケー
ジはポリマー接着剤典型的にはエポキシでシールを施さ
れる。ポリマー接着剤シーラントによる金属パツケージ
の例には、Buttの米国特許第4,461,924号、第4,480,262
号及び第4,594,770号ならびにハスコウ（Hascoe）の米
国特許第4,105,861号があげられる。
一般に、ポリマー接着剤はシーリングガラスより柔か
である。パツケージ部品の熱膨張率を接着剤に適合させ
る必要はない。熱的に誘起された応力は吸収されポリマ
ー接着剤により弱められる。ポリマー接着剤を利用する
金属パツケージに伴う困難はそれがミル規格883Bによれ
ば密封性ではないという点にある。
更に、ポリマーは熱的に安定ではなく、硬化後におけ
る加熱サイクル中劣化する傾向がある。パツケージシー
ラントを評価する一つの方法が一般に圧力クツカーテス
トと呼ばれている。テストには、シールを施したパツケ
ージを121℃、相対湿度100％、圧力2,100gm/cm2（30ps
i）で圧力クツカー内に浸す段階が含まれる。ポリマー
接着剤でシールされた金属パツケージの場合このテスト
中比較的短時間に層が分れる点判明している。このテス
ト加速環境テストであり、いかにパツケージにより電子
装置が空気及び湿度から保護されるかを示すものであ
る。
本発明によれば、中央位置のダイ取付けパッドを含有
するリードフレームが設けられる。エレクトロニック装
置、典型的にはシリコン半導体チップがダイ取付けパッ
ドに接着される。ダイ取付けパッドはベース部材に接着
され、カバー部材がリードフレームにシールされてい
る。パッケージは在来技術によるパッケージより少なく
とも１つ少ない回数のシーリングサイクルに通され接着
手段、即ちシーラントの機能寿命のかなりの改善をもた
らす。
本発明のもう１つの実施例においては、ベース部材に
開口が設けられる。この開口上にわたりダイ取付けパッ
ドがシールを施される。この実施例によりエレクトロニ
ック装置からの熱の除去の改良が可能になる。
〔発明の目的〕
従つて、本発明の目的とする所は、熱的劣化に対しよ
り一層抵抗性のあるポリマーでシールを施した金属パツ
ケージの提供にある。
本発明のもう１つの目的は、現在の金属パツケージよ
り少ない組立ステツプで済むポリマーシーラントを備え
た金属パツケージの提供である。
更に別の目的は、熱放散特性の改善された金属パツケ
ージの提供にある。
上記及びそれ以外の目的ならびに利点については同一
参照番号が同一部材に付けられた図面の下記説明より明
白となる。
〔好適実施例〕
第１図はエレクトロニック装置22をカプセル化構成に
するための囲み込み域30を有する従来技術によるハウジ
ング、即ちパッケージ10を示す横断面図である。この典
型的な製作方法はリードフレーム16を第１接着手段、即
ち第１シーラント28を用いてベース部材12に固着させる
点にある。第１シーラント28は一般に低融点のはんだガ
ラス又はポリマー接着剤である。エレクトロニックパッ
ケージのシーリングに用いられる典型的なはんだガラス
は１種又はそれ以上のガラス部分を通常含有する鉛硼酸
塩ガラス母体である。はんだガラスの一例は75％−85％
がPbO、0.5％−16％がZnO、８％−15％がB2O3である混
合物である。適宜の熱膨張率をもつどんなはんだガラス
を使用しても良い。典型的なポリマーシーラントは熱硬
化性エポキシ例えばノバラック（Novalac）である。
はんだガラスのための典型的シーリングプロフィール
は10分間約410℃から430℃であり、エポキシに対する典
型的硬化サイクルは約30分から120分にわたり約150℃か
ら170℃である。
第１シーラント28が硬化しリードフレーム16が定位置
に装着された後、一般にシリコンベースの半導体チップ
の形態をとるエレクトロニック装置22が取付けられる。
エレクトロニック装置22は直接ベース部材12にダイ装着
材32により取付けられるか若しくはバッファー（図示省
略）に取付け更にこれをベース部材12に取付ける。この
バッファーは1986年９月17日公告のヨーロッパ特許出願
第86,102,059、２号に記載されている。
ベース部材12又はバッファーの熱膨張係数により使用
するダイ装着材32の選択が決められる。若しベース部材
12又はバッファーのCTEが49×10-7℃のエレクトロニッ
ク装置22のCTEの約10％以内だと、98％Au/2％Siなどの
硬質はんだを使用できる。若しベース部材12又はバッフ
ァーのCTEがエレクトロニック装置22のそれに近くない
場合には、もっと寛大な型装着材が用いられる。例え
ば、95％Pb/5％Sn又は銀充填エポキシなどの電導性ポリ
マー接着剤が用いられる。
ダイ装着材を活性化するのに熱的処理が必要とされ
る。若しAu/Siはんだが用いられると、この熱処理は一
般に約５秒間にわたり約420℃で行われる。Pb/Snはんだ
に対しては約20秒にわたる約200℃の温度が用いられ、
充填ポリマーに対しては約30分にわたり約150℃の温度
が用いられる。選ばれるダイ装置材のいかんに係わりな
く第１シーラント28は第２加熱及び冷却サイクルを受け
る。
リードワイヤ20が次いでエレクトロニック装置22の端
子39と内部リード部分18に接着されエレクトロニック装
置22をリードフレーム16を通じて外界に電気的に接続さ
れる。リードワイヤ20は典型的に銀又はアルミニウムワ
イヤ若しくはいわゆるテープオートメ接着（TAB）の工
程を用いた場合薄手の銅箔の細片である。接着は超音波
溶接、熱接着若しくは熱圧縮接着で良い。若干の接着熱
はリードワイヤ20を通じ送られ第１シーラント28をもう
１つの熱サイクルにかける。典型的な接着温度は約５分
間にわたる約240℃の温度である。
次に、第２接着手段、即ち第２シーラント26がカバー
部材14にかけられる。第２シーラント26は普通第１シー
ラント28と同じ組成のものが選ばれ化学的適合性が確保
されるも此は前述の引用に係わる米国特許第4,704,626
号に記載の如く必ずしも必要ではない。次に、カバー部
材14がリードフレーム16近くに位置ぎめされ、ベース部
材12とは反対のリードフレーム16の側の接着される。第
２シーラント26を硬化させるのに適したシーリングプロ
ヒールが必要とされる。第１シーラント28はもう一度熱
サイクルを受ける。
先行技術によるパッケージ10はここで完了する。若し
第１及び第２シーラント28,26がはんだガラスであると
するとパッケージ10は密封性で、エポキシの場合にはパ
ッケージ10は多分密封性ではない。第１シーラント28の
多重の熱サイクリングの適用によりパッケージ10の一体
性に対し有害な影響を出る点が判明している。本発明の
一実施例の場合、第１シーラント28を先行技術の如く多
重の熱サイクルにかけないようなエレクトロニック装置
22のためのパッケージ10の製造を目的としている。
第２図及び第３図は本発明によるエレクトロニック装
置22のためのパッケージ10の組立体を示す。
第２図には先行技術と同様のリードフレーム16の概略
図が示されている。リードフレーム16は電導体の材料よ
り作られている。リードフレーム16は典型的には合金42
（58％Feと42％Ni含有の鉄、ニッケル合金）、コバー
（KOVAR）（54％Fe,29％Ni及び17％Co含有の鉄・ニッケ
ル・コバルト合金）、銅又は銅ベース合金より作られ
る。リードフレーム16は第２材料でめっき又は被覆しシ
ーラントへの接着を容易ならしめ耐食性を改良し若しく
は外観を改良することができる。典型的には金属パッケ
ージのためのリードフレームはカウレ（Caule）その他
の米国特許第3,341,369号及び第3,475,227号に記載のC6
38又はキャロン（Caron）その他の特許第4,594,221号に
記載の如きC724の如き銅ベース合金である。合金C638,C
724,C7025及び同様の銅ベースの合金によりはんだガラ
スに対する合金の接着を容易ならしめる耐火性の酸化物
層が形成される。又、これとは別に微量の添加剤を含ん
だほぼ純粋の銅である所の希薄銅合金も他の銅合金に比
べて大きな電導度を出し又純粋な銅に比べ増加強度が得
られるので同様にリードフレームとして使用される。リ
ードフレームに使用する典型的な希薄銅合金はC194（2.
35％Fe,0.03％P,0.12％Zn及び残がCu）である。
リードフレーム16は、エレクトロニック装置22へ接着
するための内部リード部分18と、エレクトロニック装置
22を電気的に外部装置に例えばプリント回路盤への挿入
などにより接続するための外部リード部分19とより構成
されたリードフィンガ17を有している。リードフレーム
16には又タイバー34が形成され組立作業中リードフィン
ガ17を支持する。このタイバー34はリードフレーム16が
いったん定位置におかれると全体的に切断され各リード
フィンガ17を互いに電気的に絶縁させる。若干のリード
フレーム16には又ダイ取付けパッド支持体38によりダイ
バー34に接続されたダイ取付けパッド36が中心に位置し
て設けられている。ダイ取付けパッド36を有するリード
フレーム16は通常プラスチックカプセル化のパッケージ
に用いられ、チップ取付けの位置を提供しチップの裏側
に対する電気的接触を提供する。プラスチックカプセル
化パッケージにおけるダイ取付けパッドの使用はサカイ
その他の米国特許第4,697,203号に記載されている。金
属パッケージのダイ取付けパッドの使用については米国
特許第4,656,499号に記載されている。
本発明によれば、シリコン製の半導体チップが典型的
なるもゲルマニウム又はガリウムヒ化物などその他の半
導体材料も使用できるエレクトロニック装置22がダイ装
着材32によりダイ取付けパッド36に取付けられる。リー
ドフレーム16の組成ならびにリードフレーム16の対応す
る熱膨張率いかんによりダイ装着材32は、金ベースのAu
/Si又は95％Pb/5％Snなど鉛ベース又は鉛ベース60％Pb/
40％Sn又は92.5％Pb/5％Sn/2.5％Ag又は熱硬化性エポキ
シなどのポリマー接着剤などの如き共融合金はんだで良
い。ダイ装着材32のリストは例示としてあげたものであ
り、すべてを包含するものではなく、いかなる適宜ダイ
取付け材も本発明の範囲内で使用できるものである。若
しエポキシダイ取付けが用いられる場合、裏面の電気的
接触の要不要に従って導体又は絶縁材のいづれでも良
い。エポキシは電導金属（例えば銀粉）の装填により電
気的に電導性にすることができる。
次に、エレクトロニック装置22はリードワイヤ20を介
し内部リード部分18に接続される。これらリードワイヤ
20はしばしば薄手の約0.25mm（0.001インチ）径の金又
はアルミニウムのより材より作られる。この代りに、バ
ーンズ（Burns）の米国特許第4,330,970号に記載の如く
薄手の銅箔片をTAB接着に用いる。リードワイヤ20がエ
レクトロニック装置22の電気的に活性の面に普通のワイ
ヤ接着技術を用いて接着される。リードワイヤ20の反対
端はリードフレーム16内部リード部分18に接着され、そ
れによりエレクトロニック装置22と外部リード部分19と
の間における電気的接続を生成する。
ダイ取付けパッド36とリードワイヤ20とを接着したエ
レクトロニック装置22を含有するリードフレーム16が今
や本発明により更に組立てられるべく用意が整ってい
る。本発明による組立済みのパッケージ10を示す第３図
が参照される。
第１のプロセス実施例において、第１シーラント28及
び第３接着手段、即ち第３シーラント40を含有するベー
ス部材12が設けられる。第１シーラント28は非導電性は
んだガラス、セラミック、熱硬化性ポリマー及び熱可塑
性ポリマーの群より選ばれる。エレクトロニック装置22
の裏面をベース部材12に電気的に接続させるか若しくは
電気的に絶縁させねばならぬかどうかにより、第３シー
ラント40は誘電体か導電体のいづれかに選ばれる。第３
シーラント40は通常導電性の金属粒を充填させることに
より導電体にされる。カーボン充填が利用できる。第３
シーラント40も又高い熱伝導性を特徴としている。本発
明のための好適な第３シーラント40は銀充填エポキシ又
はPb/Snなどの柔軟はんだである。リードフレーム16は
ベース部材12のシーラント含有面近くに位置ぎめされ
る。しばしば第１シーラント28の厚みは第３シーラント
40の厚みより大きく、その差はダイ取付けパッド支持体
38のダウンセッチングにより補正される。ダウンセッチ
ングにより又内部リード部分18とダイ取付けパッド支持
体38との間における電気的絶縁の維持が容易になる。こ
れとは別に、第１及び第３のシーラント28,40の硬化後
ダイ取付けパッド支持体38を切断しても良い。
リードフレーム16が第１及び第３のシーラント28,40
のための適宜硬化サイクルによりベース部材12に接着さ
れる。本実施例が下記の実施例に対し優れた点は、熱硬
化時にパッケージ10が開放されており従って硬化の副産
物例えばエポキシからの塩化物イオンが大気中に逃げ出
すことができる点にある。
第１シーラント28と同じ群から選ばれしかもしばしば
第１シーラント28ととは必ずしも同じものではない非導
電性の第２シーラント26を含有するカバー部材14がリー
ドフレーム16の接着されてない側の近くに位置ぎめされ
る。カバー部材14は適宜熱サイクルによりリードフレー
ム16にシールされ、それによりエレクトロニック装置22
のためのパッケージ10を形成する。
先行技術に優る本発明の改良点は第１シーラント28が
たった一回きりの余分の熱サイクルを受けそのため熱に
よる劣化を減少させる点にある。
本発明の第２実施例の場合、第１及び第２のシーラン
ト28,26が同時にシールされる。既にダイ取付けパッド3
6が接着されかつリードワイヤ20が接着されたエレクト
ロニック装置22と共にリードフレーム16がベース部材12
カバー部部材14との間におかれる。第１シーラント28が
リードフレーム16の第１側とベース部材12との間におか
れる。第３シーラント40がダイ取付けパッド36とベース
部材12との間におかれる。第２シーラント26がカバー部
材14とリードフレーム16の第２側面との間におかれる。
適宜の熱サイクルが選ばれ３つ全部のシーラント28,26,
40を同時に硬化させる。
先行技術より勝れた本発明第２実施例の利点とする所
は、第１シーラント28がただ硬化サイクルのみを受け過
度の熱サイクルを受けない点にある。本発明により構成
せるパッケージ10の構造は「密封シールを施した半導体
ケーシング」なる標題を付けたバットの米国特許第4,65
6,499号に記載のはんだガラスでシールされた金属パッ
ケージに類似している。然しながら、この組立方法は完
全に別のものであり、シーラントの熱劣化を低減するの
に要する改良を包含するものではない。
本発明のもう１つの実施例が第４図に示されている。
エレクトロニック装置22のためのパッケージ10が上述実
施例のいづれかを用いて組立てられる。開口42がベース
部材12に設けられている。この開口42によりシーリング
サイクル中発生する反応副産物の脱出が可能になる。第
１シーラント28と、第２シーラント26と第３シーラント
40の全部が同時に硬化を施され、囲み込み域30内におけ
る残りものの累積が前の実施例の場合よりも少ない。第
３シーラント40は開口42を包囲するリング状のシールで
ある。第３シーラント40はダイ取付けパッド36をベース
部材12に接着させる。
ベース部材12内の開口42により達成される第２の改良
はエレクトロニック装置22が外部に接近することであ
る。エレクトロニック装置22の作動につれ電流がエレク
トロニック装置22を通る。この電流の内の一部が半導体
チップの内部抵抗のため熱に変わる。この熱により半導
体チップで成るエレクトロニック装置22の作動寿命が短
縮され、この熱を取り去ることが望ましい。この発生熱
を除く一般の方法はチップ下方におかれた金属脱熱器及
び強制空気又は強制式流体冷却により行われる。これら
脱熱器装置のあらましは、1985年４月版の「エレクトロ
ニックパッケージング及び生産」に載ったアーネル・ア
ール・ウィンクラ（Earnel.R.Winkler）による「今後の
パッケージの熱伝導がPCBデザインに与える影響」とい
う標題の論文中に記載されている。
開口42により強制送気式又は強制流体式冷却装置をエ
レクトロニック装置22のきわめて近くに配置することが
できる。熱容量の大きな冷却剤例えばヘリウムガスなど
の使用により冷却の改善が行われる。半導体チップで成
るエレクトロニック装置におけエレクトロニック回路の
密度の増加によりエレクトロニック装置の作動中より大
量の熱が発生するので上記の改善された冷却はいよいよ
重要な事柄となる。
流体ではなく熱容量の大きい固形材例えば銅又は銀を
開口42内に挿入し、エレクトロニック装置22から熱を移
すための導管（ヒートシンク）として使用することもで
きる。
本発明の更に別の実施例はカバー部材14内の開口44の
設置を目的としている。開口44は硬化サイクル中発生す
る反応副産物のためのベント開口である。硬化サイクル
完了後、ヘリウムなどの不活性熱伝導性ガス又は熱伝導
性にして電気的に不導体の液体や粉末を任意にパッケー
ジ10の空胴部内に注入しエレクトロニック装置22に対す
る追加の熱放散手段を形成させる。次にこの開口44はカ
バー部材14の外面46にはんだを滴下させるなどしてプラ
グでシールする。これとは別に、開口44はプラスチック
などの任意好適の方法によりシールすることもできる。
開口42及び44はそれぞれ単独に若しくは組合わせて使用
ができる。
以上、金属パツケージについて本発明を説明したが、
この技術はCERDIPやプラスチツクパツケージなどのセラ
ミツクパツケージにも適している。
本発明により、別途記載の目的・装置及び利点を全部
満たすエレクトロニツクパツケージの組立て装置及びこ
れら組立装置による製品が提供される。本発明をその特
定実施例に組合わせて説明せるも本文説明により多くの
代案、修正、変更が当業者には想到可能である点自明の
事柄である。従つて、かかる代案や修正及び変更のすべ
てを付属の特許請求の範囲の主旨に含まれるものであ
る。
【図面の簡単な説明】
第１図は先行技術による金属パツケージを示す横断面
図、 第２図は本発明によるエレクトロニツク装置を取付けた
リードフレームの概略図、 第３図は本発明の一実施例による金属パツケージの横断
面図、 第４図は本発明の第２実施例による金属パツケージの横
断面図である。 （10）……パッケージ、（12）……ベース部材、（14）
……カバー部材、（16）……リードフレーム、（17）…
…リードフィンガ、（18）……内部リード部分、（19）
……外部リード部分、（20）……リードワイヤ、（22）
……エレクトロニック装置、（26）……第２シーラン
ト、（28）……第１シーラント、（30）……囲み込み
域、（32）……ダイ装着材、（34）……タイバー、（3
6）……ダイ取付けパッド、（38）……ダイ取付けパッ
ド支持体、（39）……端子、（40）……第３シーラン
ト、（42）……開口、（44）……開口、（46）……外
面。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー エム．パスクアロニ アメリカ合衆国コネチカット州 ハムデ ン，フェアービュー アベニュー 219 (72)発明者 エドワード エフ．スミス ザ サード アメリカ合衆国コネチカット州 マジソ ン，ファイブ フィールズ ロード 21 (56)参考文献 特開 平２−185058（ＪＰ，Ａ) 特開 平２−20045（ＪＰ，Ａ) 実開 昭53−112274（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/00 - 23/12 H01L 21/56

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】エレクトロニック装置（22）を収納するた
    めの囲み込み域（30）を含有するパッケージ（10）を組
    立てる方法にして、 第１及び第２の表面を有しかつ中心に位置ぎめされたダ
    イ取付けパッド（36）の周りに配置された複数個のリー
    ドフィンガ（17）を含む導電性のリードフレーム（16）
    にして、前記エレクトロニック装置（22）が前記ダイ取
    付けパッド（36）に接着されかつ前記リードフィンガ
    （17）に電気的に接続される、前記リードフレーム（1
    6）を提供し、 第１シーラント（28）、第２シーラント（26）、及び第
    ３シーラント（40）を提供し、 ベース部材（12）を提供し、 カバー部材（14）を提供し、 前記第１シーラント（28）により前記ベース部材（12）
    を前記リードフレーム（16）の前記第１の表面に接着せ
    しめ同時に前記ベース部材（12）を前記第３シーラント
    （40）により前記ダイ取付けパッド（36）に接着せし
    め、 前記カバー部材（14）を前記第２シーラント（26）によ
    り前記リードフレーム（16）の前記第２の表面に接着せ
    しめる諸段階を有し、前記第３シーラント（40）が熱的
    に伝導性であることを特徴とするパッケージ（10）の組
    立方法。
  2. 【請求項２】前記カバー部材（14）を前記リードフレー
    ム（16）に接着する段階以前に、前記ダイ取付けパッド
    （36）が前記リードフレーム（16）から切断されること
    を特徴とする特許請求の範囲第１項記載の組立方法。
  3. 【請求項３】前記第３シーラント（40）が銀充填エポキ
    シであることを特徴とする特許請求の範囲第１項記載の
    組立方法。
  4. 【請求項４】前記第１及び第２シーラント（28,26）が
    シーリングガラス又はポリマー接着剤のいづれかである
    特許請求の範囲第１項記載の組立方法。
  5. 【請求項５】前記第１及び第２シーラント（28,26）が
    本質的に同一である特許請求の範囲第４項記載の組立方
    法。
  6. 【請求項６】前記第１及び第２シーラント（28,26）が
    熱硬化性のエポキシである特許請求の範囲第５項記載の
    組立方法。
  7. 【請求項７】前記ベース部材（12）が前記リードフレー
    ム（16）の前記第１の表面及び前記ダイ取付けパッド
    （36）に接着されるのとほぼ同時に、前記カバー部材
    （14）が前記第２シーラント（26）により前記リードフ
    レーム（16）の前記第２の表面に接着される特許請求の
    範囲第６項記載の組立方法。
  8. 【請求項８】前記ダイ取付けパッド（36）を接着する以
    前に前記ベース部材（12）内に第１開口（42）を形成す
    る段階を更に有し、該第１開口（42）が前記ダイ取付け
    パッド（36）より小さいサイズを有して該ダイ取付けパ
    ッド（36）が前記第１開口（42）をシールする特許請求
    の範囲第７項記載の組立方法。
  9. 【請求項９】前記第３シーラント（40）がリング形状を
    具え、前記第１開口（42）の縁部の周りに位置ぎめされ
    かつ前記ベース部材（12）と前記ダイ取付けパッド（3
    6）との間におかれる特許請求の範囲第８項記載の組立
    方法。
  10. 【請求項１０】前記カバー部材（14）内に第２開口（4
    4）を設け、前記カバー部材（14）を前記リードフレー
    ム（16）の前記第２の表面にシールするのに続いて前記
    第２開口（44）をシールする特許請求の範囲第１項記載
    の組立方法。
  11. 【請求項１１】前記第２開口（44）をシールする以前に
    該第２開口（44）を通じて熱的に伝導性の媒体を前記囲
    み込み域（30）に導入する特許請求の範囲第10項記載の
    組立方法。
  12. 【請求項１２】前記熱的に伝導性の媒体を非導電性のガ
    ス、液体又は粉末であるように選ぶ特許請求の範囲第11
    項記載の組立方法。
  13. 【請求項１３】前記第２開口をエポキシ又ははんだのプ
    ラグでシールする特許請求の範囲第10項記載の組立方
    法。
  14. 【請求項１４】前記第２開口（44）をはんだプラグでシ
    ールし、該はんだは鉛と錫との合金よりなる特許請求の
    範囲第13項記載の組立方法。
  15. 【請求項１５】エレクトロニック装置（22）を収納する
    ための囲み込み域（30）を含有するパッケージ（10）に
    して、 ベース部材（12）と、 プラグでシールされた第２開口（44）を含有するカバー
    部材（14）と、 前記ベース部材（12）と前記カバー部材（14）との間に
    おかれた第１及び第２の対向側面を有するリードフレー
    ム（16）を有し、該リードフレーム（16）は中心に位置
    ぎめされたダイ取付けパッド（36）の周りにおかれかつ
    前記エレクトロニック装置（22）を支持するようになっ
    た複数本のリードフィンガ（17）を含有し、前記エレク
    トロニック装置（22）は前記リードフィンガ（17）に電
    気的に接続され、更に、 前記ベース部材（12）を前記リードフレーム（16）の前
    記第１側面にシールするための第１シーラント（28）
    と、 前記カバー部材（14）を前記リードフレーム（16）の前
    記第２側面にシールするための第２シーラント（26）
    と、 前記ダイ取付けパッド（36）を前記ベース部材（12）に
    シールするための第３シーラント（40）とを有するパッ
    ケージ。
  16. 【請求項１６】前記第３シーラント（40）が熱的に伝導
    性を有し、且つはんだガラス、熱硬化性ポリマー接着剤
    及び熱硬化性ポリマー接着剤よりなる群から選ばれる特
    許請求の範囲第15項記載のパッケージ。
  17. 【請求項１７】前記第１及び第２シーラント（28,26）
    が非導電性であり、且つはんだガラス、熱硬化性ポリマ
    ー接着剤及び熱硬化性ポリマー接着剤よりなる群から選
    ばれる特許請求の範囲第16項記載のパッケージ。
  18. 【請求項１８】前記第１及び第２シーラント（28,26）
    が本質上同一であることを特徴とする特許請求の範囲第
    17項記載のパッケージ。
  19. 【請求項１９】前記囲み込み域（30）が熱的に伝導性の
    媒体で充填されていることを特徴とする特許請求の範囲
    第18項記載のパッケージ。
  20. 【請求項２０】前記熱的に伝導性の媒体が非導電性であ
    り、且つガス、液体及び粉末よりなる群から選ばれるこ
    とを特徴とする特許請求の範囲第19項記載のパッケー
    ジ。
  21. 【請求項２１】前記熱的に伝導性の媒体がヘリウムであ
    る特許請求の範囲第20項記載のパッケージ。
JP2018797A 1990-01-29 1990-01-29 パッケージの組立方法とパッケージ Expired - Fee Related JP3070929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018797A JP3070929B2 (ja) 1990-01-29 1990-01-29 パッケージの組立方法とパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018797A JP3070929B2 (ja) 1990-01-29 1990-01-29 パッケージの組立方法とパッケージ

Publications (2)

Publication Number Publication Date
JPH03234044A JPH03234044A (ja) 1991-10-18
JP3070929B2 true JP3070929B2 (ja) 2000-07-31

Family

ID=11981584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018797A Expired - Fee Related JP3070929B2 (ja) 1990-01-29 1990-01-29 パッケージの組立方法とパッケージ

Country Status (1)

Country Link
JP (1) JP3070929B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7387120B2 (en) 1998-11-02 2008-06-17 Black & Decker Inc. Tile saw
US7823575B2 (en) 1998-11-02 2010-11-02 Black & Decker Inc. Tile saw

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7387120B2 (en) 1998-11-02 2008-06-17 Black & Decker Inc. Tile saw
US7823575B2 (en) 1998-11-02 2010-11-02 Black & Decker Inc. Tile saw

Also Published As

Publication number Publication date
JPH03234044A (ja) 1991-10-18

Similar Documents

Publication Publication Date Title
US4897508A (en) Metal electronic package
US5458716A (en) Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
US5043534A (en) Metal electronic package having improved resistance to electromagnetic interference
US5389739A (en) Electronic device packaging assembly
US4480262A (en) Semiconductor casing
US4594770A (en) Method of making semiconductor casing
US5650663A (en) Electronic package with improved thermal properties
US5602059A (en) Semiconductor device and method for manufacturing same
JPS59123248A (ja) 半導体容器
US20030011054A1 (en) Power module package having improved heat dissipating capability
JP4362366B2 (ja) 半導体回路素子のエアキャビティパッケージの形成方法
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
JPH0786461A (ja) 封止半導体チップ・モジュールおよびモジュールを形成する方法
JP3070929B2 (ja) パッケージの組立方法とパッケージ
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JPH03280453A (ja) 半導体装置及びその製造方法
CA1304172C (en) Metal electronic package
JP2828553B2 (ja) 半導体装置
JPH06295971A (ja) 半導体装置及びそのリードフレーム
EP4057342A2 (en) A method of manufacturing semiconductor devices and corresponding semiconductor device
KR100214857B1 (ko) 멀티 칩 패키지
JPS615530A (ja) 半導体装置
JPH0945804A (ja) 半導体パッケージ
JPH08255868A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees