JP2001210769A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001210769A JP2001210769A JP2000024694A JP2000024694A JP2001210769A JP 2001210769 A JP2001210769 A JP 2001210769A JP 2000024694 A JP2000024694 A JP 2000024694A JP 2000024694 A JP2000024694 A JP 2000024694A JP 2001210769 A JP2001210769 A JP 2001210769A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat spreader
- wiring
- semiconductor element
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】本発明は，ヒートスプレッダを用いた半導体装
置であって、強度信頼性を確保しつつ，放熱性も高い半
導体装置を提供すること。 【解決手段】ヒートスプレッダ材として従来より使用さ
れてきた銅合金並の高い熱伝導率を持ちながら，銅合金
に比べて小さい線膨張係数を持つように焼結されたCu2O
とCuの複合合金を用いる。
置であって、強度信頼性を確保しつつ，放熱性も高い半
導体装置を提供すること。 【解決手段】ヒートスプレッダ材として従来より使用さ
れてきた銅合金並の高い熱伝導率を持ちながら，銅合金
に比べて小さい線膨張係数を持つように焼結されたCu2O
とCuの複合合金を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は，ヒートスプレッダ
を用いた半導体装置に関する。
を用いた半導体装置に関する。
【０００２】
【従来の技術】フェイスダウンチップの周囲に外部電極
をマトリックス状に設けるFan-outタイプのBGAの放熱性
を高める構造の従来技術を紹介する。Fan-out BGAで
は，一般に，薄い絶縁テープか，樹脂基板に銅配線を引
き回し，半導体素子との電気接続はこの銅配線を延長さ
せたビーム状のリードか，ワイヤボンディングで行う。
薄い絶縁テープを用いる場合は，金属製のスティフナに
貼り付けて使用することで，外部電極の平坦性を保つ。
本構造で高放熱化する場合には，平成９年９月号の「電
子材料（３７ページ）」に掲載されるFan-out型のBGAの
ようにスティフナと半導体素子の裏面を面位置にしてヒ
ートスプレッダを貼る，もしくは，特開平７ー２８３３
３６号公報や特開平８ー２０３９５８号公報に開示され
るように，スティフナを用いずにキャビティを設けたヒ
ートスプレッダだけを装着する。平成９年９月号の「電
子材料（６５〜６６ページ）」にはスティフナに要求さ
れる特性として十分な剛性を有することが必要であり，
一般的に0.25 mmから0.35 mmの厚みの銅合金かステンレ
ス鋼が採用されていると記載されている。さらに，ステ
ィフナと併用されるヒートスプレッダの素材は無酸素銅
や高熱伝導銅合金であると記載されている。また，特開
平９ー２１３８３７号公報に開示されるように，ヒート
スプレッダとして銅，アルミニウム，またはこれらの合
金を用いたFan-outタイプのBGAの構造がある。
をマトリックス状に設けるFan-outタイプのBGAの放熱性
を高める構造の従来技術を紹介する。Fan-out BGAで
は，一般に，薄い絶縁テープか，樹脂基板に銅配線を引
き回し，半導体素子との電気接続はこの銅配線を延長さ
せたビーム状のリードか，ワイヤボンディングで行う。
薄い絶縁テープを用いる場合は，金属製のスティフナに
貼り付けて使用することで，外部電極の平坦性を保つ。
本構造で高放熱化する場合には，平成９年９月号の「電
子材料（３７ページ）」に掲載されるFan-out型のBGAの
ようにスティフナと半導体素子の裏面を面位置にしてヒ
ートスプレッダを貼る，もしくは，特開平７ー２８３３
３６号公報や特開平８ー２０３９５８号公報に開示され
るように，スティフナを用いずにキャビティを設けたヒ
ートスプレッダだけを装着する。平成９年９月号の「電
子材料（６５〜６６ページ）」にはスティフナに要求さ
れる特性として十分な剛性を有することが必要であり，
一般的に0.25 mmから0.35 mmの厚みの銅合金かステンレ
ス鋼が採用されていると記載されている。さらに，ステ
ィフナと併用されるヒートスプレッダの素材は無酸素銅
や高熱伝導銅合金であると記載されている。また，特開
平９ー２１３８３７号公報に開示されるように，ヒート
スプレッダとして銅，アルミニウム，またはこれらの合
金を用いたFan-outタイプのBGAの構造がある。
【０００３】一方，日経マイクロデバイス(1989年9月号
96〜99ページ）によれば，従来のリードフレームを使用
した樹脂封止型のQuad Flat Package (QFP)やSOP (Sma
ll Outline Package)では，銅合金製のヒートスプレッ
ダをリードフレームのタイバーにかしめる，あるいはダ
イパッド部に接着するなどして，半導体装置の高放熱化
を図る例が紹介されている。これらのヒートスプレッダ
は，耐湿性の問題から封止樹脂中に内蔵させるタイプ
と，その上にアルミフィンを後付けする，あるいは実装
基板にはんだ実装するために表面に露出させるタイプが
ある。銅合金は半導体素子との線膨張係数差が大きいた
め，ヒートスプレッダの接合材としては，ヤング率低い
エポキシ系あるいはポリイミド系の接着材が用いられて
いる。
96〜99ページ）によれば，従来のリードフレームを使用
した樹脂封止型のQuad Flat Package (QFP)やSOP (Sma
ll Outline Package)では，銅合金製のヒートスプレッ
ダをリードフレームのタイバーにかしめる，あるいはダ
イパッド部に接着するなどして，半導体装置の高放熱化
を図る例が紹介されている。これらのヒートスプレッダ
は，耐湿性の問題から封止樹脂中に内蔵させるタイプ
と，その上にアルミフィンを後付けする，あるいは実装
基板にはんだ実装するために表面に露出させるタイプが
ある。銅合金は半導体素子との線膨張係数差が大きいた
め，ヒートスプレッダの接合材としては，ヤング率低い
エポキシ系あるいはポリイミド系の接着材が用いられて
いる。
【０００４】
【発明が解決しようとする課題】上記半導体装置の部材
の線膨張係数は，ヒートスプレッダ材として用いられる
銅合金が17×10~6/℃，アルミニウムが22×10~6/℃，ス
テンレスが17×10~6/℃，半導体素子であるシリコンが3
×10~6/℃，封止樹脂が12〜25×10~6/℃と互いに大きく
異なっている。このため，樹脂封止からの冷却や，信頼
性試験のための温度サイクル試験などでは，半導体装置
内部に熱応力が発生する。温度サイクル試験では，この
熱応力が繰り返し負荷されるため，ダイパッドやリード
フレームの端部から樹脂に疲労き裂が発生したり，ボン
ディングワイヤやテープ上の配線等が疲労により断線す
ることがある。また，基板実装後の温度サイクル試験や
電子機器内でのオン・オフの繰り返しでは，半導体装置
と実装基板の線膨張係数差によって，リードのはんだ接
合部やはんだバンプなどにも疲労破壊が生じることがあ
る。
の線膨張係数は，ヒートスプレッダ材として用いられる
銅合金が17×10~6/℃，アルミニウムが22×10~6/℃，ス
テンレスが17×10~6/℃，半導体素子であるシリコンが3
×10~6/℃，封止樹脂が12〜25×10~6/℃と互いに大きく
異なっている。このため，樹脂封止からの冷却や，信頼
性試験のための温度サイクル試験などでは，半導体装置
内部に熱応力が発生する。温度サイクル試験では，この
熱応力が繰り返し負荷されるため，ダイパッドやリード
フレームの端部から樹脂に疲労き裂が発生したり，ボン
ディングワイヤやテープ上の配線等が疲労により断線す
ることがある。また，基板実装後の温度サイクル試験や
電子機器内でのオン・オフの繰り返しでは，半導体装置
と実装基板の線膨張係数差によって，リードのはんだ接
合部やはんだバンプなどにも疲労破壊が生じることがあ
る。
【０００５】また，比較的チップサイズや発熱量の大き
いマイコンやASICを搭載する多ピン系のQFPでは，自己
インダクタンスが小さく高周波動作に向き，放熱性が高
いことから，銅合金系のリードフレームが使用されてき
た。しかしながら，素子との線膨張係数差が大きいた
め，ぺ付け材には，ヤング率低いエポキシ系の接着材
（銀ペーストなど）しか使用できす，小さいチップで用
いられているように熱伝導率の大きいはんだで接着する
ことが困難である。
いマイコンやASICを搭載する多ピン系のQFPでは，自己
インダクタンスが小さく高周波動作に向き，放熱性が高
いことから，銅合金系のリードフレームが使用されてき
た。しかしながら，素子との線膨張係数差が大きいた
め，ぺ付け材には，ヤング率低いエポキシ系の接着材
（銀ペーストなど）しか使用できす，小さいチップで用
いられているように熱伝導率の大きいはんだで接着する
ことが困難である。
【０００６】最近の小型携帯機器では，Chip Scale Pac
kage（CSP）と呼ばれる構造のはんだバンプで電気接続
をとる小型の半導体装置が増えている。CSPは，半導体
装置に占める素子の体積比率が大きく，見かけの線膨張
係数が素子側に近い。このため，CSPが多数搭載される
小型携帯機器の実装基板では，線膨張係数を従来の１５
×１０￣６／℃程度から8×10~6/℃程度に小さした低熱
膨張基板の使用が一般化し，使用される樹脂も低熱膨張
な材料が多くなっている。このため，銅合金を用いたヒ
ートスプレッダが装着，あるいは内蔵された半導体装置
では，低膨張基板との線膨張係数差は増すため，はんだ
接続部の寿命低下や樹脂クラックが生じる懸念がある。
kage（CSP）と呼ばれる構造のはんだバンプで電気接続
をとる小型の半導体装置が増えている。CSPは，半導体
装置に占める素子の体積比率が大きく，見かけの線膨張
係数が素子側に近い。このため，CSPが多数搭載される
小型携帯機器の実装基板では，線膨張係数を従来の１５
×１０￣６／℃程度から8×10~6/℃程度に小さした低熱
膨張基板の使用が一般化し，使用される樹脂も低熱膨張
な材料が多くなっている。このため，銅合金を用いたヒ
ートスプレッダが装着，あるいは内蔵された半導体装置
では，低膨張基板との線膨張係数差は増すため，はんだ
接続部の寿命低下や樹脂クラックが生じる懸念がある。
【０００７】本発明の目的は，上記の問題点のすくなく
とも一つを解決することにより、強度信頼性を確保しつ
つ，放熱性も高い半導体装置を提供することにある。
とも一つを解決することにより、強度信頼性を確保しつ
つ，放熱性も高い半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】上記の目的は、例えば、
樹脂封止型半導体装置を以下のように構成することによ
り解決される。すなわち，ヒートスプレッダ材として従
来より使用されてきた銅合金並の高い熱伝導率を持ちな
がら，銅合金に比べて小さい線膨張係数を持つように焼
結されたCu2OとCuの複合合金を用いる。Cu/Cu2O複合合
金では，Cu2Oの配合を増やすと線膨張係数，熱伝導率，
ヤング率が小さくなる（図９）。Cu/Cu2O複合合金の物
性を調査した範囲は，Cu2Oの配合比率で20〜80vol.％
で，このとき熱伝導率は280〜41W/(mK)，線膨張係数は1
3.8〜5.5×10~6/℃であった。たとえば，高放熱化のた
めに半導体で用いられている銅合金に匹敵する熱伝導率
150W/(mK)以上が必要な場合は，Cu2Oの配合比を20〜46
％にすれば良い。このとき，Cu/Cu2O複合合金の線膨張
係数は13.8〜10.5×10~6/℃程度となり，銅合金の線膨
張係数17×10~6/℃に比べチップの線膨張係数3×10~6/
℃に近くなる。しかしながら，応力緩和のために42allo
y並の線膨張係数4〜5×10~6/℃が必要な場合は，Cu/Cu2
O複合合金のCu2Oの配合比を80％にすれば，線膨張係数
で5.5×10~6/℃，熱伝導率で41W/(mK)が得られる。これ
は，42alloyの熱伝導率15W/(mK)に比べ，2.7倍も大き
い。このように，目的によって配合比率を自由に調整す
ればよい。
樹脂封止型半導体装置を以下のように構成することによ
り解決される。すなわち，ヒートスプレッダ材として従
来より使用されてきた銅合金並の高い熱伝導率を持ちな
がら，銅合金に比べて小さい線膨張係数を持つように焼
結されたCu2OとCuの複合合金を用いる。Cu/Cu2O複合合
金では，Cu2Oの配合を増やすと線膨張係数，熱伝導率，
ヤング率が小さくなる（図９）。Cu/Cu2O複合合金の物
性を調査した範囲は，Cu2Oの配合比率で20〜80vol.％
で，このとき熱伝導率は280〜41W/(mK)，線膨張係数は1
3.8〜5.5×10~6/℃であった。たとえば，高放熱化のた
めに半導体で用いられている銅合金に匹敵する熱伝導率
150W/(mK)以上が必要な場合は，Cu2Oの配合比を20〜46
％にすれば良い。このとき，Cu/Cu2O複合合金の線膨張
係数は13.8〜10.5×10~6/℃程度となり，銅合金の線膨
張係数17×10~6/℃に比べチップの線膨張係数3×10~6/
℃に近くなる。しかしながら，応力緩和のために42allo
y並の線膨張係数4〜5×10~6/℃が必要な場合は，Cu/Cu2
O複合合金のCu2Oの配合比を80％にすれば，線膨張係数
で5.5×10~6/℃，熱伝導率で41W/(mK)が得られる。これ
は，42alloyの熱伝導率15W/(mK)に比べ，2.7倍も大き
い。このように，目的によって配合比率を自由に調整す
ればよい。
【０００９】
【発明の実施の形態】本発明の第一実施例の半導体装置
の断面図を図１に示す。半導体素子１は絶縁テープ２の
表面に形成された配線３から延長されたビームリード４
と素子電極５で電気的に接続されており，バンプランド
６以外の配線３はレジスト７で被覆されている。バンプ
ランド６には外部端子としてバンプ状電極８が接続され
ている。ビームリード４と半導体素子１の電極５との接
続部は樹脂９によって封止されている。絶縁テープ２の
配線形成面の裏面には，接着層１０を介して金属製のス
ティフナ１１が接着されている。スティフナ材料として
は銅合金，アルミ合金，ステンレスなどが一般的であ
る。スティフナ１１と半導体素子１の上表面の一部に
は，Cu/Cu2O複合合金製の平板状のヒートスプレッダ１
２が接着層１３を介して接着されている。バンプ状電極
８は，実装基板２３のフットプリント２５に電気的に接
続される。半導体素子１への電気的なアクセスによって
生じる熱は半導体素子１の裏面からヒートスプレッダ１
２を介してスティフナ１１へ伝導し，バンプ状電極９を
介して実装基板２３へ放熱される。バンプ状電極９に
は，例えば，はんだを用いる。この実装基板２３が線膨
張係数が8×10~6/℃程度の低熱膨張基板である場合，第
一実施例の構成の半導体装置を用いれば，構成部材間の
線膨張係数差は縮小され，温度サイクル試験時や実環境
でのオン・オフサイクルに対し，はんだの接続寿命を向
上させることができる。図１の実施例において，金属製
のスティフナ１１の線膨張係数は17〜22×10~6/℃であ
るが，ヒートスプレッダと同じCu/Cu2O複合合金であれ
ば，ヒートスプレッダ，および絶縁テープ（線膨張係数
が約9×10~6/℃）との線膨張係数差が小さくなり，半導
体パッケージの信頼性をさらに高めることができる。
の断面図を図１に示す。半導体素子１は絶縁テープ２の
表面に形成された配線３から延長されたビームリード４
と素子電極５で電気的に接続されており，バンプランド
６以外の配線３はレジスト７で被覆されている。バンプ
ランド６には外部端子としてバンプ状電極８が接続され
ている。ビームリード４と半導体素子１の電極５との接
続部は樹脂９によって封止されている。絶縁テープ２の
配線形成面の裏面には，接着層１０を介して金属製のス
ティフナ１１が接着されている。スティフナ材料として
は銅合金，アルミ合金，ステンレスなどが一般的であ
る。スティフナ１１と半導体素子１の上表面の一部に
は，Cu/Cu2O複合合金製の平板状のヒートスプレッダ１
２が接着層１３を介して接着されている。バンプ状電極
８は，実装基板２３のフットプリント２５に電気的に接
続される。半導体素子１への電気的なアクセスによって
生じる熱は半導体素子１の裏面からヒートスプレッダ１
２を介してスティフナ１１へ伝導し，バンプ状電極９を
介して実装基板２３へ放熱される。バンプ状電極９に
は，例えば，はんだを用いる。この実装基板２３が線膨
張係数が8×10~6/℃程度の低熱膨張基板である場合，第
一実施例の構成の半導体装置を用いれば，構成部材間の
線膨張係数差は縮小され，温度サイクル試験時や実環境
でのオン・オフサイクルに対し，はんだの接続寿命を向
上させることができる。図１の実施例において，金属製
のスティフナ１１の線膨張係数は17〜22×10~6/℃であ
るが，ヒートスプレッダと同じCu/Cu2O複合合金であれ
ば，ヒートスプレッダ，および絶縁テープ（線膨張係数
が約9×10~6/℃）との線膨張係数差が小さくなり，半導
体パッケージの信頼性をさらに高めることができる。
【００１０】本発明の第二実施例の半導体装置の断面図
を図２に示す。半導体素子１は絶縁テープ２の表面に形
成された配線３から延長されたビームリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子としてバンプ状電極８が接続されている。
ビームリード４と半導体素子１の電極５との接続部は樹
脂９によって封止されている。絶縁テープ２の配線形成
面の裏面と半導体素子１の裏面には，接着層１０および
接着層１２を介してキャビティを設けたCu/Cu2O複合合
金製のヒートスプレッダ１２が接着されている。キャビ
ティは均一な厚さの板の切削加工か，あるいは型で焼結
するなどして形成することができる。図２では，スティ
フナとヒートスプレッダが一体となった構成であり，接
着層が一層削減されている。このため，放熱性は図１の
構成より優れる。
を図２に示す。半導体素子１は絶縁テープ２の表面に形
成された配線３から延長されたビームリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子としてバンプ状電極８が接続されている。
ビームリード４と半導体素子１の電極５との接続部は樹
脂９によって封止されている。絶縁テープ２の配線形成
面の裏面と半導体素子１の裏面には，接着層１０および
接着層１２を介してキャビティを設けたCu/Cu2O複合合
金製のヒートスプレッダ１２が接着されている。キャビ
ティは均一な厚さの板の切削加工か，あるいは型で焼結
するなどして形成することができる。図２では，スティ
フナとヒートスプレッダが一体となった構成であり，接
着層が一層削減されている。このため，放熱性は図１の
構成より優れる。
【００１１】本発明の第三実施例の半導体装置の断面図
を図３に示す。半導体素子１は絶縁テープ２の表面に形
成された配線３から延長されたビームリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子としてバンプ状電極８が接続されている。
ビームリード４と半導体素子１の電極５との接続部は樹
脂９によって封止されている。絶縁テープ２の配線形成
面の裏面と半導体素子１の裏面には，接着層１０および
接着層１２を介してキャビティを設けたCu/Cu2O複合合
金製のヒートスプレッダ１２が接着されている。キャビ
ティは均一な厚さの板を曲げ加工するなどして形成する
ことができる。図３では，ヒートスプレッダの厚さが均
一であり，軽量化の点から図２の構成より優れている。
を図３に示す。半導体素子１は絶縁テープ２の表面に形
成された配線３から延長されたビームリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子としてバンプ状電極８が接続されている。
ビームリード４と半導体素子１の電極５との接続部は樹
脂９によって封止されている。絶縁テープ２の配線形成
面の裏面と半導体素子１の裏面には，接着層１０および
接着層１２を介してキャビティを設けたCu/Cu2O複合合
金製のヒートスプレッダ１２が接着されている。キャビ
ティは均一な厚さの板を曲げ加工するなどして形成する
ことができる。図３では，ヒートスプレッダの厚さが均
一であり，軽量化の点から図２の構成より優れている。
【００１２】本発明の第四実施例の半導体装置の断面図
を図４に示す。半導体素子１は樹脂基板１７の表面に形
成された配線３から延長されたビームリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子としてバンプ状電極８が接続されている。
ビームリード４と半導体素子１の電極５との接続部は樹
脂９によって封止されている。樹脂基板１７の裏面，お
よび半導体素子１の裏面には，接着層１０を介してCu/C
u2O複合合金製の平板状のヒートスプレッダ１２が接着
されている。樹脂基板１７には内層に配線２０やスルー
ホール１８が設けられているため，複雑な配線の引き回
しが可能であり，テープを用いた図１から図３の構成よ
りも多くの出力端子を設けることができ，また内層にグ
ランドや電源を設けられることから，高周波での動作特
性にも優れる。
を図４に示す。半導体素子１は樹脂基板１７の表面に形
成された配線３から延長されたビームリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子としてバンプ状電極８が接続されている。
ビームリード４と半導体素子１の電極５との接続部は樹
脂９によって封止されている。樹脂基板１７の裏面，お
よび半導体素子１の裏面には，接着層１０を介してCu/C
u2O複合合金製の平板状のヒートスプレッダ１２が接着
されている。樹脂基板１７には内層に配線２０やスルー
ホール１８が設けられているため，複雑な配線の引き回
しが可能であり，テープを用いた図１から図３の構成よ
りも多くの出力端子を設けることができ，また内層にグ
ランドや電源を設けられることから，高周波での動作特
性にも優れる。
【００１３】本発明の第五実施例の半導体装置の断面図
を図５に示す。半導体素子１は樹脂基板１７に接着層２
１を介して搭載され，樹脂基板の配線２０と半導体素子
１はボンディングワイヤ１６で電気的な接続を行ってい
る。樹脂基板の下面に設けられたバンプ状電極８はスル
ーホール１８を介して樹脂基板上面の配線２０と電気的
に接続されている。樹脂基板の上面は樹脂９で封止さ
れ，その表面には接着層１５を介してCu/Cu2O複合合金
製のヒートスプレッダ１２が装着されている。樹脂基板
には放熱のためにサーマルビア１９が設けられ，バンプ
状電極を介して放熱する。
を図５に示す。半導体素子１は樹脂基板１７に接着層２
１を介して搭載され，樹脂基板の配線２０と半導体素子
１はボンディングワイヤ１６で電気的な接続を行ってい
る。樹脂基板の下面に設けられたバンプ状電極８はスル
ーホール１８を介して樹脂基板上面の配線２０と電気的
に接続されている。樹脂基板の上面は樹脂９で封止さ
れ，その表面には接着層１５を介してCu/Cu2O複合合金
製のヒートスプレッダ１２が装着されている。樹脂基板
には放熱のためにサーマルビア１９が設けられ，バンプ
状電極を介して放熱する。
【００１４】本発明の第六実施例の半導体装置の断面図
を図六に示す。半導体素子１はCu/Cu2O複合合金からな
るヒートスプレッダ１２にぺ付け材２１で接着され，ボ
ンディングワイヤ１６でリードフレームのリード２２と
電気接続が行われている。半導体素子１と電気接続部は
樹脂９で封止されている。リード２２は，実装基板２３
のフットプリント２５にはんだ２４で接続される。ヒー
トスプレッダ１２の裏面は，封止樹脂下面に露出してい
る。このヒートスプレッダ裏面を実装基板２３にはんだ
付けすることにより，高放熱化を図ることができる。ヒ
ートスプレッダ裏面がはんだ付けされる配線にはサーマ
ルビア２８が設けられ，基板内層の面状配線へ放熱を促
進する。第三実施例の半導体装置の従来例は，銅合金を
ヒートスプレッダに用いたQuad Flat Package (QFP)やS
mall Outline Package (SOP)などがある。外形が28mm角
の大型のQFPには，ASICやマイコンなど素子面積も比較
的大きいものが搭載される。この場合，ぺ付け材２に
は，剛性の大きいはんだを用いることができず，放熱性
を犠牲にして柔らかい銀ペーストを用いている。しかし
ながら，本発明のCu/Cu2O複合合金からなるリードフレ
ーム材を用いれば，熱伝導の良いはんだによるぺ付けも
可能となり，半導体装置の更なる高放熱化が可能とな
る。また，通常の高放熱パッケージのリードフレームに
は銅合金が用いられているが，リードフレームにCu/Cu2
O複合合金を用いれば，さらなる半導体装置の高信頼化
が図れる。
を図六に示す。半導体素子１はCu/Cu2O複合合金からな
るヒートスプレッダ１２にぺ付け材２１で接着され，ボ
ンディングワイヤ１６でリードフレームのリード２２と
電気接続が行われている。半導体素子１と電気接続部は
樹脂９で封止されている。リード２２は，実装基板２３
のフットプリント２５にはんだ２４で接続される。ヒー
トスプレッダ１２の裏面は，封止樹脂下面に露出してい
る。このヒートスプレッダ裏面を実装基板２３にはんだ
付けすることにより，高放熱化を図ることができる。ヒ
ートスプレッダ裏面がはんだ付けされる配線にはサーマ
ルビア２８が設けられ，基板内層の面状配線へ放熱を促
進する。第三実施例の半導体装置の従来例は，銅合金を
ヒートスプレッダに用いたQuad Flat Package (QFP)やS
mall Outline Package (SOP)などがある。外形が28mm角
の大型のQFPには，ASICやマイコンなど素子面積も比較
的大きいものが搭載される。この場合，ぺ付け材２に
は，剛性の大きいはんだを用いることができず，放熱性
を犠牲にして柔らかい銀ペーストを用いている。しかし
ながら，本発明のCu/Cu2O複合合金からなるリードフレ
ーム材を用いれば，熱伝導の良いはんだによるぺ付けも
可能となり，半導体装置の更なる高放熱化が可能とな
る。また，通常の高放熱パッケージのリードフレームに
は銅合金が用いられているが，リードフレームにCu/Cu2
O複合合金を用いれば，さらなる半導体装置の高信頼化
が図れる。
【００１５】本発明の第七実施例の半導体装置の断面図
を図７に示す。半導体素子１はCu/Cu2O複合合金からな
るヒートスプレッダ１２にぺ付け材２１で接着され，ボ
ンディングワイヤ１６でリードフレームのリード２２と
電気接続が行われている。半導体素子１と電気接続部は
樹脂９で封止されている。ヒートスプレッダ１２は，封
止樹脂に内蔵されている。
を図７に示す。半導体素子１はCu/Cu2O複合合金からな
るヒートスプレッダ１２にぺ付け材２１で接着され，ボ
ンディングワイヤ１６でリードフレームのリード２２と
電気接続が行われている。半導体素子１と電気接続部は
樹脂９で封止されている。ヒートスプレッダ１２は，封
止樹脂に内蔵されている。
【００１６】本発明の第八実施例の半導体装置の別の断
面図を図８に示す。半導体素子１はCu/Cu2O複合合金か
らなるヒートスプレッダ１２にフェイスダウンにぺ付け
材２１で接着され，ボンディングワイヤ１６でリードフ
レームのリード２２と電気接続が行われている。半導体
素子１と電気接続部は樹脂９で封止されている。ヒート
スプレッダ１２は，封止樹脂上部に露出している。図８
の場合，ヒートスプレッダ露出面に放熱フィン（図示せ
ず）を搭載すれば，更なる高放熱化を図ることができ
る。
面図を図８に示す。半導体素子１はCu/Cu2O複合合金か
らなるヒートスプレッダ１２にフェイスダウンにぺ付け
材２１で接着され，ボンディングワイヤ１６でリードフ
レームのリード２２と電気接続が行われている。半導体
素子１と電気接続部は樹脂９で封止されている。ヒート
スプレッダ１２は，封止樹脂上部に露出している。図８
の場合，ヒートスプレッダ露出面に放熱フィン（図示せ
ず）を搭載すれば，更なる高放熱化を図ることができ
る。
【００１７】
【発明の効果】本発明によれば、強度信頼性を確保しつ
つ，放熱性も高い半導体装置を提供することができる。
つ，放熱性も高い半導体装置を提供することができる。
【図１】本願発明の第一実施例の半導体装置において，
平板状のCu/Cu2O複合合金を用いたヒートスプレッダを
装着したテープ式BGAが基板に実装された断面図。
平板状のCu/Cu2O複合合金を用いたヒートスプレッダを
装着したテープ式BGAが基板に実装された断面図。
【図２】本願発明の第一実施例の半導体装置において，
板厚変化によってキャビティを形成したCu/Cu2O複合合
金を用いたヒートスプレッダを装着したテープ式BGAの
断面図。
板厚変化によってキャビティを形成したCu/Cu2O複合合
金を用いたヒートスプレッダを装着したテープ式BGAの
断面図。
【図３】本願発明の第一実施例の半導体装置において，
クランクによってキャビティを形成したCu/Cu2O複合合
金を用いたヒートスプレッダを装着したテープ式BGAの
断面図。
クランクによってキャビティを形成したCu/Cu2O複合合
金を用いたヒートスプレッダを装着したテープ式BGAの
断面図。
【図４】本願発明の第一実施例の半導体装置において，
平板状のCu/Cu2O複合合金を用いたヒートスプレッダを
装着した樹脂基板式BGAが基板に実装された断面図。
平板状のCu/Cu2O複合合金を用いたヒートスプレッダを
装着した樹脂基板式BGAが基板に実装された断面図。
【図５】本願発明の第二実施例の半導体装置において，
封止樹脂表面にCu/Cu2O複合合金を用いたヒートスプレ
ッダを装着した樹脂基板式BGAの断面図。
封止樹脂表面にCu/Cu2O複合合金を用いたヒートスプレ
ッダを装着した樹脂基板式BGAの断面図。
【図６】本願発明の第三実施例の半導体装置において，
半導体素子下面にCu/Cu2O複合合金を用いた露出型のヒ
ートスプレッダを接着したHQFPあるいは，HSOPの断面
図。
半導体素子下面にCu/Cu2O複合合金を用いた露出型のヒ
ートスプレッダを接着したHQFPあるいは，HSOPの断面
図。
【図７】本願発明の第三実施例の半導体装置において，
半導体素子下面にCu/Cu2O複合合金を用いた内蔵型のヒ
ートスプレッダを接着したHQFPあるいは，HSOPの断面
図。
半導体素子下面にCu/Cu2O複合合金を用いた内蔵型のヒ
ートスプレッダを接着したHQFPあるいは，HSOPの断面
図。
【図８】本願発明の第三実施例の半導体装置において，
半導体素子をフェイスダウンに搭載し，素子上面にCu/C
u2O複合合金を用いた露出型のヒートスプレッダを接着
したHQFPあるいは，HSOPの断面図。
半導体素子をフェイスダウンに搭載し，素子上面にCu/C
u2O複合合金を用いた露出型のヒートスプレッダを接着
したHQFPあるいは，HSOPの断面図。
１…半導体素子，２…絶縁テープ，３…絶縁テープ上の
配線，４…ビームリード，５…半導体素子の電極，６…
バンプランド，７…レジスト，８…バンプ状電極，９…
樹脂，１０…絶縁テープとスティフナ間の接着層，１１
…スティフナ，１２…Cu/Cu2O複合合金のヒートスプレ
ッダ，１３…ヒートスプレッダとスティフナ間の接着
層，１４…ヒートスプレッダ下と半導体素子の接着層，
１５…樹脂とヒートスプレッダ間の接着層，１６…ボン
ディングワイヤ，１７…樹脂基板，１８…樹脂基板のス
ルーホール，１９…樹脂基板のサーマルビア，２０…樹
脂基板の配線，２１…半導体素子と樹脂基板間の接着
層，２２…リードフレーム，２３…実装基板，２４…リ
ードと実装基板のはんだ接合部，２５…実装基板のフッ
トプリント，２６…実装基板のスルーホール，２７…リ
ードとヒートスプレッダの絶縁接着層，２７…実装基板
のサーマルビア。
配線，４…ビームリード，５…半導体素子の電極，６…
バンプランド，７…レジスト，８…バンプ状電極，９…
樹脂，１０…絶縁テープとスティフナ間の接着層，１１
…スティフナ，１２…Cu/Cu2O複合合金のヒートスプレ
ッダ，１３…ヒートスプレッダとスティフナ間の接着
層，１４…ヒートスプレッダ下と半導体素子の接着層，
１５…樹脂とヒートスプレッダ間の接着層，１６…ボン
ディングワイヤ，１７…樹脂基板，１８…樹脂基板のス
ルーホール，１９…樹脂基板のサーマルビア，２０…樹
脂基板の配線，２１…半導体素子と樹脂基板間の接着
層，２２…リードフレーム，２３…実装基板，２４…リ
ードと実装基板のはんだ接合部，２５…実装基板のフッ
トプリント，２６…実装基板のスルーホール，２７…リ
ードとヒートスプレッダの絶縁接着層，２７…実装基板
のサーマルビア。
Claims (5)
- 【請求項１】半導体素子と、一端が前記半導体素子の回
路形成面に電気的に接続された配線と、前記配線の他端
に電気的に接続された外部端子と、前記半導体素子の前
記回路形成面とは反対側に配設されたCu/Cu2O複合合金
を主構成材料とするヒートスプレッダと、前記配線およ
び前記配線と電気的に接続された領域に存在する樹脂
と、を備えた半導体装置。 - 【請求項２】請求項１において，前記Cu/Cu2O複合合金
のCu2O含有率が20〜80Vol.%である半導体装置。 - 【請求項３】請求項１において，該配線が絶縁性テープ
あるいは絶縁性樹脂基板の少なくとも一面に形成される
半導体装置。 - 【請求項４】半導体素子とマトリックス状に配置された
外部端子と該半導体素子と該外部端子とを電気的に接続
する配線と該半導体素子の回路面と電気接続部を封止樹
脂によって保護され，該封止樹脂の表面にヒートスプレ
ッダが搭載された半導体装置において，該ヒートスプレ
ッダがCu2Oを20〜80Vol.%含むCu/Cu2O複合合金であるこ
とを特徴とする半導体装置。 - 【請求項５】半導体素子とリードフレームと該半導体素
子と該リードフレームを電気的に接続するボンディング
ワイヤと該半導体素子の回路面と該ボンディングワイヤ
等の電気接続部を封止樹脂によって保護され，該半導体
素子の裏面にヒートスプレッダが搭載された半導体装置
において，該ヒートスプレッダがCu2Oを20〜80Vol.%含
むCu/Cu2O複合合金であることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024694A JP3561671B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024694A JP3561671B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210769A true JP2001210769A (ja) | 2001-08-03 |
| JP3561671B2 JP3561671B2 (ja) | 2004-09-02 |
Family
ID=18550637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000024694A Expired - Fee Related JP3561671B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561671B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210575A (ja) * | 2005-01-27 | 2006-08-10 | Kyocera Corp | 半導体素子用パッケージ |
| JP2014116409A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | 電子装置 |
| JP2017126668A (ja) * | 2016-01-14 | 2017-07-20 | 株式会社フジクラ | 半導体パッケージ |
-
2000
- 2000-01-28 JP JP2000024694A patent/JP3561671B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210575A (ja) * | 2005-01-27 | 2006-08-10 | Kyocera Corp | 半導体素子用パッケージ |
| JP4646642B2 (ja) * | 2005-01-27 | 2011-03-09 | 京セラ株式会社 | 半導体素子用パッケージ |
| JP2014116409A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | 電子装置 |
| JP2017126668A (ja) * | 2016-01-14 | 2017-07-20 | 株式会社フジクラ | 半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3561671B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876069B2 (en) | Ground plane for exposed package | |
| US6621160B2 (en) | Semiconductor device and mounting board | |
| US7342305B1 (en) | Thermally enhanced cavity-down integrated circuit package | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| US5710695A (en) | Leadframe ball grid array package | |
| JPH0883818A (ja) | 電子部品組立体 | |
| JP3542311B2 (ja) | 半導体装置 | |
| JPH11135679A (ja) | 電子装置および半導体パッケージ | |
| JP2958380B2 (ja) | 半導体装置 | |
| JP3561671B2 (ja) | 半導体装置 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JP2891426B2 (ja) | 半導体装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| US20080032454A1 (en) | Thermally Enhanced BGA Package Substrate Structure and Methods | |
| KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| JPS63173348A (ja) | 半導体装置 | |
| JP3127149B2 (ja) | 半導体装置 | |
| JPS6089945A (ja) | 封止半導体装置 | |
| JP3238906B2 (ja) | 半導体装置 | |
| TW432561B (en) | Multi-chip module packaging structure | |
| JPH0945804A (ja) | 半導体パッケージ | |
| JPH08274225A (ja) | 半導体部品 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPS61125142A (ja) | 電子装置 | |
| KR20000001487A (ko) | 고열방출 특성을 갖는 비지에이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140604 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |