JPS63173348A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63173348A JPS63173348A JP415687A JP415687A JPS63173348A JP S63173348 A JPS63173348 A JP S63173348A JP 415687 A JP415687 A JP 415687A JP 415687 A JP415687 A JP 415687A JP S63173348 A JPS63173348 A JP S63173348A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum nitride
- alumina
- nitride plate
- substrate
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 59
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 52
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 39
- 238000005219 brazing Methods 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 230000008646 thermal stress Effects 0.000 claims description 7
- 238000001816 cooling Methods 0.000 abstract description 13
- 239000004020 conductor Substances 0.000 abstract description 6
- 230000020169 heat generation Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 13
- 239000000945 filler Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は半導体装置に関する。
(従来の技術)
従来、電子機器に広く用いられている半導体装置は、第
5図で示すように表面及び内部に導体配線を施した絶縁
性の基板1の中央部に半導体チップ2を載置して、この
半導体チップ2を基板1の導体配線にワイヤボンディン
グで接続し、基板1の半導体チップ配置部を封止材(蓋
)3で封止したものである。
5図で示すように表面及び内部に導体配線を施した絶縁
性の基板1の中央部に半導体チップ2を載置して、この
半導体チップ2を基板1の導体配線にワイヤボンディン
グで接続し、基板1の半導体チップ配置部を封止材(蓋
)3で封止したものである。
そして、この半導体装置における基板1には、高電気絶
縁性を有し、機械的強度が高く経済性も良いことからセ
ラミックス材料が採用されており、一般にはアルミナ基
板が用いられている。
縁性を有し、機械的強度が高く経済性も良いことからセ
ラミックス材料が採用されており、一般にはアルミナ基
板が用いられている。
(発明が解決しようとする問題点)
しかして、半導体装置においては、半導体チップが発熱
するために半導体チップの熱により装置が熱せられて温
度上昇し、装置温度が半導体チップの許容温度を越える
と半導体チップの正常な動作がそこなわれてしまう。こ
のため、半導体チツブの熱による装置の温度上昇を抑制
して半導体チップの機能劣化の発生を防止する必要があ
る。
するために半導体チップの熱により装置が熱せられて温
度上昇し、装置温度が半導体チップの許容温度を越える
と半導体チップの正常な動作がそこなわれてしまう。こ
のため、半導体チツブの熱による装置の温度上昇を抑制
して半導体チップの機能劣化の発生を防止する必要があ
る。
しかるに、半導体チップの発熱に対する冷却を半導体装
置自身で行なう手段として、半導体チップの熱を基板に
伝導させて外部に放出させる方法がある。
置自身で行なう手段として、半導体チップの熱を基板に
伝導させて外部に放出させる方法がある。
しかしながら、従来の半導体装置におけるアルミナ基板
の熱伝導性(熱伝導率的20w/mk)は、半導体の熱
を良好に伝導して外部に放出し半導体装置の温度上昇を
確実に抑制するには不充分であり、特に高出力、高集積
度の半導体装置では装置の温度上昇により半導体の機能
劣化をひきおこす。そこで、従来の特に高出力、高集積
度の半導体装置においては、空冷式または水冷式の複雑
な構成をなす冷却装置を付帯させ、この冷却装置を用い
て半導体装置を冷却することにより温度上昇を抑制する
方法が採用されている。
の熱伝導性(熱伝導率的20w/mk)は、半導体の熱
を良好に伝導して外部に放出し半導体装置の温度上昇を
確実に抑制するには不充分であり、特に高出力、高集積
度の半導体装置では装置の温度上昇により半導体の機能
劣化をひきおこす。そこで、従来の特に高出力、高集積
度の半導体装置においては、空冷式または水冷式の複雑
な構成をなす冷却装置を付帯させ、この冷却装置を用い
て半導体装置を冷却することにより温度上昇を抑制する
方法が採用されている。
従って、従来の冷却装置を付帯した半導体装置はデバイ
スとして大型化するとともに価格が高くなるという問題
がある。
スとして大型化するとともに価格が高くなるという問題
がある。
本発明は前記事情に基づいてなされたもので、冷却装置
を不要又は簡略化として小型化および低価格化を図った
自己冷却能力が優れた高出力用の半導体装置を提供する
ことを目的とするものである。
を不要又は簡略化として小型化および低価格化を図った
自己冷却能力が優れた高出力用の半導体装置を提供する
ことを目的とするものである。
(問題点を解決するだの手段と作用)
前記目的を達成するために本発明の半導体装置は、開口
部が形成されたアルミナ基板と、このアルミナ基板の開
口部を覆ってアルミナ基板に接合された窒化アルミニウ
ム板と、前記アルミナ基板の開口部に位置して前記窒化
アルミニウム板に載置された半導体チップとを具備して
なることを特徴とするものである。
部が形成されたアルミナ基板と、このアルミナ基板の開
口部を覆ってアルミナ基板に接合された窒化アルミニウ
ム板と、前記アルミナ基板の開口部に位置して前記窒化
アルミニウム板に載置された半導体チップとを具備して
なることを特徴とするものである。
本発明の半導体装置の基本的な構成を第1図について説
明する。
明する。
図中11はアルミナ焼結体からなるアルミナ多層基板で
、このアルミナ多層基板11の中央部は例えば凹部とな
っており、この凹部の底部には開口部12が形成されて
いる。また、アルミナ多層基板11の表面及び内部には
導体配線が形成されている。13は窒化アルミニウム(
ARN)の焼結体からなる窒化アルミニウム板で、この
窒化アルミニウム板13はアルミナ多層基板11の底面
中央部に開口部12を覆って接合されている。窒化アル
ミニウムは熱伝導率(70〜260W/m k )がア
ルミナに比して非常に大きく放熱性に優れており、また
電気絶縁性も大変優れている。この窒化アルミニウム板
13の厚さは0.3〜3.0amである。14は半導体
チップ例えばSiチップで、この半導体チップ14はア
ルミナ多層基板11の開口部12においてアルミナ多層
基板11に接合された窒化アルミニウム板13に載置し
て設けられている。この半導体チップ14はワイヤ15
によりアルミナ多層基板11の導体配線と電気的に接続
されている(ワイヤボンディング)。また、S1チツプ
の熱膨張係数(3,7X10−6/’C)は窒化アルミ
ニウムの熱膨張係数(4,5X10−6 /’C)と近
似しているため、大形サイズのSiチップを直接ハンダ
付けにより載置することができる。アルミナ基板(熱膨
張係数7.Ox10−6/℃)の場合は、両者の熱膨張
係数差が大きくハンダ付は時の熱応力でSiチップを破
壊させることがある。16はFe−Ni合金などからな
る封止材で、この封止材16はアルミナ多層基板11の
凹部つまり半導体チップ配置部の上部を覆ってアルミナ
多層基板11の表面に接合されている。なお、17はア
ルミナ多層基板11の表面に取付けられた電気入出力用
端子ビンで、アルミナ多層基板11にろう付けされ、ア
ルミナ多層基板の内部導体配線と接続されている。
、このアルミナ多層基板11の中央部は例えば凹部とな
っており、この凹部の底部には開口部12が形成されて
いる。また、アルミナ多層基板11の表面及び内部には
導体配線が形成されている。13は窒化アルミニウム(
ARN)の焼結体からなる窒化アルミニウム板で、この
窒化アルミニウム板13はアルミナ多層基板11の底面
中央部に開口部12を覆って接合されている。窒化アル
ミニウムは熱伝導率(70〜260W/m k )がア
ルミナに比して非常に大きく放熱性に優れており、また
電気絶縁性も大変優れている。この窒化アルミニウム板
13の厚さは0.3〜3.0amである。14は半導体
チップ例えばSiチップで、この半導体チップ14はア
ルミナ多層基板11の開口部12においてアルミナ多層
基板11に接合された窒化アルミニウム板13に載置し
て設けられている。この半導体チップ14はワイヤ15
によりアルミナ多層基板11の導体配線と電気的に接続
されている(ワイヤボンディング)。また、S1チツプ
の熱膨張係数(3,7X10−6/’C)は窒化アルミ
ニウムの熱膨張係数(4,5X10−6 /’C)と近
似しているため、大形サイズのSiチップを直接ハンダ
付けにより載置することができる。アルミナ基板(熱膨
張係数7.Ox10−6/℃)の場合は、両者の熱膨張
係数差が大きくハンダ付は時の熱応力でSiチップを破
壊させることがある。16はFe−Ni合金などからな
る封止材で、この封止材16はアルミナ多層基板11の
凹部つまり半導体チップ配置部の上部を覆ってアルミナ
多層基板11の表面に接合されている。なお、17はア
ルミナ多層基板11の表面に取付けられた電気入出力用
端子ビンで、アルミナ多層基板11にろう付けされ、ア
ルミナ多層基板の内部導体配線と接続されている。
次にアルミナ多層基板11と窒化アルミニウム板13と
の接合構造について説明する。
の接合構造について説明する。
この接合構造として好ましいものは第2図ないし第4図
で示す3種類の構造が挙げられる。
で示す3種類の構造が挙げられる。
第2図で示す接合構造は、アルミナ多層基板11と窒化
アルミニウム板12とをろう材18を用いてろう付けに
より直接接合したものである。
アルミニウム板12とをろう材18を用いてろう付けに
より直接接合したものである。
ろう材18としてAQ−Cu−8n合金、AC)−Cu
−In合金などの低温のろう材を使用し、約−〇− 600℃の温度でろう付けを行なう。なお、アルミナ多
層基板11と窒化アルミニウム板13の夫々の接合面に
は、前処理としてMOメタライズを施した後にN+メッ
キを施してろう材が確実に溶着するようにする。この接
合構造によれば、低温でろう付けを行なっているので、
ろう付けの熱処理によりアルミナ多層基板11と窒化ア
ルミニウム板13に大きな熱的応力を生じさせることが
ない。アルミナ多層基板11と窒化アルミニウム板13
は比較的熱膨張係数差が大きく、そのため大きな熱応力
が生じると破損することが多いので、この破損を防止で
きる。
−In合金などの低温のろう材を使用し、約−〇− 600℃の温度でろう付けを行なう。なお、アルミナ多
層基板11と窒化アルミニウム板13の夫々の接合面に
は、前処理としてMOメタライズを施した後にN+メッ
キを施してろう材が確実に溶着するようにする。この接
合構造によれば、低温でろう付けを行なっているので、
ろう付けの熱処理によりアルミナ多層基板11と窒化ア
ルミニウム板13に大きな熱的応力を生じさせることが
ない。アルミナ多層基板11と窒化アルミニウム板13
は比較的熱膨張係数差が大きく、そのため大きな熱応力
が生じると破損することが多いので、この破損を防止で
きる。
第3図で示す接合構造は、アルミナ多層基板11と窒化
アルミニウム板13との間に環状をなす1個のスペーサ
19を介在させ、アルミナ多層基板11とスペーサ19
とをろう材18によるろう付けで接合し、また窒化アル
ミニウム板13とスペーサ19とを同じくろう付けによ
り接合したものである。スペーサ19にはアルミナと窒
化アルミニウムの両者の熱膨張係数を緩和する両者の中
間の熱膨張係数を有する材料などからなる板材を使用す
る。例えばCu単体からなる板、あるいはCu/Mo/
Cuクラツド材を用いる。Cu板は、熱膨張係数(18
x10−6/’C)は大きいが、塑性変形が著しく容易
であり熱応力を緩和する。スペーサ19の厚さは0.1
〜0.3WRである。ろう付けにはろう材18としてA
o−Cu汎用の共晶ろう材を使用し、約810℃の温度
でろう付を行なう。この共晶ろう材を用いた場合の利点
は拡散がよく、気密性に優れ低価格であるということで
ある。勿論、第2図で示す接合構造に用いる低温ろう材
を用いることもできる。
アルミニウム板13との間に環状をなす1個のスペーサ
19を介在させ、アルミナ多層基板11とスペーサ19
とをろう材18によるろう付けで接合し、また窒化アル
ミニウム板13とスペーサ19とを同じくろう付けによ
り接合したものである。スペーサ19にはアルミナと窒
化アルミニウムの両者の熱膨張係数を緩和する両者の中
間の熱膨張係数を有する材料などからなる板材を使用す
る。例えばCu単体からなる板、あるいはCu/Mo/
Cuクラツド材を用いる。Cu板は、熱膨張係数(18
x10−6/’C)は大きいが、塑性変形が著しく容易
であり熱応力を緩和する。スペーサ19の厚さは0.1
〜0.3WRである。ろう付けにはろう材18としてA
o−Cu汎用の共晶ろう材を使用し、約810℃の温度
でろう付を行なう。この共晶ろう材を用いた場合の利点
は拡散がよく、気密性に優れ低価格であるということで
ある。勿論、第2図で示す接合構造に用いる低温ろう材
を用いることもできる。
第4図で示す接合構造は、アルミナ多層基板11と窒化
アルミニウム板13との間に複数個例えば2個の環状を
なすスペーサ20.21を重ねて介在させ、アルミナ多
層基板11とスペーサ20、スペーサ20とスペーサ2
1、スペーサ21と窒化アルミニウム板13を夫々ろう
材18を用いたろう付けにより接合する。スペーサ20
には例えばFFet64%−N129%−GO17%合
金(コバール)、Fe58%−Ni42%合金などの材
料で形成した板材を使用し、スペーサ21には例えばM
OlWからなるものを使用する。
アルミニウム板13との間に複数個例えば2個の環状を
なすスペーサ20.21を重ねて介在させ、アルミナ多
層基板11とスペーサ20、スペーサ20とスペーサ2
1、スペーサ21と窒化アルミニウム板13を夫々ろう
材18を用いたろう付けにより接合する。スペーサ20
には例えばFFet64%−N129%−GO17%合
金(コバール)、Fe58%−Ni42%合金などの材
料で形成した板材を使用し、スペーサ21には例えばM
OlWからなるものを使用する。
これらの材料で形成するスペーサ20.21の熱膨張係
数は夫々6〜7×10〜6/℃、4/6×10−6/’
Cであり、アルミナ多層基板11、窒化アルミニウム基
板のそれに近似させる。その厚さは0.1〜0.3mで
ある。ろう材18は第3図で示す接合構造に用いるもの
と同様である。この接合構造によれば、接合面積が大き
くてもろう付けにて生じた熱応力をスペーサ20.21
が吸収してA120a 、AINの各セラミック基板に
作用することを阻止してセラミックスのクラックの発生
を防止できる。
数は夫々6〜7×10〜6/℃、4/6×10−6/’
Cであり、アルミナ多層基板11、窒化アルミニウム基
板のそれに近似させる。その厚さは0.1〜0.3mで
ある。ろう材18は第3図で示す接合構造に用いるもの
と同様である。この接合構造によれば、接合面積が大き
くてもろう付けにて生じた熱応力をスペーサ20.21
が吸収してA120a 、AINの各セラミック基板に
作用することを阻止してセラミックスのクラックの発生
を防止できる。
アルミナ多層基板11と窒化アルミニウム板13との接
合部の大きざによりそこに発生する熱応力が異なるため
に、接合部の大きさに応じて各接合構造を選択的に採用
する。
合部の大きざによりそこに発生する熱応力が異なるため
に、接合部の大きさに応じて各接合構造を選択的に採用
する。
しかして、本発明の半導体装置はアルミナ多層基板11
に接合した窒化アルミニウム板13に半一〇− 導体チップ14を載置しているので、半導体チップ14
の発熱が高い熱伝導性を有する窒化アルミニウム板13
によって良好に伝導され外部に放出される。このため、
この半導体装置は半導体チップ14の発熱による装置の
温度上昇を確実に抑制でき、低出力、低集積度のものは
勿論のこと高出力、高集積度ものにおいても複雑な構成
の空冷式あるいは水冷式の冷却装置を付帯させる必要が
なくなり、装置の小形化、低価格化が達成できる。
に接合した窒化アルミニウム板13に半一〇− 導体チップ14を載置しているので、半導体チップ14
の発熱が高い熱伝導性を有する窒化アルミニウム板13
によって良好に伝導され外部に放出される。このため、
この半導体装置は半導体チップ14の発熱による装置の
温度上昇を確実に抑制でき、低出力、低集積度のものは
勿論のこと高出力、高集積度ものにおいても複雑な構成
の空冷式あるいは水冷式の冷却装置を付帯させる必要が
なくなり、装置の小形化、低価格化が達成できる。
また、半導体チップ14を窒化アルミニウム板13に直
接載置でき、その作業性及び信頼性を向上させることが
できる。勿論、基板としてアルミナ多層基板11及び窒
化アルミニウム基板13を用いているので、機械的強度
が優れ耐熱性も良いという利点も得られる。
接載置でき、その作業性及び信頼性を向上させることが
できる。勿論、基板としてアルミナ多層基板11及び窒
化アルミニウム基板13を用いているので、機械的強度
が優れ耐熱性も良いという利点も得られる。
なお、本発明はDIR(Dual
Inline Packaqe)、
PGA(Pin Grid Array)、;yラ
ットパッケージなどの半導体装置に広く適用できる。
ットパッケージなどの半導体装置に広く適用できる。
(実施例)
本発明例としてアルミナ多層基板(開口部12×12M
)に第3図で示す接合構造で窒化アルミニウム板(16
x16xt0.635姻)をAΩ−CU共晶ろう材で接
合した。スペーサにはCu板(ロ16×口12×to、
15m)を用いた。そして、窒化アルミニウム板に寸法
が10×10厘の81チツプ(LSI)を載置して半導
体装置を製作した。この半導体装置に電流を通じて5w
の消費電力のもとて過度熱抵抗を測定した結果、自然対
流の場合16,9℃/W、ヒートシンク取付け(2m/
sec空冷)の場合4.0’C/Wであった。
)に第3図で示す接合構造で窒化アルミニウム板(16
x16xt0.635姻)をAΩ−CU共晶ろう材で接
合した。スペーサにはCu板(ロ16×口12×to、
15m)を用いた。そして、窒化アルミニウム板に寸法
が10×10厘の81チツプ(LSI)を載置して半導
体装置を製作した。この半導体装置に電流を通じて5w
の消費電力のもとて過度熱抵抗を測定した結果、自然対
流の場合16,9℃/W、ヒートシンク取付け(2m/
sec空冷)の場合4.0’C/Wであった。
従来例として第5図に示すアルミナ多層基板を使用し、
この基板に寸法が10×10#であるS1チツプを載置
して上記に相当する半導体装置の場合には、夫々28.
6℃/W、13.2℃/Wであった。本発明の半導体装
置では、いずれの冷却方式においても従来基板と比較し
て放熱性が著しく改良され、半導体の高出力°化、品値
信頼性、高寿命化が達成された。
この基板に寸法が10×10#であるS1チツプを載置
して上記に相当する半導体装置の場合には、夫々28.
6℃/W、13.2℃/Wであった。本発明の半導体装
置では、いずれの冷却方式においても従来基板と比較し
て放熱性が著しく改良され、半導体の高出力°化、品値
信頼性、高寿命化が達成された。
以上説明したように本発明の半導体装置によれば、アル
ミナ基板と窒化アルミニウム板を組合わせた基板構造を
採用して自己冷却能力に優れているので、特別に冷却装
置を付帯させる必要がなく高出力でかつ小型で安価に製
作できる。
ミナ基板と窒化アルミニウム板を組合わせた基板構造を
採用して自己冷却能力に優れているので、特別に冷却装
置を付帯させる必要がなく高出力でかつ小型で安価に製
作できる。
第1図は本発明の半導体装置を示す断面図、第2図ない
し第4図は本発明の半導体装置におけるアルミナ多層基
板と窒化アルミニウム板との接合構造を示す断面図、第
5図は従来の半導体装置を示す断面図である。 11・・・アルミナ多層基板、13・・・窒化アルミニ
ウム板、14・・・半導体チップ。 出願人代理人 弁理士 鈴江武彦 第1因 第2図 第3図 第4区 第5囚
し第4図は本発明の半導体装置におけるアルミナ多層基
板と窒化アルミニウム板との接合構造を示す断面図、第
5図は従来の半導体装置を示す断面図である。 11・・・アルミナ多層基板、13・・・窒化アルミニ
ウム板、14・・・半導体チップ。 出願人代理人 弁理士 鈴江武彦 第1因 第2図 第3図 第4区 第5囚
Claims (3)
- (1)開口部が形成されたアルミナ基板と、このアルミ
ナ基板の開口部を覆つてアルミナ基板に接合された窒化
アルミニウム板と、前記アルミナ基板の開口部に位置し
て前記窒化アルミニウム板に載置された半導体チップと
を具備してなることを特徴とする半導体装置。 - (2)窒化アルミニウム板はアルミナ基板に直接ろう付
けされている特許請求の範囲第1項に記載の半導体装置
。 - (3)アルミナ基板と窒化アルミニウム板との間にろう
付けに伴なう熱応力緩和用のスペーサが介在され、アル
ミナ基板とスペーサおよび窒化アルミニウム板とスペー
サとが夫々ろう付けされている特許請求の範囲第1項記
載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62004156A JPH0815189B2 (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62004156A JPH0815189B2 (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63173348A true JPS63173348A (ja) | 1988-07-16 |
JPH0815189B2 JPH0815189B2 (ja) | 1996-02-14 |
Family
ID=11576887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62004156A Expired - Lifetime JPH0815189B2 (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0815189B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02192198A (ja) * | 1989-01-20 | 1990-07-27 | Nippon Cement Co Ltd | Icチップ搭載多層配線基板 |
US5885853A (en) * | 1990-06-22 | 1999-03-23 | Digital Equipment Corporation | Hollow chip package and method of manufacture |
WO1999025022A1 (en) * | 1997-11-10 | 1999-05-20 | Parker-Hannifin Corporation | Non-electrically conductive thermal dissipator for electronic components |
US6705388B1 (en) | 1997-11-10 | 2004-03-16 | Parker-Hannifin Corporation | Non-electrically conductive thermal dissipator for electronic components |
US6838758B1 (en) * | 2000-05-10 | 2005-01-04 | Advanced Micro Devices, Inc. | Package and method for making an underfilled integrated circuit |
JP2006093472A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | 回路基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62290158A (ja) * | 1986-06-09 | 1987-12-17 | Ngk Spark Plug Co Ltd | 半導体素子塔載部のセラミツクの接合構造 |
JPS6334962A (ja) * | 1986-07-30 | 1988-02-15 | Hitachi Ltd | パツケ−ジ構造体 |
-
1987
- 1987-01-13 JP JP62004156A patent/JPH0815189B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62290158A (ja) * | 1986-06-09 | 1987-12-17 | Ngk Spark Plug Co Ltd | 半導体素子塔載部のセラミツクの接合構造 |
JPS6334962A (ja) * | 1986-07-30 | 1988-02-15 | Hitachi Ltd | パツケ−ジ構造体 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02192198A (ja) * | 1989-01-20 | 1990-07-27 | Nippon Cement Co Ltd | Icチップ搭載多層配線基板 |
US5885853A (en) * | 1990-06-22 | 1999-03-23 | Digital Equipment Corporation | Hollow chip package and method of manufacture |
WO1999025022A1 (en) * | 1997-11-10 | 1999-05-20 | Parker-Hannifin Corporation | Non-electrically conductive thermal dissipator for electronic components |
US6705388B1 (en) | 1997-11-10 | 2004-03-16 | Parker-Hannifin Corporation | Non-electrically conductive thermal dissipator for electronic components |
US6838758B1 (en) * | 2000-05-10 | 2005-01-04 | Advanced Micro Devices, Inc. | Package and method for making an underfilled integrated circuit |
JP2006093472A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | 回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JPH0815189B2 (ja) | 1996-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3690171B2 (ja) | 複合材料とその製造方法及び用途 | |
JP5572678B2 (ja) | クラッド型ベースプレートを含む半導体装置 | |
US20120175755A1 (en) | Semiconductor device including a heat spreader | |
US7005734B2 (en) | Double-sided cooling isolated packaged power semiconductor device | |
KR100352993B1 (ko) | 복합재료 및 그 용도 | |
JP2002203942A (ja) | パワー半導体モジュール | |
WO2007145303A1 (ja) | 半導体モジュールおよびその製造方法 | |
JP2003264265A (ja) | 電力用半導体装置 | |
JPH04192552A (ja) | 半導体素子用パッケージ | |
JP4645406B2 (ja) | 半導体装置 | |
US20120235293A1 (en) | Semiconductor device including a base plate | |
JPH04162756A (ja) | 半導体モジュール | |
US20060043550A1 (en) | Hermetic semiconductor package | |
JP5845634B2 (ja) | 半導体装置 | |
JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
JP2001035968A (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
JPS63173348A (ja) | 半導体装置 | |
Barlow et al. | High-temperature high-power packaging techniques for HEV traction applications | |
JP2865496B2 (ja) | マルチチップモジュール | |
JP2015026667A (ja) | 半導体モジュール | |
JP3561671B2 (ja) | 半導体装置 | |
JP2005285885A (ja) | 半導体装置 | |
JPH0574985A (ja) | 半導体素子の実装構造 | |
JP4544724B2 (ja) | 半導体装置 | |
JP3552623B2 (ja) | 複合材料及びそれを用いた半導体装置用放熱板 |