JPH08250827A - 半導体装置用パッケージ及びその製造方法並びに半導体装置 - Google Patents
半導体装置用パッケージ及びその製造方法並びに半導体装置Info
- Publication number
- JPH08250827A JPH08250827A JP7048079A JP4807995A JPH08250827A JP H08250827 A JPH08250827 A JP H08250827A JP 7048079 A JP7048079 A JP 7048079A JP 4807995 A JP4807995 A JP 4807995A JP H08250827 A JPH08250827 A JP H08250827A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- surface side
- resin film
- substrate body
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】 半導体素子が搭載される搭載面側に、ファイ
ンな導体パターンを容易に形成し得る半導体装置用パッ
ケージを提供する。 【構成】 半導体素子１６が搭載される搭載面側に形成
された搭載面側導体パターン１８と外部接続端子２６が
装着される端子用パッド２４とが基板本体１０を挟んで
形成されている半導体装置用パッケージにおいて、該搭
載面側導体パターン１８が一面側に形成された樹脂フィ
ルム１２と、一面側に形成された端子用パッド２４と他
面側に形成された中間導体パターンとがビア２０によっ
て接続された基板本体１０とが設けられ、且つ樹脂フィ
ルム１２の他面側が基板本体１０の他面側に接着剤層１
４によって接合されていると共に、樹脂フィルム１２の
搭載面側導体パターン１８と基板本体１０の中間導体パ
ターンとが、樹脂フィルム１２及び接着剤層１４を貫通
するスルーホール内に充填された導電性ペーストから成
る充填層３０によって電気的に接続されていることを特
徴とする。
ンな導体パターンを容易に形成し得る半導体装置用パッ
ケージを提供する。 【構成】 半導体素子１６が搭載される搭載面側に形成
された搭載面側導体パターン１８と外部接続端子２６が
装着される端子用パッド２４とが基板本体１０を挟んで
形成されている半導体装置用パッケージにおいて、該搭
載面側導体パターン１８が一面側に形成された樹脂フィ
ルム１２と、一面側に形成された端子用パッド２４と他
面側に形成された中間導体パターンとがビア２０によっ
て接続された基板本体１０とが設けられ、且つ樹脂フィ
ルム１２の他面側が基板本体１０の他面側に接着剤層１
４によって接合されていると共に、樹脂フィルム１２の
搭載面側導体パターン１８と基板本体１０の中間導体パ
ターンとが、樹脂フィルム１２及び接着剤層１４を貫通
するスルーホール内に充填された導電性ペーストから成
る充填層３０によって電気的に接続されていることを特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用パッケージ
及びその製造方法並びに半導体装置に関し、更に詳細に
は半導体素子が搭載される搭載面側に形成された搭載面
側導体パターンと外部接続端子が装着される端子装着部
とが基板本体を挟んで形成されている半導体装置用パッ
ケージ及びその製造方法、並びに前記半導体装置用パッ
ケージに半導体素子が搭載された半導体装置に関する。
及びその製造方法並びに半導体装置に関し、更に詳細に
は半導体素子が搭載される搭載面側に形成された搭載面
側導体パターンと外部接続端子が装着される端子装着部
とが基板本体を挟んで形成されている半導体装置用パッ
ケージ及びその製造方法、並びに前記半導体装置用パッ
ケージに半導体素子が搭載された半導体装置に関する。
【０００２】
【従来の技術】半導体装置用パッケージの半導体素子が
搭載される基板本体には、セラミック基板やガラス繊維
強化樹脂基板が用いられている。かかる基板本体のう
ち、図６にガラス繊維強化樹脂から成る樹脂基板１００
を用いた半導体装置用パッケージの一例を示す。図６に
おいて、樹脂基板１００の半導体素子１０２を搭載する
搭載面側に形成された搭載面側導体パターン１０４と、
樹脂基板１００の搭載面と反対面側に形成された、外部
接続端子１０６、１０６・・が装着される端子用パッド
１０８、１０８・・とは樹脂基板１００内に形成された
ビア１１０、１１０・・によって接続されている。更
に、樹脂基板１００に搭載された半導体素子１０２は、
封止樹脂層１１４によって封止され、半導体装置が形成
される。尚、図６に示す半導体素子１０２は、搭載面側
導体パターン１０４にワイヤ１１２によってワイヤボン
ディングされている。
搭載される基板本体には、セラミック基板やガラス繊維
強化樹脂基板が用いられている。かかる基板本体のう
ち、図６にガラス繊維強化樹脂から成る樹脂基板１００
を用いた半導体装置用パッケージの一例を示す。図６に
おいて、樹脂基板１００の半導体素子１０２を搭載する
搭載面側に形成された搭載面側導体パターン１０４と、
樹脂基板１００の搭載面と反対面側に形成された、外部
接続端子１０６、１０６・・が装着される端子用パッド
１０８、１０８・・とは樹脂基板１００内に形成された
ビア１１０、１１０・・によって接続されている。更
に、樹脂基板１００に搭載された半導体素子１０２は、
封止樹脂層１１４によって封止され、半導体装置が形成
される。尚、図６に示す半導体素子１０２は、搭載面側
導体パターン１０４にワイヤ１１２によってワイヤボン
ディングされている。
【０００３】図６に示す半導体装置用パッケージを構成
する基板本体としての樹脂基板１００は、銅箔が両面に
接合されたガラス繊維強化樹脂板にスルーホールを穿設
した後、樹脂板に金属めっきを施しスルーホール内に銅
めっき層を形成してビア１１０、１００・・を形成す
る。このビア１１０、１１０・・を形成する銅めっき層
は、通常、無電解めっきを施した後に、更に電解めっき
を施すことによって形成される。かかる銅めっきによっ
て、銅箔上にも所定厚さの銅めっき層が積層される。そ
の後、銅めっき層が上面に積層された銅箔に、エッチン
グを施して搭載面側導体パターン１０４と端子用パッド
１０８、１０８・・とを形成する。尚、外部接続端子１
０６、１０６・・が装着される面には、外部接続端子１
０６、１０６・・を装着する部分を除きソルダーレジス
ト１１６を塗布する。
する基板本体としての樹脂基板１００は、銅箔が両面に
接合されたガラス繊維強化樹脂板にスルーホールを穿設
した後、樹脂板に金属めっきを施しスルーホール内に銅
めっき層を形成してビア１１０、１００・・を形成す
る。このビア１１０、１１０・・を形成する銅めっき層
は、通常、無電解めっきを施した後に、更に電解めっき
を施すことによって形成される。かかる銅めっきによっ
て、銅箔上にも所定厚さの銅めっき層が積層される。そ
の後、銅めっき層が上面に積層された銅箔に、エッチン
グを施して搭載面側導体パターン１０４と端子用パッド
１０８、１０８・・とを形成する。尚、外部接続端子１
０６、１０６・・が装着される面には、外部接続端子１
０６、１０６・・を装着する部分を除きソルダーレジス
ト１１６を塗布する。
【０００４】
【発明が解決しようとする課題】この様にして形成した
図６に示す半導体装置用パッケージは、基板本体がガラ
ス繊維強化樹脂によって形成されている樹脂基板１００
であるため、軽量で且つ簡単な構造とすることができ
る。ところで、ビア１１０、１１０・・は、図７に示す
如く、樹脂基板１００に穿設されたスルーホール１１６
の内壁面に直接形成された銅めっき層１１８によって構
成される。かかるビア１１０は、前述した様に、スルー
ホールを穿設した樹脂板に銅めっきを施して形成される
ため、外部接続端子１０６、１０６・・が設けられる端
子パッド１０８、１０８・・を形成する部分にも銅めっ
き層を形成する。この端子パッド１０８の各々には、外
部接続端子１０６を装着する際に、熱等が加えられるた
め、端子パッド１０８の熱等に対する耐久性を向上すべ
く、端子パッドの厚さ（銅めっき層の厚さ）を厚くする
ことが要求される。また、スルーホール内の銅めっき層
も、耐久性を向上させるべく厚くする必要がある。
図６に示す半導体装置用パッケージは、基板本体がガラ
ス繊維強化樹脂によって形成されている樹脂基板１００
であるため、軽量で且つ簡単な構造とすることができ
る。ところで、ビア１１０、１１０・・は、図７に示す
如く、樹脂基板１００に穿設されたスルーホール１１６
の内壁面に直接形成された銅めっき層１１８によって構
成される。かかるビア１１０は、前述した様に、スルー
ホールを穿設した樹脂板に銅めっきを施して形成される
ため、外部接続端子１０６、１０６・・が設けられる端
子パッド１０８、１０８・・を形成する部分にも銅めっ
き層を形成する。この端子パッド１０８の各々には、外
部接続端子１０６を装着する際に、熱等が加えられるた
め、端子パッド１０８の熱等に対する耐久性を向上すべ
く、端子パッドの厚さ（銅めっき層の厚さ）を厚くする
ことが要求される。また、スルーホール内の銅めっき層
も、耐久性を向上させるべく厚くする必要がある。
【０００５】しかし、銅めっき層１１８を厚くすると、
予めガラス繊維強化樹脂板上に形成された銅箔上に、銅
めっき層１１８が積層されるため、搭載面側導体パター
ン１０４を形成する銅層も厚くなる。このため、厚い銅
層にエッチングを施して導体パターンを形成した場合、
図８に示す如く、導体パターンの横断面形状は台形状と
なって、導体パターンのファイン化には限界がある。
尚、図８において、銅層の厚さは、銅めっき層１１８と
銅箔の部分１２０との合計厚さＴである。
予めガラス繊維強化樹脂板上に形成された銅箔上に、銅
めっき層１１８が積層されるため、搭載面側導体パター
ン１０４を形成する銅層も厚くなる。このため、厚い銅
層にエッチングを施して導体パターンを形成した場合、
図８に示す如く、導体パターンの横断面形状は台形状と
なって、導体パターンのファイン化には限界がある。
尚、図８において、銅層の厚さは、銅めっき層１１８と
銅箔の部分１２０との合計厚さＴである。
【０００６】一方、半導体素子１０２においては、半導
体素子の電極が搭載される基板本体の搭載面側導体パタ
ーンの所定箇所に直接接合できるように、半導体素子１
０２の電極にはんだボール等の接続端子が設けられた、
いわゆるフリップチップ方式の半導体素子が採用されつ
つある。このため、半導体装置用パッケージを構成する
基板本体の搭載面側導体パターン１０４の更なるファイ
ン化が要請されている。そこで、本発明の目的は、半導
体素子が搭載される搭載面側に、ファインな導体パター
ンを容易に形成し得る半導体装置用パッケージ及びその
製造方法並びに半導体装置を提供することにある。
体素子の電極が搭載される基板本体の搭載面側導体パタ
ーンの所定箇所に直接接合できるように、半導体素子１
０２の電極にはんだボール等の接続端子が設けられた、
いわゆるフリップチップ方式の半導体素子が採用されつ
つある。このため、半導体装置用パッケージを構成する
基板本体の搭載面側導体パターン１０４の更なるファイ
ン化が要請されている。そこで、本発明の目的は、半導
体素子が搭載される搭載面側に、ファインな導体パター
ンを容易に形成し得る半導体装置用パッケージ及びその
製造方法並びに半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明者は、前記目的を
達成すべく検討したところ、エッチングが施される銅層
の厚さを薄くし、導体パターンの横断面形状を可及的に
矩形に形成することが有効ではあるが、ビア１１０を形
成する銅めっき層１１８の厚さを薄くすると、端子パッ
ド１０８の厚さも薄くなるため、端子パッド１０８及び
ビアの銅めっき層の熱等に対する耐久性が低下する。一
方、半導体素子が搭載される搭載面側導体パターンに比
較して、ビア１１０及び端子パッド１０８の形成密度は
粗い。このため、ファインパターン化が要求される搭載
面側導体パターンを形成する部材と、端子パッド１０８
及びビア１１０を形成する部材とを分離し、各部材に所
定の導体パターンやビア等を形成した後に、搭載面側導
体パターンを形成した部材とビア等を形成した部材とを
接合し両者を電気的に接続することが前記目的を達成す
る上で有効であると考え検討した結果、本発明に到達し
た。
達成すべく検討したところ、エッチングが施される銅層
の厚さを薄くし、導体パターンの横断面形状を可及的に
矩形に形成することが有効ではあるが、ビア１１０を形
成する銅めっき層１１８の厚さを薄くすると、端子パッ
ド１０８の厚さも薄くなるため、端子パッド１０８及び
ビアの銅めっき層の熱等に対する耐久性が低下する。一
方、半導体素子が搭載される搭載面側導体パターンに比
較して、ビア１１０及び端子パッド１０８の形成密度は
粗い。このため、ファインパターン化が要求される搭載
面側導体パターンを形成する部材と、端子パッド１０８
及びビア１１０を形成する部材とを分離し、各部材に所
定の導体パターンやビア等を形成した後に、搭載面側導
体パターンを形成した部材とビア等を形成した部材とを
接合し両者を電気的に接続することが前記目的を達成す
る上で有効であると考え検討した結果、本発明に到達し
た。
【０００８】すなわち、本発明は、半導体素子が搭載さ
れる搭載面側に形成された搭載面側導体パターンと外部
接続端子が装着される端子装着部とが基板本体を挟んで
形成されている半導体装置用パッケージにおいて、該搭
載面側導体パターンが一面側に形成された絶縁性の樹脂
フィルムと、一面側に形成された端子装着部と他面側に
形成された中間導体パターンとがビアによって接続され
た基板本体とが設けられ、且つ前記樹脂フィルムの他面
側が基板本体の他面側に接着剤層によって接合されてい
ると共に、前記樹脂フィルムの搭載面側導体パターンと
基板本体の中間導体パターンとが、樹脂フィルム及び接
着剤層を貫通するスルーホールを介して電気的に接続さ
れていることを特徴とする半導体装置用パッケージにあ
る。
れる搭載面側に形成された搭載面側導体パターンと外部
接続端子が装着される端子装着部とが基板本体を挟んで
形成されている半導体装置用パッケージにおいて、該搭
載面側導体パターンが一面側に形成された絶縁性の樹脂
フィルムと、一面側に形成された端子装着部と他面側に
形成された中間導体パターンとがビアによって接続され
た基板本体とが設けられ、且つ前記樹脂フィルムの他面
側が基板本体の他面側に接着剤層によって接合されてい
ると共に、前記樹脂フィルムの搭載面側導体パターンと
基板本体の中間導体パターンとが、樹脂フィルム及び接
着剤層を貫通するスルーホールを介して電気的に接続さ
れていることを特徴とする半導体装置用パッケージにあ
る。
【０００９】また、本発明は、半導体素子が搭載される
搭載面側に形成された搭載面側導体パターンと外部接続
端子が装着される端子装着部とが基板本体を挟んで形成
されている半導体装置用パッケージを製造する際に、一
面側に形成された端子装着部と他面側に形成された中間
導体パターンとがビアによって接続された基板本体を得
た後、前記搭載面側導体パターンが一面側に形成された
絶縁性の樹脂フィルムの他面側を、前記中間導体パター
ンが形成された基板本体の他面側に接着剤層によって接
合し、次いで樹脂フィルムの搭載面側導体パターンと基
板本体の中間導体パターンとを、樹脂フィルム及び接着
剤層を貫通するスルーホールを介して電気的に接続する
ことを特徴とする半導体装置用パッケージの製造方法に
ある。更に、本発明は、前記半導体装置用パッケージを
構成する樹脂フィルムの一面側に形成された搭載面側導
体パターンの所定位置に半導体素子が搭載されていると
共に、前記半導体素子が樹脂封止されていることを特徴
とする半導体装置でもある。
搭載面側に形成された搭載面側導体パターンと外部接続
端子が装着される端子装着部とが基板本体を挟んで形成
されている半導体装置用パッケージを製造する際に、一
面側に形成された端子装着部と他面側に形成された中間
導体パターンとがビアによって接続された基板本体を得
た後、前記搭載面側導体パターンが一面側に形成された
絶縁性の樹脂フィルムの他面側を、前記中間導体パター
ンが形成された基板本体の他面側に接着剤層によって接
合し、次いで樹脂フィルムの搭載面側導体パターンと基
板本体の中間導体パターンとを、樹脂フィルム及び接着
剤層を貫通するスルーホールを介して電気的に接続する
ことを特徴とする半導体装置用パッケージの製造方法に
ある。更に、本発明は、前記半導体装置用パッケージを
構成する樹脂フィルムの一面側に形成された搭載面側導
体パターンの所定位置に半導体素子が搭載されていると
共に、前記半導体素子が樹脂封止されていることを特徴
とする半導体装置でもある。
【００１０】かかる構成を有する本発明において、樹脂
フィルムの搭載面側導体パターンを基板本体の中間導体
パターンよりもファインパターンに形成することによっ
て、はんだボール等の接続端子が半導体素子の電極に設
けられた、いわゆるフリップチップ方式の半導体素子に
対応可能の半導体装置用パッケージを提供できる。ま
た、基板本体に穿設したスルーホール内に、めっきを施
して金属めっき層を形成し、或いは導電性ペーストを充
填して充填層を形成することによって、基板本体にビア
を容易に形成できる。更に、樹脂フィルムの搭載面側導
体パターンと基板本体の中間導体パターンとを電気的に
接続する手段としては、樹脂フィルム及び接着剤層を貫
通するスルーホール内に導電性ペーストを充填するこ
と、樹脂フィルムの他面側に形成した接続パッドと搭載
面側導体パターンとを樹脂フィルムに穿設したスルーホ
ールを介して電気的に接続し、且つ前記接続パッドを異
方性導電ペーストから成る接着剤層によって基板本体の
中間導体パターンに接続すること、或いは樹脂フィルム
及び接着剤層を貫通するスルーホールの内壁面に薄膜状
の金属めっき層を介して接続することが好適である。
尚、基板本体をガラス繊維強化樹脂基板を用いて形成す
ることによって、最終的に得られる半導体装置の軽量化
を図ることができる。
フィルムの搭載面側導体パターンを基板本体の中間導体
パターンよりもファインパターンに形成することによっ
て、はんだボール等の接続端子が半導体素子の電極に設
けられた、いわゆるフリップチップ方式の半導体素子に
対応可能の半導体装置用パッケージを提供できる。ま
た、基板本体に穿設したスルーホール内に、めっきを施
して金属めっき層を形成し、或いは導電性ペーストを充
填して充填層を形成することによって、基板本体にビア
を容易に形成できる。更に、樹脂フィルムの搭載面側導
体パターンと基板本体の中間導体パターンとを電気的に
接続する手段としては、樹脂フィルム及び接着剤層を貫
通するスルーホール内に導電性ペーストを充填するこ
と、樹脂フィルムの他面側に形成した接続パッドと搭載
面側導体パターンとを樹脂フィルムに穿設したスルーホ
ールを介して電気的に接続し、且つ前記接続パッドを異
方性導電ペーストから成る接着剤層によって基板本体の
中間導体パターンに接続すること、或いは樹脂フィルム
及び接着剤層を貫通するスルーホールの内壁面に薄膜状
の金属めっき層を介して接続することが好適である。
尚、基板本体をガラス繊維強化樹脂基板を用いて形成す
ることによって、最終的に得られる半導体装置の軽量化
を図ることができる。
【００１１】
【作用】本発明によれば、半導体素子が搭載される搭載
面側導体パターンを形成する部材としての樹脂フィルム
と、外部接続用端子を装着する端子パッド等の端子装着
部及びビアを形成する部材としての基板本体とを分離す
ることによって、樹脂フィルムに形成された金属層の厚
さを薄くできる。このため、この薄い金属層にエッチン
グを施すことによって、横断面形状が矩形の導体パター
ンを形成することができ、ファインなパターンの搭載面
側導体パターンを形成できる。また、基板本体に形成さ
れたビア及び端子装着部は、搭載面側導体パターンに比
較して形成密度が粗いため、端子装着部及びビアに充分
な厚さの金属めっき層等を形成できる。このため、外部
接続端子の装着等の際に、加えられる熱等に対して端子
装着部及びビアに充分な耐久性を付与できる。本発明に
おいては、この様にファインなパターンの搭載面側導体
パターンを形成した樹脂フィルムと、充分な耐久性を有
する端子装着部が形成された基板本体とを接合し、搭載
面側導体パターンと端子装着部とを電気的に接続できる
ため、いわゆるフリップチップ方式の半導体素子を容易
に搭載可能な半導体装置用パッケージを提供できる。
面側導体パターンを形成する部材としての樹脂フィルム
と、外部接続用端子を装着する端子パッド等の端子装着
部及びビアを形成する部材としての基板本体とを分離す
ることによって、樹脂フィルムに形成された金属層の厚
さを薄くできる。このため、この薄い金属層にエッチン
グを施すことによって、横断面形状が矩形の導体パター
ンを形成することができ、ファインなパターンの搭載面
側導体パターンを形成できる。また、基板本体に形成さ
れたビア及び端子装着部は、搭載面側導体パターンに比
較して形成密度が粗いため、端子装着部及びビアに充分
な厚さの金属めっき層等を形成できる。このため、外部
接続端子の装着等の際に、加えられる熱等に対して端子
装着部及びビアに充分な耐久性を付与できる。本発明に
おいては、この様にファインなパターンの搭載面側導体
パターンを形成した樹脂フィルムと、充分な耐久性を有
する端子装着部が形成された基板本体とを接合し、搭載
面側導体パターンと端子装着部とを電気的に接続できる
ため、いわゆるフリップチップ方式の半導体素子を容易
に搭載可能な半導体装置用パッケージを提供できる。
【００１２】
【実施例】本発明を図面によって更に詳細に説明する。
図１には、本発明に係る半導体装置用パッケージの一実
施例を示す縦断面図を示す。図１において、ガラス繊維
強化樹脂製の基板本体１０の上面には、搭載面側導体パ
ターン１８が形成されたポリイミド等の絶縁性の樹脂フ
ィルム１２が接着剤層１４を介して接合されている。か
かる樹脂フィルム１２には、はんだボール等の接続端子
が電極として設けられた、いわゆるフリップチップ方式
によって基板にボンディングを行う半導体素子１６が、
その端子を搭載面側導体パターン１８の所定位置に直接
接続されて搭載されている。この樹脂フィルム１２が接
合されている基板本体１０には、ビア２０、２０・・が
形成され、図２に示す様に、ビア２０を形成する金属層
２２の一端は、基板本体１０の下面側に延びて端子装着
部としての端子パッド２４を形成する。かかる端子パッ
ド２４、２４・・の各々には、はんだボール等の外部接
続端子２６が装着される。
図１には、本発明に係る半導体装置用パッケージの一実
施例を示す縦断面図を示す。図１において、ガラス繊維
強化樹脂製の基板本体１０の上面には、搭載面側導体パ
ターン１８が形成されたポリイミド等の絶縁性の樹脂フ
ィルム１２が接着剤層１４を介して接合されている。か
かる樹脂フィルム１２には、はんだボール等の接続端子
が電極として設けられた、いわゆるフリップチップ方式
によって基板にボンディングを行う半導体素子１６が、
その端子を搭載面側導体パターン１８の所定位置に直接
接続されて搭載されている。この樹脂フィルム１２が接
合されている基板本体１０には、ビア２０、２０・・が
形成され、図２に示す様に、ビア２０を形成する金属層
２２の一端は、基板本体１０の下面側に延びて端子装着
部としての端子パッド２４を形成する。かかる端子パッ
ド２４、２４・・の各々には、はんだボール等の外部接
続端子２６が装着される。
【００１３】また、ビア２０を形成する金属層２２の他
端は、基板本体１０の上面側に延び、接合された樹脂フ
ィルム１２に形成された搭載面側導体パターン１８と電
気的に接続される接続用パッド２７を形成する。この接
続用パッド２７と搭載面側導体パターン１８との電気的
な接続は、図２に示す様に、樹脂フィルム１２及び接着
剤層１４を貫通するスルーホール２８内に導電性ペース
トを充填して形成した充填層３０によって行うことがで
きる。この様に、接続用パッド２７と搭載面側導体パタ
ーン１８との接続を充填層３０によって行うことによっ
て、接続用パッド２７に金属めっきを施すことを要せ
ず、両者の接続を容易に行うことができる。
端は、基板本体１０の上面側に延び、接合された樹脂フ
ィルム１２に形成された搭載面側導体パターン１８と電
気的に接続される接続用パッド２７を形成する。この接
続用パッド２７と搭載面側導体パターン１８との電気的
な接続は、図２に示す様に、樹脂フィルム１２及び接着
剤層１４を貫通するスルーホール２８内に導電性ペース
トを充填して形成した充填層３０によって行うことがで
きる。この様に、接続用パッド２７と搭載面側導体パタ
ーン１８との接続を充填層３０によって行うことによっ
て、接続用パッド２７に金属めっきを施すことを要せ
ず、両者の接続を容易に行うことができる。
【００１４】図１及び図２に示す半導体装置用パッケー
ジは、先ず、一面側に形成された接続用パッド２７等の
中間導体パターンと他面側に形成された端子装着部であ
る端子パッド２４とがビア２０によって接続されている
基板本体１０を形成する。かかる基板本体１０は、銅箔
が両面に接合されたガラス繊維強化樹脂板にスルーホー
ルを穿設した後、樹脂板に無電解めっきを施してスルー
ホール内に銅めっき層から成る金属層２２を形成してビ
ア２０、２０・・を形成する。このビア２０、２０・・
を形成する金属層２２は、通常、無電解めっきを施した
後に、電解めっきを施すことによって形成する。この金
属層２２は、樹脂板の両面に接合された銅箔上にも積層
される。次いで、金属層２２が銅箔上に積層された樹脂
板にエッチングを施し、接続用パッド２７を含む中間導
体パターンを樹脂板の一面側に形成すると共に、樹脂板
の他面側に端子パッド２４を形成する。
ジは、先ず、一面側に形成された接続用パッド２７等の
中間導体パターンと他面側に形成された端子装着部であ
る端子パッド２４とがビア２０によって接続されている
基板本体１０を形成する。かかる基板本体１０は、銅箔
が両面に接合されたガラス繊維強化樹脂板にスルーホー
ルを穿設した後、樹脂板に無電解めっきを施してスルー
ホール内に銅めっき層から成る金属層２２を形成してビ
ア２０、２０・・を形成する。このビア２０、２０・・
を形成する金属層２２は、通常、無電解めっきを施した
後に、電解めっきを施すことによって形成する。この金
属層２２は、樹脂板の両面に接合された銅箔上にも積層
される。次いで、金属層２２が銅箔上に積層された樹脂
板にエッチングを施し、接続用パッド２７を含む中間導
体パターンを樹脂板の一面側に形成すると共に、樹脂板
の他面側に端子パッド２４を形成する。
【００１５】また、搭載面側導体パターン１８が一面側
に形成された絶縁性の樹脂フィルム１２は、一面側に銅
箔が接合された樹脂フィルムの所定箇所にスルーホール
を穿設した後、エッチングを施して搭載面側導体パター
ン１８を形成する。このスルーホールは、エッチングに
よって樹脂フィルムに搭載面側導体パターン１８を形成
してから穿設してもよい。この様に、金属層２２を積層
することなく銅箔に直接エッチングを施すことできるた
め、形成された導体パターンの横断面形状を略矩形とす
ることができ、ファインパターンの搭載面側導体パター
ン１８を樹脂フィルム１２の一面側に形成できる。特
に、樹脂フィルム１２の搭載面側導体パターン１８のう
ち、半導体素子１６が搭載される搭載部分の導体パター
ンを周辺の導体パターンよりもファイン化することも可
能である。尚、本実施例の樹脂フィルム１２において
は、樹脂フィルム１２に穿設するスルーホールの位置
を、導体パターンがファイン化される半導体素子１６の
搭載部分よりも、その周辺部分とすることによって、ス
ルーホールの穿設が容易であり、且つ後述する搭載面側
導体パターン１８と端子パッド２４との電気的な接続を
容易に行うことができる。
に形成された絶縁性の樹脂フィルム１２は、一面側に銅
箔が接合された樹脂フィルムの所定箇所にスルーホール
を穿設した後、エッチングを施して搭載面側導体パター
ン１８を形成する。このスルーホールは、エッチングに
よって樹脂フィルムに搭載面側導体パターン１８を形成
してから穿設してもよい。この様に、金属層２２を積層
することなく銅箔に直接エッチングを施すことできるた
め、形成された導体パターンの横断面形状を略矩形とす
ることができ、ファインパターンの搭載面側導体パター
ン１８を樹脂フィルム１２の一面側に形成できる。特
に、樹脂フィルム１２の搭載面側導体パターン１８のう
ち、半導体素子１６が搭載される搭載部分の導体パター
ンを周辺の導体パターンよりもファイン化することも可
能である。尚、本実施例の樹脂フィルム１２において
は、樹脂フィルム１２に穿設するスルーホールの位置
を、導体パターンがファイン化される半導体素子１６の
搭載部分よりも、その周辺部分とすることによって、ス
ルーホールの穿設が容易であり、且つ後述する搭載面側
導体パターン１８と端子パッド２４との電気的な接続を
容易に行うことができる。
【００１６】かかるファインパターンの搭載面側導体パ
ターン１８が形成された樹脂フィルム１２の他面側を、
基板本体１０の中間導体パターンが形成された形成面に
接着剤層１４を介して接合する。この接着剤層１４を形
成する接着剤としては、従来から半導体装置用パッケー
ジにおいて使用されてきたものを用いることができ、ス
クリーン印刷等によって基板本体１０の所定箇所に接着
剤を塗布して接着剤層１４を形成できる。かかる接着剤
の塗布の際に、樹脂フイルム１２に穿設されたスルーホ
ールと対応する中間導体パターンを構成する接続用パッ
ド２７の部分には接着剤を塗布しないようにし、図２に
示す樹脂フィルム１２及び接着剤層１４を貫通するスル
ーホール２８を形成する。尚、接着剤は、樹脂フィルム
１２の他面側に塗布してもよい。
ターン１８が形成された樹脂フィルム１２の他面側を、
基板本体１０の中間導体パターンが形成された形成面に
接着剤層１４を介して接合する。この接着剤層１４を形
成する接着剤としては、従来から半導体装置用パッケー
ジにおいて使用されてきたものを用いることができ、ス
クリーン印刷等によって基板本体１０の所定箇所に接着
剤を塗布して接着剤層１４を形成できる。かかる接着剤
の塗布の際に、樹脂フイルム１２に穿設されたスルーホ
ールと対応する中間導体パターンを構成する接続用パッ
ド２７の部分には接着剤を塗布しないようにし、図２に
示す樹脂フィルム１２及び接着剤層１４を貫通するスル
ーホール２８を形成する。尚、接着剤は、樹脂フィルム
１２の他面側に塗布してもよい。
【００１７】本実施例においては、このスルーホール２
８内に導電性ペーストを充填して形成した充填層３０に
よって、接続用パッド２７と搭載面側導体パターン１８
とを電気的に接続し、搭載面側導体パターン１８と端子
パッド２４とを電気的に接続することができる。更に、
端子パッド２４が形成された基板本体１０の面に、銅金
属の酸化等を防止すべく、はんだボール等の外部接続端
子２６を装着する部分を除きソルダーレジスト３２を塗
布した後、半導体素子１６の電極に設けられたはんだボ
ール等の端子を搭載面側導体パターン１８の所定箇所に
直接接合し、半導体素子１６を基板本体１０に搭載す
る。次いで、搭載された半導体素子１６を樹脂封止層３
４によって封止した後、はんだボール等の外部接続端子
２６を所定の端子パッド２４に装着する。かかる外部接
続端子２６の装着の際に、端子パッド２４に熱が加えら
れても、充分な厚さの金属層から成る端子パッド２４及
びビアは満足し得る耐久性を呈する。尚、樹脂封止層３
４に代えて、キャップ等によって半導体素子１６を封止
してもよい。
８内に導電性ペーストを充填して形成した充填層３０に
よって、接続用パッド２７と搭載面側導体パターン１８
とを電気的に接続し、搭載面側導体パターン１８と端子
パッド２４とを電気的に接続することができる。更に、
端子パッド２４が形成された基板本体１０の面に、銅金
属の酸化等を防止すべく、はんだボール等の外部接続端
子２６を装着する部分を除きソルダーレジスト３２を塗
布した後、半導体素子１６の電極に設けられたはんだボ
ール等の端子を搭載面側導体パターン１８の所定箇所に
直接接合し、半導体素子１６を基板本体１０に搭載す
る。次いで、搭載された半導体素子１６を樹脂封止層３
４によって封止した後、はんだボール等の外部接続端子
２６を所定の端子パッド２４に装着する。かかる外部接
続端子２６の装着の際に、端子パッド２４に熱が加えら
れても、充分な厚さの金属層から成る端子パッド２４及
びビアは満足し得る耐久性を呈する。尚、樹脂封止層３
４に代えて、キャップ等によって半導体素子１６を封止
してもよい。
【００１８】図１及び図２に示す半導体装置用パッケー
ジにおいては、樹脂フィルム１２と基板本体１０とを接
着剤層１４によって接合し、接続用パッド２７と搭載面
側導体パターン１８との電気的な接続を導電性ペースト
を充填して形成した充填層３０によって行ってきたが、
接着剤層１４として異方性導電ペーストを使用すること
によっても行うこともできる。かかる異方性導電ペース
トは、接着剤中に炭素粒子や金属粒子等の導電粒子が分
散されているものであって、導電粒子が常態では導電性
を呈しないが、導電性接着剤を部分的に押圧したとき、
押圧部分の接着剤が押圧部分から押し出されて密になっ
た導電粒子同士が互いに接触し、押圧部分が導電性を呈
するようになるものである。
ジにおいては、樹脂フィルム１２と基板本体１０とを接
着剤層１４によって接合し、接続用パッド２７と搭載面
側導体パターン１８との電気的な接続を導電性ペースト
を充填して形成した充填層３０によって行ってきたが、
接着剤層１４として異方性導電ペーストを使用すること
によっても行うこともできる。かかる異方性導電ペース
トは、接着剤中に炭素粒子や金属粒子等の導電粒子が分
散されているものであって、導電粒子が常態では導電性
を呈しないが、導電性接着剤を部分的に押圧したとき、
押圧部分の接着剤が押圧部分から押し出されて密になっ
た導電粒子同士が互いに接触し、押圧部分が導電性を呈
するようになるものである。
【００１９】この様な異方性導電ペーストを使用する場
合には、樹脂フィルム１２の接合面に形成された接続パ
ッド３６と搭載面側導体パターン１８とが絶縁フィルム
１２に穿設されたスルーホールの内壁面に形成した薄膜
状の金属層を介して接続したものを使用することが好ま
しい。かかる薄膜状の金属層は、無電解めっき等の金属
めっきによって形成することができる。次いで、かかる
樹脂フィルム１２の接合面を、図３に示す様に、異方性
導電ペーストから成る接着剤層３８によって基板本体１
０の接続用パッド２７の形成面に接着する。その後、基
板本体１０の接続用パッド２７と対応する樹脂フィルム
１２の接合面に形成した接続パッド３６の部分を加圧・
加熱して接続する。この押圧によって、押圧部分の接着
剤が押し出されて密になった導電材４０、４０・・同士
が互いに接触するため、基板本体１０の接続用パッド２
７と樹脂フィルム１２の接続パッド３６とを電気的に接
続できる。
合には、樹脂フィルム１２の接合面に形成された接続パ
ッド３６と搭載面側導体パターン１８とが絶縁フィルム
１２に穿設されたスルーホールの内壁面に形成した薄膜
状の金属層を介して接続したものを使用することが好ま
しい。かかる薄膜状の金属層は、無電解めっき等の金属
めっきによって形成することができる。次いで、かかる
樹脂フィルム１２の接合面を、図３に示す様に、異方性
導電ペーストから成る接着剤層３８によって基板本体１
０の接続用パッド２７の形成面に接着する。その後、基
板本体１０の接続用パッド２７と対応する樹脂フィルム
１２の接合面に形成した接続パッド３６の部分を加圧・
加熱して接続する。この押圧によって、押圧部分の接着
剤が押し出されて密になった導電材４０、４０・・同士
が互いに接触するため、基板本体１０の接続用パッド２
７と樹脂フィルム１２の接続パッド３６とを電気的に接
続できる。
【００２０】また、図１及び図２に示す導電性ペースト
を充填して形成した充填層３０に代えて、図４に示す様
に、樹脂フィルム１２及び接着剤層１４を貫通するスル
ーホール２８の内壁面に、薄膜状の金属層４２を形成す
ることによって、基板本体１０の接続用パッド２７と樹
脂フィルム１２の接続パッド３６とを電気的に接続して
もよい。かかる薄膜状の金属層４２は、無電解めっきに
よって形成することができる。この無電解めっきを施す
際には、金属層４２の形成が不必要な部分にはマスクを
装着する。
を充填して形成した充填層３０に代えて、図４に示す様
に、樹脂フィルム１２及び接着剤層１４を貫通するスル
ーホール２８の内壁面に、薄膜状の金属層４２を形成す
ることによって、基板本体１０の接続用パッド２７と樹
脂フィルム１２の接続パッド３６とを電気的に接続して
もよい。かかる薄膜状の金属層４２は、無電解めっきに
よって形成することができる。この無電解めっきを施す
際には、金属層４２の形成が不必要な部分にはマスクを
装着する。
【００２１】以上、述べてきた図１〜図４の半導体装置
用パッケージにおいては、樹脂製の基板本体１０を使用
してきたが、図５に示す様に、樹脂製の基板本体１０に
代えてセラミック製の基板本体４４を使用してもよい。
図５において、セラミック製の基板本体４４に形成され
たビア４６は、グリーンシートの所定箇所に穿設された
穿設孔内にメタラズペーストを充填し、グリーンシート
と同時焼成して形成したものであり、基板本体４４の中
間導電パターン及び端子パッド４８等も、グリーンシー
トの所定箇所に形成されたメタラズペーストから成るパ
ターンをグリーンシートと同時焼成して形成したもので
ある。この様にして得られたセラミック製の基板本体４
４に、図１〜図４に示す半導体装置用パッケージと同様
に樹脂フィルム１２を接着する。この樹脂フィルム１２
は、一面側に搭載面側導体パターンが形成された絶縁性
の樹脂フィルムであって、その他面側を接着剤層１４を
介して接着する。その後、樹脂フィルム１２及び接着剤
層１４を貫通するスルーホール２８内に導電性ペースト
を充填して充填層３０を形成することによって、搭載面
側導体パターン１８と端子パッド４８とを電気的に接続
する。
用パッケージにおいては、樹脂製の基板本体１０を使用
してきたが、図５に示す様に、樹脂製の基板本体１０に
代えてセラミック製の基板本体４４を使用してもよい。
図５において、セラミック製の基板本体４４に形成され
たビア４６は、グリーンシートの所定箇所に穿設された
穿設孔内にメタラズペーストを充填し、グリーンシート
と同時焼成して形成したものであり、基板本体４４の中
間導電パターン及び端子パッド４８等も、グリーンシー
トの所定箇所に形成されたメタラズペーストから成るパ
ターンをグリーンシートと同時焼成して形成したもので
ある。この様にして得られたセラミック製の基板本体４
４に、図１〜図４に示す半導体装置用パッケージと同様
に樹脂フィルム１２を接着する。この樹脂フィルム１２
は、一面側に搭載面側導体パターンが形成された絶縁性
の樹脂フィルムであって、その他面側を接着剤層１４を
介して接着する。その後、樹脂フィルム１２及び接着剤
層１４を貫通するスルーホール２８内に導電性ペースト
を充填して充填層３０を形成することによって、搭載面
側導体パターン１８と端子パッド４８とを電気的に接続
する。
【００２２】これまで述べてきた本実施例においては、
外部接続端子としてはんだボールを使用したＢＧＡ(Bal
l Grid Array) タイプの半導体装置用パッケージについ
て述べてきたが、その他のタイプの半導体装置用パッケ
ージにも本実施例を適用できる。その他のタイプの半導
体装置用パッケージとしては、例えば外部接続端子とし
てピンを使用したＰＧＡ(Pin Grid Array)タイプ、外部
接続端子としてランドを使用したＬＧＡ(Land Grid Arr
ay) タイプ、或いは基板本体の側面に半円状の外部接続
端子が形成されたＬＣＣ(Leadless Chip Carrier) タイ
プを挙げることができる。
外部接続端子としてはんだボールを使用したＢＧＡ(Bal
l Grid Array) タイプの半導体装置用パッケージについ
て述べてきたが、その他のタイプの半導体装置用パッケ
ージにも本実施例を適用できる。その他のタイプの半導
体装置用パッケージとしては、例えば外部接続端子とし
てピンを使用したＰＧＡ(Pin Grid Array)タイプ、外部
接続端子としてランドを使用したＬＧＡ(Land Grid Arr
ay) タイプ、或いは基板本体の側面に半円状の外部接続
端子が形成されたＬＣＣ(Leadless Chip Carrier) タイ
プを挙げることができる。
【００２３】
【発明の効果】本発明によれば、半導体素子が搭載され
る基板本体の搭載面側導体パターンのファイン化を容易
に図ることができ、いわゆるフリップチップ方式の半導
体素子を搭載する半導体装置用パッケージを提供するこ
とができる。
る基板本体の搭載面側導体パターンのファイン化を容易
に図ることができ、いわゆるフリップチップ方式の半導
体素子を搭載する半導体装置用パッケージを提供するこ
とができる。
【図１】本発明の一実施例を示す縦断面図である。
【図２】樹脂フィルムに形成された搭載面側導体パター
ンと基板本体に形成された中間導体パターンとを電気的
に接続する一手段を説明する部分断面図である。
ンと基板本体に形成された中間導体パターンとを電気的
に接続する一手段を説明する部分断面図である。
【図３】樹脂フィルムに形成された搭載面側導体パター
ンと基板本体に形成された中間導体パターンとを電気的
に接続する他の手段を説明する部分断面図である。
ンと基板本体に形成された中間導体パターンとを電気的
に接続する他の手段を説明する部分断面図である。
【図４】樹脂フィルムに形成された搭載面側導体パター
ンと基板本体に形成された中間導体パターンとを電気的
に接続する他の手段を説明する部分断面図である。
ンと基板本体に形成された中間導体パターンとを電気的
に接続する他の手段を説明する部分断面図である。
【図５】本発明の他の実施例を示す縦断面図である。
【図６】従来の半導体装置用パッケージを示す縦断面図
である。
である。
【図７】従来の半導体装置用パッケージを形成する基板
本体に形成されたビアの構造を示す部分断面図である。
本体に形成されたビアの構造を示す部分断面図である。
【図８】厚い金属層にエッチングを施して形成した導体
パターンの横断面を示す。
パターンの横断面を示す。
１０ 基板本体 １２ 樹脂フィルム １４ 接着剤層 １６ 半導体素子 １８ 搭載面側導体パターン ２０ ビア ２２ 金属層 ２４ 端子パッド ２６ 外部接続端子 ３０ 導電性ペーストを充填して形成した充填層 ３８ 異方性導電ペーストから成る接着剤層 ４２ 薄膜状の金属層
Claims (15)
- 【請求項１】 半導体素子が搭載される搭載面側に形成
された搭載面側導体パターンと外部接続端子が装着され
る端子装着部とが基板本体を挟んで形成されている半導
体装置用パッケージにおいて、 該搭載面側導体パターンが一面側に形成された絶縁性の
樹脂フィルムと、一面側に形成された端子装着部と他面
側に形成された中間導体パターンとがビアによって接続
された基板本体とが設けられ、 且つ前記樹脂フィルムの他面側が基板本体の他面側に接
着剤層によって接合されていると共に、 前記樹脂フィルムの搭載面側導体パターンと基板本体の
中間導体パターンとが、樹脂フィルム及び接着剤層を貫
通するスルーホールを介して電気的に接続されているこ
とを特徴とする半導体装置用パッケージ。 - 【請求項２】 樹脂フィルムの搭載面側導体パターンが
基板本体の中間導体パターンよりもファインパターンに
形成されている請求項１記載の半導体装置用パッケー
ジ。 - 【請求項３】 基板本体に形成されたビアが、基板本体
に穿設されたスルーホール内にめっきによって形成され
た金属めっき層或いは導電性ペーストによって形成され
た充填層から成る請求項１又は請求項２記載の半導体装
置用パッケージ。 - 【請求項４】 樹脂フィルムの搭載面側導体パターンと
基板本体の中間導体パターンとが、樹脂フィルム及び接
着剤層を貫通するスルーホール内に形成された導電性ペ
ーストから成る充填層によって接続されている請求項１
〜３のいずれか一項記載の半導体装置用パッケージ。 - 【請求項５】 樹脂フィルムの他面側に形成された接続
パッドと搭載面側導体パターンとが樹脂フィルムを貫通
するスルーホールを介して電気的に接続され、且つ前記
接続パッドと基板本体の中間導体パターンとが異方性導
電ペーストから成る接着剤層によって接続されている請
求項１〜３のいずれか一項記載の半導体装置用パッケー
ジ。 - 【請求項６】 樹脂フィルムの搭載面側導体パターンと
基板本体の中間導体パターンとが、樹脂フィルム及び接
着剤層を貫通するスルーホールの内壁面に形成された金
属めっき層によって接続されている請求項１〜３のいず
れか一項記載の半導体装置用パッケージ。 - 【請求項７】 基板本体がガラス繊維強化樹脂基板であ
る請求項１〜６のいずれか一項記載の半導体装置用パッ
ケージ。 - 【請求項８】 半導体素子が搭載される搭載面側に形成
された搭載面側導体パターンと外部接続端子が装着され
る端子装着部とが基板本体を挟んで形成されている半導
体装置用パッケージを製造する際に、 一面側に形成された端子装着部と他面側に形成された中
間導体パターンとがビアによって接続された基板本体を
得た後、 前記搭載面側導体パターンが一面側に形成された絶縁性
の樹脂フィルムの他面側を、前記中間導体パターンが形
成された基板本体の他面側に接着剤層によって接合し、 次いで、樹脂フィルムの搭載面側導体パターンと基板本
体の中間導体パターンとを、樹脂フィルム及び接着剤層
を貫通するスルーホールを介して電気的に接続すること
を特徴とする半導体装置用パッケージの製造方法。 - 【請求項９】 樹脂フィルムの搭載面側導体パターン
を、基板本体の中間導体パターンよりもファインパター
ンに形成する請求項８記載の半導体装置用パッケージの
製造方法。 - 【請求項１０】 基板本体に穿設したスルーホール内
に、めっきを施して金属めっき層を形成し、或いは導電
性ペーストを充填して充填層を形成することによって、
ビアを形成する請求項８又は請求項９記載の半導体装置
用パッケージの製造方法。 - 【請求項１１】 樹脂フィルムの搭載面側導体パターン
と基板本体の中間導体パターンとを、樹脂フィルム及び
接着剤層を貫通するスルーホール内に導電性ペーストを
充填して接続する請求項８〜１０のいずれか一項記載の
半導体装置用パッケージの製造方法。 - 【請求項１２】 樹脂フィルムの他面側に形成した接続
パッドと搭載面側導体パターンとを樹脂フィルムに穿設
したスルーホールを介して電気的に接続し、且つ前記接
続パッドと基板本体の中間導体パターンとを異方性導電
ペーストから成る接着剤によって基板本体の中間導体パ
ターンに接続する請求項８〜１０のいずれか一項記載の
半導体装置用パッケージの製造方法。 - 【請求項１３】 樹脂フィルムの搭載面側導体パターン
と基板本体の中間導体パターンとを、樹脂フィルム及び
接着剤層を貫通するスルーホールの内壁面にめっきを施
して形成した金属めっき層によって接続する請求項８〜
１０のいずれか一項記載の半導体装置用パッケージの製
造方法。 - 【請求項１４】 基板本体をガラス繊維強化樹脂基板を
用いて形成する請求項８〜１３のいずれか一項記載の半
導体装置用パッケージの製造方法。 - 【請求項１５】 請求項１記載の半導体装置用パッケー
ジを構成する樹脂フィルムの一面側に形成された搭載面
側導体パターンの所定位置に半導体素子が搭載されてい
ると共に、 前記半導体素子が樹脂封止されていることを特徴とする
半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7048079A JPH08250827A (ja) | 1995-03-08 | 1995-03-08 | 半導体装置用パッケージ及びその製造方法並びに半導体装置 |
| EP96301502A EP0731506A3 (en) | 1995-03-08 | 1996-03-05 | Semiconductor package |
| KR1019960006070A KR960035986A (ko) | 1995-03-08 | 1996-03-08 | 반도체장치용 패키지 및 그 제조방법 및 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7048079A JPH08250827A (ja) | 1995-03-08 | 1995-03-08 | 半導体装置用パッケージ及びその製造方法並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250827A true JPH08250827A (ja) | 1996-09-27 |
Family
ID=12793338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7048079A Pending JPH08250827A (ja) | 1995-03-08 | 1995-03-08 | 半導体装置用パッケージ及びその製造方法並びに半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0731506A3 (ja) |
| JP (1) | JPH08250827A (ja) |
| KR (1) | KR960035986A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047331A1 (fr) * | 1997-04-16 | 1998-10-22 | Kabushiki Kaisha Toshiba | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
| US6237218B1 (en) | 1997-01-29 | 2001-05-29 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board |
| US6705003B2 (en) | 2000-06-22 | 2004-03-16 | Kabushiki Kaisha Toshiba | Printed wiring board with plurality of interconnect patterns and conductor bumps |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234694B1 (ko) * | 1996-10-29 | 1999-12-15 | 김영환 | 비지에이 패키지의 제조방법 |
| JP3483720B2 (ja) * | 1997-02-12 | 2004-01-06 | 沖電気工業株式会社 | 半導体装置 |
| JP3669463B2 (ja) * | 1997-08-05 | 2005-07-06 | Ｔｄｋ株式会社 | 樹脂封止表面実装型電子部品 |
| JPH11163022A (ja) | 1997-11-28 | 1999-06-18 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP3454748B2 (ja) * | 1999-02-26 | 2003-10-06 | 三洋電機株式会社 | パック電池 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446477A (en) * | 1981-08-21 | 1984-05-01 | Sperry Corporation | Multichip thin film module |
| US5006673A (en) * | 1989-12-07 | 1991-04-09 | Motorola, Inc. | Fabrication of pad array carriers from a universal interconnect structure |
| JPH0777297B2 (ja) * | 1990-09-21 | 1995-08-16 | 株式会社日立製作所 | 多層配線基板およびその製法 |
| US5132879A (en) * | 1990-10-01 | 1992-07-21 | Hewlett-Packard Company | Secondary board for mounting of components having differing bonding requirements |
| CA2059020C (en) * | 1991-01-09 | 1998-08-18 | Kohji Kimbara | Polyimide multilayer wiring board and method of producing same |
| JP3026465B2 (ja) * | 1992-03-10 | 2000-03-27 | 株式会社日立製作所 | セラミック薄膜混成配線基板および製造方法 |
-
1995
- 1995-03-08 JP JP7048079A patent/JPH08250827A/ja active Pending
-
1996
- 1996-03-05 EP EP96301502A patent/EP0731506A3/en not_active Withdrawn
- 1996-03-08 KR KR1019960006070A patent/KR960035986A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6237218B1 (en) | 1997-01-29 | 2001-05-29 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board |
| WO1998047331A1 (fr) * | 1997-04-16 | 1998-10-22 | Kabushiki Kaisha Toshiba | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
| US6353189B1 (en) | 1997-04-16 | 2002-03-05 | Kabushiki Kaisha Toshiba | Wiring board, wiring board fabrication method, and semiconductor package |
| US6705003B2 (en) | 2000-06-22 | 2004-03-16 | Kabushiki Kaisha Toshiba | Printed wiring board with plurality of interconnect patterns and conductor bumps |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035986A (ko) | 1996-10-28 |
| EP0731506A3 (en) | 1997-06-04 |
| EP0731506A2 (en) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361826B2 (ja) | 半導体装置 | |
| US5689091A (en) | Multi-layer substrate structure | |
| EP1804562B1 (en) | Composite multilayer substrate and its manufacturing method | |
| US6147311A (en) | Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same | |
| EP0786808B1 (en) | Printed circuit board or semiconductor device comprising anisotropic conductive sheets | |
| US6815810B2 (en) | High-frequency semiconductor device | |
| US7435680B2 (en) | Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure | |
| WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2001077293A (ja) | 半導体装置 | |
| JP2009545180A5 (ja) | ||
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP2000269369A (ja) | 半導体装置 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08250827A (ja) | 半導体装置用パッケージ及びその製造方法並びに半導体装置 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2918087B2 (ja) | 半導体チップ搭載用多層配線基板 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11317470A (ja) | バンプを有する電子部品 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JP3854131B2 (ja) | 放熱板付き配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |