KR960035986A - 반도체장치용 패키지 및 그 제조방법 및 반도체장치 - Google Patents

반도체장치용 패키지 및 그 제조방법 및 반도체장치 Download PDF

Info

Publication number
KR960035986A
KR960035986A KR1019960006070A KR19960006070A KR960035986A KR 960035986 A KR960035986 A KR 960035986A KR 1019960006070 A KR1019960006070 A KR 1019960006070A KR 19960006070 A KR19960006070 A KR 19960006070A KR 960035986 A KR960035986 A KR 960035986A
Authority
KR
South Korea
Prior art keywords
conductor pattern
surface side
resin film
semiconductor device
mounting surface
Prior art date
Application number
KR1019960006070A
Other languages
English (en)
Inventor
유끼하루 타께우찌
Original Assignee
모기 쥰이찌
신꼬오 덴기 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오 덴기 고오교오 가부시끼가이샤 filed Critical 모기 쥰이찌
Publication of KR960035986A publication Critical patent/KR960035986A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체소자가 탑재되는 탑재면측에 미세한 도체패턴을 용이하게 형성할 수 있는 반도체장치용 패키지를 제공하는 것으로, 반도체소자(16)가 탑재가되는 탑재면측에 형성된 탑재면측 도체패턴(18)과 외부접속단자(26)가 장착되는 단자용패드(24)가 기판본체(10)를 사이에 두고 형성되어 있는 반도체 장치용 패키지에 있어서, 탑재면측도체패턴(18)이 일면측에 형성된 수지필름(12)과 일면측에 형성된 단자용패드(24)와 다른 면측에 형성된 중간도체패턴이 비아(20)에 의해서 접속된 기판보체(10)를 구비하고, 또 수지필름(12)의 다른 면측이 기판본체(10)의 다른 면측에 접착제층(14)에 의해서 접합되어 있는 동시에, 수지필름(12)의 탑재면측 도체패턴(18)과 기판본체(10)의 중간도체패턴이, 수지필름(12) 및 접착제층(14)을 관통하는 스루홀내에 충전된 도전성패이스트로 된 충전층(30)에 의해서 전기적으로 접속되어 있는 것을 특징으로 한다.

Description

반도체장치용 패키지 및 그 제조방법 및 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예를 나타낸 종단면도.

Claims (15)

  1. 반도체소자의 탑재되는 탑재면측에 형성된 탑재면측 도체패턴과 외부접속단자가 장착되는 단자장착부가 기판본체를 사이에 두고 형성되어 있는 반도체장치용 패키지에 있어서, 상기 탑재면측 도체패턴이 일면측에 형성된 절연성의 수지필름과 일면측에 형성된 단자장착부와 다른 면측에 형성된 중간도체패턴이 비아에 의해서 접속된 기판본체가 구비되고, 또 상기 수지필름의 다른 면측이 기판본체의 다른 면측에 접착제층에 의해서 접합되어 있는 동시에, 상기 수지필름의 탑재면측 도체패턴과 기판본체의 중간 도체패턴이 수지필름 및 접착제층을 관통하는 스루홀을 거쳐서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치용 패키지.
  2. 제1항에 있어서, 수지필름의 탑재면측 도체패턴이 기판본체의 중간도체패턴보다도 미세패턴으로 형성되어 있는 것이 특징인 반도체장치용 패키지.
  3. 제1항 또는 제2항에 있어서, 기판본체에 형성된 비아가 기판본체에 뚫어설치된 스루홀내에 도금에 의해서 형성된 금속도금층 또는 도전성패이스트에 의해서 형성된 충전층으로 된 것이 특징인 반도체장치용 패키지.
  4. 제1항 내지 제3항중 어느 한항에 있어서, 수지필름의 탑재면측 도체패턴과 기판본체의 중간도체 패턴이 수지필름 및 접착제층을 관통하는 스루홀내에 형성된 도전성패이스트로 된 충전층에 의해서 접속되어 있는 것이 특징인 반도체장치용 패키지.
  5. 제1항 내지 제3항중 어느 한항에 있어서, 수지필름의 다른 면측에 형성된 접속패드와 탑재면측 도체패턴이 수지필름을 관통하는 스루홀을 거쳐서 전기적으로 접속되고, 또 상기 접속패드와 기판본체의 중간도체패턴이 이방성 도전패이스트로 된 접착제층에 의해서 접속되어 있는 것이 특징인 반도체장치용 패키지.
  6. 제1항 내지 제3항중 어느 한항에 있어서, 수지필름의 탑재면측 도체패턴과 기판본체의 중간도체 패턴이 수지필름 및 접착제층을 관통하는 스루홀의 내벽면에 형성된 금속도금층에 의해서 접속되어 있는 것을 특징인 반도체장치용 패키지.
  7. 제1항 내지 제6항중 어느 한항에 있어서, 기판본체가 유리섬유 강화수지기판인 것이 특징인 반도체장치용 패키지.
  8. 반도체소자가 탑재되는 탑재면측에 형성된 탑재면측 도체패턴과 외부접속단자가 장착되는 단자장착부가 기판본체를 사이에 두고 형성되어 있는 반도체장치용 패키지를 제조할 때에, 일면측에 형성된 단자 장착부와 다른 면측에 형성된 중간도체패턴이 비아에 의해서 접속된 기판본체를 얻는 후에, 상기 탑재면측 도체패턴이 일면측에 형성된 절연성의 수지필름의 다른 면측을 상기 중간도체패턴이 형성된 기판본체의 다른 면측에 접착제층에 의해서 접합하고, 다음에 수지필름의 탑재면측 도체패턴과 기판본체의 중간 도체패턴을 수지필름 및 접착제층을 관통하는 스루홀을 거쳐서 전기적으로 접속하는 것을 특징으로 하는 반도체장치용 패키지의 제조방법.
  9. 제8항에 있어서, 수지필름의 탑재면측도체패턴을 기판본체의 중간도체 패턴보다도 미세패턴으로 형성하는 것이 특징인 반도체장치용 패키지의 제조방법.
  10. 제8항 또는 제9항에 있어서, 기판본체 뚫어설치한 스루홀내에 도금을 행하여 금속도금층을 형성하거나, 또는 도전성패이스트를 충전하여 충전층을 형성함으로서, 비아를 형성하는 것이 특징인 반도체장치용 패키지의 제조방법.
  11. 제8항 내지 제10항중 어느 한항에 있어서, 수지필름의 탑재면측 도체패턴과 기판본체의 중간도체 패턴을 수지필름 및 접착제층을 관통하는 스루홀내에 도전성 패이스트를 충전하여 접속하는 것이 특징인 반도체장치용 패키지의 제조방법.
  12. 제8항 내지 제10항중 어느 한항에 있어서, 수지필름의 다른 면측에 형성한 접속패드와 탑재면측도체패턴을 수지필름에 뚫어설치한 스루홀을 거쳐서 전기적으로 접속하고, 또 상기 접속패드와 기판본체의 중간도체패턴을 이방성도전패이스트로 된 접착제에 의해서 기판본체의 중간도체 패턴에 접속하는 것이 특징인 반도체장치용 패키지의 제조방법.
  13. 제8항 내지 제10항중 어느 한항에 있어서, 수지필름의 탑재면측 도체패턴과 기판본체의 중간도체패턴을 수지필름 및 접착제층을 관통하는 스루홀의 내벽면에 도금을 행하여 형성한 금속도금층에 의해서 접속하는 것이 특징인 반도체장치용 패키지의 제조방법.
  14. 제8항 내지 제13항중 어느 한항에 있어서, 기판본체를 유리섬유 강화수지기판을 사용하여 형성한 것이 특징인 반도체장치용 패키지의 제조방법.
  15. 청구범위 제1항기재의 반도체장치용 패키지를 구성하는 수지필름의 일면측에 형성된 탑재면측 도채패턴의 소정위치에 반도체소자가 탑재되어 있는 동시에, 상기 반도체소자가 수지봉지되어 있는 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960006070A 1995-03-08 1996-03-08 반도체장치용 패키지 및 그 제조방법 및 반도체장치 KR960035986A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7048079A JPH08250827A (ja) 1995-03-08 1995-03-08 半導体装置用パッケージ及びその製造方法並びに半導体装置
JP95-048079 1995-03-08

Publications (1)

Publication Number Publication Date
KR960035986A true KR960035986A (ko) 1996-10-28

Family

ID=12793338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006070A KR960035986A (ko) 1995-03-08 1996-03-08 반도체장치용 패키지 및 그 제조방법 및 반도체장치

Country Status (3)

Country Link
EP (1) EP0731506A3 (ko)
JP (1) JPH08250827A (ko)
KR (1) KR960035986A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234694B1 (ko) * 1996-10-29 1999-12-15 김영환 비지에이 패키지의 제조방법
WO1998033366A1 (fr) 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
JP3483720B2 (ja) * 1997-02-12 2004-01-06 沖電気工業株式会社 半導体装置
US6353189B1 (en) 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JP3669463B2 (ja) * 1997-08-05 2005-07-06 Ｔｄｋ株式会社 樹脂封止表面実装型電子部品
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP3454748B2 (ja) * 1999-02-26 2003-10-06 三洋電機株式会社 パック電池
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US5006673A (en) * 1989-12-07 1991-04-09 Motorola, Inc. Fabrication of pad array carriers from a universal interconnect structure
JPH0777297B2 (ja) * 1990-09-21 1995-08-16 株式会社日立製作所 多層配線基板およびその製法
US5132879A (en) * 1990-10-01 1992-07-21 Hewlett-Packard Company Secondary board for mounting of components having differing bonding requirements
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JP3026465B2 (ja) * 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法

Also Published As

Publication number Publication date
EP0731506A3 (en) 1997-06-04
EP0731506A2 (en) 1996-09-11
JPH08250827A (ja) 1996-09-27

Similar Documents

Publication Publication Date Title
JPS62216259A (ja) 混成集積回路の製造方法および構造
KR970013239A (ko) 반도체장치 및 그 실장 구조
KR970024132A (ko) 회로장치와 그 제조방법(circuit device and method of fabricating same)
KR940002980A (ko) 반도체 칩 실장방법 및 기판 구조체
KR870002647A (ko) 반도체장치 및 그 제조방법
KR940022812A (ko) 반도체장치용 패키지 및 반도체장치
KR940022803A (ko) 반도체 패키지 및 그 실장에 적합한 인쇄회로기판
KR970060458A (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
KR960035986A (ko) 반도체장치용 패키지 및 그 제조방법 및 반도체장치
US6781215B2 (en) Intermediate base for a semiconductor module and a semiconductor module using the intermediate base
WO2011062252A1 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
KR20050087563A (ko) 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
KR890001172A (ko) 반도체 장치
US6101098A (en) Structure and method for mounting an electric part
KR880005685A (ko) 혼성집적회로
US6109369A (en) Chip scale package
JPH0324753A (ja) 半導体装置用パッケージ
KR960035994A (ko) 반도체용 패키지
KR960019683A (ko) 반도체 장치
JPS6347157B2 (ko)
JP2000004069A (ja) プリント配線板
KR970705171A (ko) 집적회로의 구성 소자의 전기접속부의 접속방법(Method for electrical connection of ic's components)
JP2891254B2 (ja) 面付実装用電子部品
JP2000200848A (ja) 電子部品実装用回路基板及び半導体装置
KR100206892B1 (ko) 반도체 플립칩의 실장구조 및 그 실장방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application