JPH0324753A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH0324753A
JPH0324753A JP16231289A JP16231289A JPH0324753A JP H0324753 A JPH0324753 A JP H0324753A JP 16231289 A JP16231289 A JP 16231289A JP 16231289 A JP16231289 A JP 16231289A JP H0324753 A JPH0324753 A JP H0324753A
Authority
JP
Japan
Prior art keywords
hole
package
wiring
external connection
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16231289A
Other languages
English (en)
Inventor
Chikayuki Kato
加藤 周幸
Jiro Yamada
次郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP16231289A priority Critical patent/JPH0324753A/ja
Publication of JPH0324753A publication Critical patent/JPH0324753A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用パッケージに関し、特に外部接続
用端子を有する半導体装置用パッケージに関する。
〔従来の技術〕
第4図は従来の一例を示す半導体装置用パッケージの断
面図である。従来、この種の半導体装置はピングリット
アレイ(Pin Grid Array)と称するもの
で、そのパッケージは、第4図に示すように、半導体チ
ップ2が搭載されるとともに半導体チップ2の入出力線
である配線3a,3bと接続されるスルーホール16a
をもつ基板1よりなっている.また、このスルーホール
16aは、内壁に銅,ニッケル.金等のメッキを施こし
、配線3a,3bと接続させ、このスルーホール16a
に導電性の鉄ニッケル(42%〉やリン青銅,コバール
等の材料で製作された外部接続用ピン8を挿入し、半田
付やろう材5により固定接続していた。
〔発明が解決しようとする課題〕
上述した従来のピングリッドアレイ(以下P■Aと言う
〉型半導体装置のパッケージは、貫通穴側面全体にメッ
キを施こした貫通穴であるスルーホールに、直接金属性
の外部接続用ピンを挿入し、半田付により固定接続して
いたので、多層配線したとしても同一貫通穴に対し実装
できる外部接続用端子は1つに限定される。このため、
異層間で配線された貫通穴は共用使用できない.従って
、どちらかの層では、その貫通穴を逃げるように配線し
なくてはならない.このため、配線数だけ貫通穴を設け
る必要がある。よって多層線になるに連れ、パッケージ
外径が大きくなり、重量が増加し、コスト的に割高にな
る。
さらに、パッケージ外径が大きくなり、基板自体の水平
精度の低下や配線長の増長に伴う電気的特性の劣化等の
欠点がある. 本発明の目的は、かかる問題を解消する半導体装置用パ
ッケージを提供することにある.〔課題を解決するため
の手段〕 本発明の半導体装置用パッケージは、半導体チップを搭
載するとともに多数の配線が形成された基板と5この基
板のスルーホールに挿入されるとともに前記配線に接続
される外部接続用ピンとを有する半導体装置用パッケー
ジにおいて、前記外部接続用ピンに前記配線と接続する
少くとも二つの導電部が絶縁部を介して設けられている
とともに前記導電部のいずれかが前記スルーホールに固
着されていることを特徴としている。
〔実施例〕
次に本発明について図面を参照して説明する.第1図は
本発明の一実施例を示す半導体装置用パッケージの縦断
面図である。
この半導体装置用パッケージは、第1図に示すように、
基板1のスルーホール16aに挿入される外部接続用ピ
ン8aを、管状絶縁体で製作し、導電性のめっき処理を
施し、その内壁および外壁に導電部7aおよび7bを設
けたことである。また、内壁に施された導電部7aは、
基板1上に形成された配線3bと接続され、外壁の導電
部7bは、基板1に埋設された配線3aと接続するスル
ーホール16aの内壁の導電部と接続されている.さら
に、これらの接続及び固定には、ろう材5aにより外部
接続用ピン8aの穴を埋め、導電部7bとスルーホール
16aと固着することで行なわれでいる。
次に、このパッケージの個々の構成部品について述べる
。まず、外部接続用ピン8aは、外径が、例えば0.7
5mm程度、穴の内径が0.3mm程度の硬質プラスチ
ック材の管より製作したものである.また、その一端側
より1〜2mmと、他端側より0.3〜0.8mm程度
の範囲で外径を0.5mm程度に細くしてある。そして
、外径Φ0.75mmの太い箇所の側面と、上面と内径
側面と下面にCu,Ni等のめっきを施し、導電部7a
,7bが形成されている9 一方、基板は厚さ0.5〜2.Qmrr+のエボキシ系
樹脂ガラス布からなる基板に直径0.8mm程度のピン
挿入用のスルホール16aを開け、眉目の配線3aと、
外部接続用ピン8aの導電部7aとを接続させる。また
、一層目の配線3a上には、直径0.55mm程度の穴
が設けられたエボキシ系ガラス布からなる基板を接着さ
せ、その基板に配線3bと外部接続用ピンの内側導電性
メッキ7aとを接着させる。この接着には、はんだ等の
取付け用のろう材5で固定接続させる。
第3図は第1図に示したパッケージの半導体装置をプリ
ント板に実装した状態を示した断面図である.次に、上
述したパッケージを使用して半導体装置をプリント板に
実装する方法を説明する。
まず、第3図に示すように、半導体チップ2をマウント
材14により固着し、ワイヤ15により接続し、その上
面全体をエボキシやシリコーン等の封入樹脂13で覆い
、アルミニュウム薄板やエンジニアリングプラスチック
等のキャップ12をかぶせることにより半導体装置とし
て組立る。次に、外部接続用ピン8aをプリント板10
に施してあるスルホール16dに挿入し、配線部にかか
らないようにエボキシ系の接着樹脂14により固着させ
る.次に、はんだ等の取付け用のろう材5Cにより導電
部7aはプリント板10の裏面に施した配線3Cに導電
部7bはプリント板の表面に施した配線3dにそれぞれ
固定接続させる。
第2図は本発明の他の実施例を示す半導体装置用パッケ
ージの断面図である。このパッケージの外部接続用ピン
は、同図に示すように、基板1の底部のピン挿入用スル
ーホールに挿入されるリングつと、このリング9の穴に
挿入される外部接続用ピン8bとに分離したことである
この基板1は、厚さ0.8〜2.Qmm程度のビスマレ
イミド系のガラス布からなる銅張積層板の表面に、約0
.45mm程度の直径のピン挿入用スルホール16cと
、裏面側には、約0.8mmと直系で深さ0.5mm程
度のリング挿入用の窪み17を開け、このピン挿入用ス
ルホール16cの側面上部から裏面側の窪み17の周囲
にかけて、Cu,Ni,Au等のめっきを施こしてある
。また、基板1の表面には、厚さ10〜25μmの銅箔
を、スルホールの側面に施しためつき部と接続すること
で、配線3aを形或する.さらに、めっきが施された窪
み17に、外径約Φ0.75mm、内径約Φ0.75m
m、内径約Φ0.45mm長さ0.8〜1.5mmのF
eNi42%等の外部接続用のリング9をはんだ等の取
付け用のろう材5bにより固定接続する。
一方、絶縁性シ一ト11は、厚さ100〜150μm程
度のボリイド樹脂シートで、ピンが挿入される位置に約
Φ0.8mmの穴を設けている。
また、基板1との接着には、絶縁性樹脂4により行われ
ている。さらに、外部接続用ピン8bは、段付きピン形
状をしており、基板の上側から、ピン挿入用スルホール
16cに挿入される。
このことにより、配線3aと外部接続用ピン8b及び配
線3bと外部接続用のリング9とが電気的に分離できる
.なお、プリント板への取り付けは前述と同様に行う。
このように、外部接続用ピンに複数の導電部を設けるこ
とにより、他の配線と接続する外部接続用ピンを設けな
くとも、一つの外部接続用ピンを設けただけで済むこと
である。
また、この実施例では、導電部が二つの場合を述べたが
、新に絶縁層をこの外部接続用ピンに設けて三つの導電
部を設けることも出来る。
〔発明の効果〕
以上説明したように本発明は、基板に挿入される外部接
続用ピンに絶縁材を介して少なくとも二配線を接続する
導電部を設けることによって、基板に挿入される外部接
続用ピン数を増加させることが出来、このため、パッケ
ージ外形の大きさの増大がほとんど不必要となり、多端
子化によるコストや重量の増加及び機械的精度や電気的
特性の低下を最小限に抑えることができる半導体装置用
パッケージが得られるという効果がある。
材、7a,b・・・導電部、8.8a.8b・・・外部
接続用ピン、9・・・リング、10・・・プリント板、
11・・・絶縁シート、12・・・キャップ、13・・
・封入樹脂、14・・・マウント材、15・・・ワイヤ
、16a,16d・・・スルホール、16c・・・ピン
挿入用スルホール、17・・・窪み。

Claims (1)

    【特許請求の範囲】
  1. 半導体チップを搭載するとともに多数の配線が形成され
    た基板と、この基板のスルーホールに挿入されるととも
    に前記配線に接続される外部接続用ピンとを有する半導
    体装置用パッケージにおいて、前記外部接続用ピンに前
    記配線と接続する少くとも二つの導電部が絶縁部を介し
    て設けられているとともに前記導電部のいずれかが前記
    スルーホールに固着されていることを特徴とする半導体
    装置用パッケージ。
JP16231289A 1989-06-22 1989-06-22 半導体装置用パッケージ Pending JPH0324753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16231289A JPH0324753A (ja) 1989-06-22 1989-06-22 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16231289A JPH0324753A (ja) 1989-06-22 1989-06-22 半導体装置用パッケージ

Publications (1)

Publication Number Publication Date
JPH0324753A true JPH0324753A (ja) 1991-02-01

Family

ID=15752127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16231289A Pending JPH0324753A (ja) 1989-06-22 1989-06-22 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JPH0324753A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240525B1 (ko) * 1995-11-29 2000-01-15 가나이 쓰도무 반도체장치 및 그것을 사용한 전자장치
JP2007303548A (ja) * 2006-05-11 2007-11-22 Victaulic Co Of Japan Ltd 伸縮可撓管継手
WO2016163045A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Sgtを有する柱状半導体装置と、その製造方法
US10199381B2 (en) 2015-04-06 2019-02-05 Unisantis Electronics Singapore Pte. Ltd. Pillar-shaped semiconductor memory device and method for producing the same
US10229916B2 (en) 2015-10-09 2019-03-12 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device
US10269809B2 (en) 2015-07-08 2019-04-23 Unisantis Electronics Singapore Pte. Ltd. Pillar-shaped semiconductor memory device and method for producing the same
US10410932B2 (en) 2015-10-09 2019-09-10 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240525B1 (ko) * 1995-11-29 2000-01-15 가나이 쓰도무 반도체장치 및 그것을 사용한 전자장치
JP2007303548A (ja) * 2006-05-11 2007-11-22 Victaulic Co Of Japan Ltd 伸縮可撓管継手
WO2016163045A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Sgtを有する柱状半導体装置と、その製造方法
JPWO2016163045A1 (ja) * 2015-04-06 2017-09-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Sgtを有する柱状半導体装置と、その製造方法
US10199381B2 (en) 2015-04-06 2019-02-05 Unisantis Electronics Singapore Pte. Ltd. Pillar-shaped semiconductor memory device and method for producing the same
US10217865B2 (en) 2015-04-06 2019-02-26 Unisantis Electronics Singapore Pte. Ltd. SGT-including pillar-shaped semiconductor device and method for producing the same
US10734391B2 (en) 2015-04-06 2020-08-04 Unisantis Electronics Singapore Pte. Ltd. SGT-including pillar-shaped semiconductor device and method for producing the same
US10658371B2 (en) 2015-04-06 2020-05-19 Unisantis Electronics Singapore Pte. Ltd. Method for producing a pillar-shaped semiconductor memory device
US10651180B2 (en) 2015-04-06 2020-05-12 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device
US10593682B2 (en) 2015-07-08 2020-03-17 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor memory device
US10269809B2 (en) 2015-07-08 2019-04-23 Unisantis Electronics Singapore Pte. Ltd. Pillar-shaped semiconductor memory device and method for producing the same
US10410932B2 (en) 2015-10-09 2019-09-10 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device
US10229916B2 (en) 2015-10-09 2019-03-12 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device

Similar Documents

Publication Publication Date Title
US6344683B1 (en) Stacked semiconductor package with flexible tape
KR970008356B1 (ko) 반도체장치
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US4949225A (en) Circuit board for mounting electronic components
JPH08501415A (ja) 薄マルチチップ・モジュール
US6271057B1 (en) Method of making semiconductor chip package
US6781215B2 (en) Intermediate base for a semiconductor module and a semiconductor module using the intermediate base
JP3660663B2 (ja) チップパッケージの製造方法
JPH0324753A (ja) 半導体装置用パッケージ
US5099395A (en) Circuit board for mounting electronic components
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
JPS58128754A (ja) 混成集積回路
KR100774894B1 (ko) 반도체 장치
JPH02343A (ja) 電子部品搭載用基板
JP3297959B2 (ja) 半導体装置
JPH0258356A (ja) 電子部品塔載装置
JP2737332B2 (ja) 集積回路装置
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
JP2000200848A (ja) 電子部品実装用回路基板及び半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JPH04139737A (ja) 半導体チップの実装方法
JP2000133745A (ja) 半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH06112361A (ja) 混成集積回路
JP2649251B2 (ja) 電子部品搭載用基板