JPS6025910Y2 - 半導体装置 - Google Patents

Description

【考案の詳細な説明】 本考案は半導体装置に関し、特に大型絶縁基板上に半導
体素子を多数個搭載した大規模集積回路（ＬＳＩ）の構
成に関する。

この種の半導体装置においては少なくとも以下の条件を
満足することが求められている。

即ち、１ 高密度配線：絶縁基板表面上に形成される配
線パターンの微細化が可能であり、且つ基板の多層配線
構造が採られること。

２ 熱的特性二基板の熱伝導率が大きく且つ搭載した半
導体素子チップと基板の間の熱伝導率が大きいこと。

３ 電気的特性：絶縁層のインピーダンスが大きく且つ
線間、層間容量が小さいこと。

４ 物理的強度：機械的強度が大きく且つ耐熱性、耐熱
ショック性が良好であること。

５ 化学的強度：耐化学薬品性に優れていること。

６ 製造：製造歩留りが大きいこと。

又修理が容易であり、この修理によって製造歩留りを高
め得ること。

７ 使用性：使用中に改修が容易であること及び設計変
更に基づく改造が容易であること。

しかしながら、従来から提案されている半導体装置、い
わゆるマルチ・チップＬＳｆにおいては上記項目の全て
について必ずしも満足な解答を与えていない。

そこで、本考案の目的は、従来の半導体装置の構造を改
良し１、熱的特性、電気的特性、製造、及び使用の上記
項目に関し特に優れた半導体装置を実現することにある
。

従来この種の半導体装置は、未焼成セラミック基板を所
望の形状に成形してからこれに必要なビア（Ｖｉａ）を
含む回路パターンを導体ペーストで形成し、この種の基
板を複数枚積層してから一体焼成し、得られたセラミッ
ク多層回路板の表面に必要な回路パターンを更に形成し
、所定の半導体素子を当該多層回路板に搭載したもので
ある。

これに対し、本考案によれば、要するに、セラミック多
層回路板と、半導体素子を搭載した多層配線板から成り
、該セラミック多層回路板に該配線板が搭載されている
ことを特徴とする半導体装置が提供される。

上記配線板の基板材料は耐熱性に優れたポリイミド等の
樹脂が好ましい。

又、本考案によれば、前記セラミック多層回路板の表面
にビア受はパッドと半導体素子チップ着座用パターンが
形成され、他方前記配線板の対向面にはビア接続用パタ
ーンとチップボンディング用パターンが形成され、該チ
ップボンディング用パターンにフェースダウンボンディ
ングされたチップの裏面が該チップ着座用パターンに半
田を介してボンディングされ且つ多層回路板の該ビア受
はパッドと対応する配線板の該ビア接続用パターンが半
田を介してボンディングされていることを特徴とする半
導体装置が提供される。

上記多層回路板のパッドと配線板のビア接続用パターン
のいづれにも半田ダムを配設し、該半田ダムに容れた半
田により対応する上下の該パターンとパッドを接合、即
ちボンディングするのが好ましい。

更に又、本考案によれば、半導体素子を搭載した配線板
がセラミック多層回路板に搭載されて成る前記半導体装
置において、該多層回路板の表面にワイヤリング用ポー
ル群を点在させて設立し、他方該配線板に該ポールに対
応するボール孔を配設腰該多層回路板に該配線板を該ポ
ールが該ボール孔から突出した構成において搭載したこ
とを特徴とする半導体装置が提供される。

上記ポール群にはセラミック多層回路板を製造してから
、これらの改造が必要な場合には、配線板を搭載する前
に適当なポールを経由して必要なワイヤリングを施こし
、回路改修することができる。

この場合のワイヤは多層回路板と配線板の間隙に配位す
る。

又上記のようなワイヤリングを予め必要に応じて施こし
ておき、或いはこの種のワイヤリングを施こすことなく
、配線板を多層回路板に搭載し、改修の必要になった時
点で改修のためのワイヤリングを配線板から突出したポ
ールを経由して配線板上で自由に行うことができる。

本考案に係る半導体装置によれば、多層回路板に半田接
合によって配線板が搭載されているので、配線板を容易
に取外し得る。

従って配線板それ自体を新たなものに取替えることによ
り基板そのものを改修することも可能である。

又配線板を取替えないまでもそれに搭載されている半導
体素子を必要に応じて取替えることも可能である。

次に、本考案の上記特徴構成を全て含む１実施例により
、図面を参照しながら本考案の具体的構成並びに本考案
のもたらす利点を説明する。

第１図は本考案に係る半導体装置の１例を分解して示す
断面説明図である。

図において、１はアルミナＡ１゜０３等の熱伝導率のよ
いセラミック材料よりなるセラミック多層回路板（以下
多層回路板と称す）である。

この多層回路板の内部配線２はタングステンＷ等を含む
導体ペーストの焼結体である。

これは多層に形成されており、スルーホールによって相
互に連結されている。

スルーホールの内部は内部配線と同じ導体ペーストの焼
結体で充填され、層間導通体、所謂ビア（Ｖｉａ） ５
を構成している。

多層回路板１の表面には、ビア受はパッド４、半導体素
子チップ（以下単にチップと称する）をその裏面におい
て着座させるためのチップ着座用パターン１４、表面に
ポール１５を設立するためのポール用パターン１５′及
び外部と基板を電気接続するためのコネクタパッド３等
が形威される。

これらの表面パターンは蒸着金属膜でもよく、又前記の
ようなタングステン焼結体で構成されてもよい。

１３はポリイミド等の耐熱性の良い樹脂基板にプリント
配線されて成る両面配線板である。

配線板１３の一表面（下位面）には、少なくともその最
上層がハンダ濡れ性の良い、例えば金Ａｕ、タングステ
ンＷ、ニッケルＮｉ等の金属から成るビア接続用パター
ン１０並びにチップ８を接合するチップボンデング用パ
ターン１１が形威される。

配線板１３の他の面（上位面）には、微細配線パターン
１２が形成される。

前記チップボンデング用パターン１１は配線板１３に予
め穿設された開口１３ａの周囲に形成されている。

又配線板にはポール１５を貫通させるためのポール孔１
３ｂが穿設されている。

多層回路板１へ配線板１３を搭載するための処置は次の
通りである。

先ず多層回路板１上のビア受はパッド３を除く金属パタ
ーン４，１４．１５’に予備半田を施こす。

次に改修用ワイヤリングのためのポール１５をパターン
１５′に半田で接合する。

次いで、配線板１３のビア接続用パターン１０のみに予
備半田９を付ける（この工程は必らずしも実行する必要
はなく、省略できる。

）。次に配線板１３のパターン１１に対してチップ８が
フェースダウンボンデングされる。

チップ８は所謂フリップタイプでも、ビームリードタイ
プのもでもよい。

しかしいづれにしてもチップ裏面には、少なくとも最上
層が金よりなる耐半田性の良い金属層８′を形成する。

最後に、多層回路板１に配線板１３を整合載置腰両者を
半田９によってチップ８の個所並びにビアを接続する個
所において接合し、即ちボンデング腰それによってチッ
プ８を搭載した配線板が多層回路板１に搭載される。

前記整合載置に際し、ポール１５とポール孔１３ｂを位
置合せガイドすることができる。

多層回路板１に配線板１３が載置されたとき、ポール１
５の先端部分はポール孔１３ｂを通って配線板の上位面
から突出する。

第２図は第１図Ａに示す個所の接続構造を示す、即ち多
層回路板１に配線板１３が搭載された場合のチップ８の
周辺を示す要部拡大図である。

この図において要部を更に説明する。

多層回路板１にチップ着座用パターン１４が形威されて
おり、一方配線板１３の裏面（多層回路板に対面する面
）にチップボンデング用パターン１１が形威されている
。

このパターン１１はスルホール１６を介して上位面の微
細パターン１２に連結されている。

配線板１３のチップ８に対応する部分にチップ寸法より
や）大きい目の開口１３ａが設けである。

チップ背面には少なくともその最終表面が金よりなる耐
半田性のある金属層８′が設けである。

チップ８は先ず配線板１３上のパターン１１にボンデン
グされ、配線板と多層回路板の一体化の際に多層回路板
上のパターン１４とチップ背面の金属層８′が半田９に
より連結される。

第３図は第１図のＢに示す個所の連結構造を示す、即ち
基板のビアコネクト部を示す拡大図である。

図において、多層回路板１のビア５に対し、これを覆う
ようにビア受はパッド４が表面に形威される。

このパッド４は他のパターン４，１４゜１５′と接触し
ない限度において如何なる形状寸法も許容される。

パッド４上の所定個所に半田ダム４ａを半田濡れ性の悪
い金属により形成する。

ダム４ａに囲まれたパッド部分（凹所）は半田を収容し
て半田コネクトに使用する。

ところで、多層回路板の焼結の際の収縮率のバラツキに
よるビア５の位置ずれは、従来から解決すべき大きな課
題になっているが、本考案よれば、ビア受はパッド４前
記の限度において充分大きく寸法設計することができる
ので、大きなパッドによりビアの位置ずれを吸収するこ
とができる。

他方、半田ダム４ａは一般のフォトエツチング法により
形威し得るので、ビアとは違ってパターンの精度、位置
精度が共に本来的に良好である。

従って多層回路板のセラミック表面のビア位置のバラツ
キが可成り大きくても、このバラツキによって生じる従
来のような不都合は回避することができる。

これは多層回路板の歩留向上に大きく貢献するものであ
る。

又大きな面積のビア受はパッド４では、その半田ダム以
外の領域部分を改造用ワイヤリングのボンデングパッド
として使用することができるのも好都合である。

また、配線板１３の下位面には、ビアコネクタ用ハター
ン１０を形威し、このパターン１０の上に前記と同様な
半田ダム１０ａを形成する。

配線板１３の上位面に形成されている微細パターン１２
にはスルーホール１６を介してパターン１０が接続して
いる。

多層回路板１と配線板１３は半田９により固定され且つ
電気的に接続される。

配線板１３に搭載されているチップ８が多層回路の着座
用パターン１４に固定されるが、この固定によっては、
多層回路板１に配線板１３を保留するだけの機械的強度
は得られない。

この保留の機能はビア受はパッド４とビア接続用パター
ン１０の半田９による接合によって与えられる。

第４図は第１図のＣに示す個所の連結構造を示す、即ち
基板の改造用ポール周辺を示す拡大図である。

図において、多層回路板１の表面にはポール接着用のパ
ターン１５′が形成され、これにポール１５が半田９に
よって接合される。

配線板１３の対応する部分にはポ一孔１３ｂが穿設され
ており、こ）から多層回路板と配線板が一体化したとき
にポール１５が頭を出す。

以上説明した構成の本考案に係る半導体装置は、次の工
程に従って製作される。

先ず、従来公知の方法で積層された未焼成セラミック基
板の積層体を焼結し、得られた焼結板の表面を研磨し、
次に研磨面に表面パターン３，４，１４．１５′、次い
で半田ダム４ａを形成し、それから必要な予備半田９を
施こす。

次いでポール１５を設立する。

その後で必要に応じて改造ワイヤリングを施こす。

これによって本考案に係るセラミック多層回路体が得ら
れる。

他方、片面銅張板の銅箔面に半田ダム１０ａを形成して
から、銅張板にスルーホール１６とポール孔１３ｂを穿
設する。

次いでスルーホールメッキとエツチングの組合せにより
ビア接続用パターン１１とチップボンデング用パターン
を形成する。

それから銅張板の裏側の樹脂面にメタル蒸着し、この蒸
着メタル層をエツチングすることにより微細回路パター
ン１２を形成する。

その後で樹脂基板をエツチングしてチップ開口１３ａを
形成する。

それから半田ダム１０ａに予備半田９を収容する。

最後にチップ８を実装して半導体素子を搭載した配線板
を完成する。

上記のようにして得られたセラミック多層回路板と配線
板は組合せた状態で熱処理を施こされ、それによって一
体化した半導体装置が一応完成する。

この装置には、チップ８を保護するための樹脂コーテン
グを施こす。

上記製造工程においては、焼結板の表面研磨や配線板の
ビアコネクタ部における予備半田はやり方によっては省
略可能である。

以上のようにして得られる本考案の半導体装置の完成品
の１例は第５図に示される。

図において第１図に示す番号と同じ番号で示す部材は第
１図の部材と同等のものを示している。

なお、６は接着剤であり、７は放熱板である。

本考案の半導体装置には要約すれば、次のような利点が
ある。

１ セラミック表面のビア位置のバラツキによる不都合
が回避され、これによりセラミック多層回路板の製造の
歩留りが向上する。

２ ビア受はパッドを大きくできるので、セラミック多
層回路板の基板テストが容易になる。

３ 配線板と多層回路板が全く独立に製造できるが故に
、プロセス的にも取扱上でも又技術的にも有利となる。

４ ディスクリートワイヤリングは半導体素子チップと
無関係に行なえる。

又パターンを大きくできるので、それた゛けワイヤリン
グが容易となる。

５ 多層回路板の表面パターンそのものは、微細なパタ
ーンでなくともよい。

従って、パターンの一部は一般のシルクスクリーン印刷
法による厚膜法により形成できる。

６ 半導体素子チップテストは配線板に実装した後で行
うことができる。

７ 半導体素子チップから多層回路板への熱伝導が非常
によい。

この熱伝導はチップがビームリードタイプ、フリップチ
ップタイプいずれのタイプであっても非常によい。

８ 配線板と多層回路板の半田付は一体化は１度の熱処
理で容易に実行でき、又配線板の取り外しも容易である
。

従って配線板の取替による基板の改造が容易に行える。

９ 樹脂コーテングは半導体素子チップのフェース（主
表面）側に行うことができるので、耐湿性向上等のコー
テング効果が大きい。

１０ セラミック多層回路板の表面は必らずしも薄膜
パターン用として仕上げなくてもよい。

【図面の簡単な説明】

第１図は本考案に係る半導体素子の１例を分解して示す
断面説明図、第２図、第３図及び第４図はそれぞれ第１
図に示す基板の完成品における半導体素子搭載部、ビア
コネクタ部及びポール部を夫々示す拡大断面説明図、及
び第５図は本考案に係る半導体装置の完成品例を示す断
面説明図である。 図において、１はセラミック多層回路板、１３は配線板
、８は半導体素子チップ、１４はチップボンデング用パ
ターン、５はビア、４はビア受はパッド、１１はチップ
ボンデング用パターン、１５はポール、１３ａはチップ
用開口、１３ｂはポール孔、９は半田、４ａ、１０ａは
半田ダム、１５′はポール接続用パターン、１６はスル
ーホール、１２は表面回路パターン、３はコネクタパッ
ドを示す。

Claims (1)

1. 【実用新案登録請求の範囲】 １ セラミック多層回路板と、半導体素子がフェースク
   ランポンディングにより搭載されている樹脂基板の両面
   に回路パターンを有する配線板を少なくとも具備し、該
   半導体素子の裏面が該セラミック多層回路板の表面に半
   田固定により着座するように、該セラミック多層回路板
   に該配線板が搭載されていることを特徴とする半導体装
   置。 ２ 該セラミック多層回路板の表面にビア受はパッドが
   形成され、他方該配線板の裏面にはビア接続用パターン
   が形成されていて、該パッドとパターンが半田で接合さ
   れていることを特徴とする１実用新案登録請求の範囲ヨ
   第１項記載の半導体装置。 ３ 該セラミック多層回路板の表面にワイヤリング用の
   ポールを配設し、他方該配線板にはポール孔を穿設し、
   該セラミック多層回路板に該配線板が搭載した状態にお
   いて該ポールが数社を通じて該配線板の表面から突出す
   るようにしたことを特徴とする１実用新案登録請求の範
   囲。 第１項に記載の半導体装置。 ４ 該セラミック多層回路板の表面に該半導体素子のチ
   ップ着座用パターンが形成されており、該ピア受はパッ
   ドと該ビア接続用パターンの両者の内少なくとも該パッ
   ドに半田ダムが配設されていて、該チップ着座用パター
   ンに該半導体装置のチップが半田で接合され且つ該ビア
   接続用パターンが該半田ダムに容れた半田で該ビア受は
   パッドに接合されていることを特徴とする１実用新案登
   録請求の範囲ヨ第２項に記載の半導体装置。 ５ 該ビア接続用パターンに半田ダムが形成されていて
   、当該半田タムと該ビア受はパッド上の半田ダムが半田
   で接合していることを特徴とする１実用新案登録請求の
   範囲ヨ第４項に記載の半導体装置。