JP3785661B2 - 両面配線基板の製造方法および半導体装置の製造方法 - Google Patents
両面配線基板の製造方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3785661B2 JP3785661B2 JP30971495A JP30971495A JP3785661B2 JP 3785661 B2 JP3785661 B2 JP 3785661B2 JP 30971495 A JP30971495 A JP 30971495A JP 30971495 A JP30971495 A JP 30971495A JP 3785661 B2 JP3785661 B2 JP 3785661B2
- Authority
- JP
- Japan
- Prior art keywords
- openings
- connection pads
- substrate
- substrates
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は両面配線基板およびそれを用いた半導体装置に関する。
【０００２】
【従来の技術】
例えばフリップチップ方式と呼ばれる半導体装置の実装技術では、ＬＳＩ等からなる半導体チップの下面に設けられた複数のバンプを回路基板の上面に設けられた複数の接続パッドに接合することにより、半導体チップを回路基板上に実装している。ところで、半導体チップは、一般的に、直方体形状であって、その一の面の周辺部に複数のバンプが配列形成された構造となっている。したがって、ユーザー側において、半導体チップのバンプの配列パターンを変更することはできない。
【０００３】
そこで、従来では、以上のような問題点を解決するために、半導体チップを回路基板（メイン回路基板）上に直接実装するのではなく、サブ回路基板を介して実装する方法が考えられている。図１０は従来のこのような半導体装置（半導体チップをサブ回路基板上に搭載してなるもの）を示したものである。サブ回路基板１は両面配線構造の複数枚のセラミック基板１ａを積層したものからなっている。このサブ回路基板１の上面周辺部には複数の第１の接続パッド２が配列形成されている。サブ回路基板１の下面全体には複数の第２の接続パッド３が格子状に配列形成されている。複数の第１の接続パッド２と複数の第２の接続パッド３との相対応するもの同士はそれぞれ内部導通部４を介して電気的に接続されている。第２の接続パッド３の下面にはハンダバンプ５が形成されている。一方、半導体チップ６は、チップ本体７の下面周辺部に複数の接続パッド８が配列形成され、接続パッド８を除くチップ本体７の下面全体に保護膜９が形成され、接続パッド８の露出面上にハンダバンプ１０が形成された構造となっている。そして、半導体チップ６は、そのハンダバンプ１０をサブ回路基板１の複数の第１の接続パッド２に接合されていることにより、サブ回路基板１の上面に搭載されている。この場合、半導体チップ６とサブ回路基板１との間には樹脂封止材１１が設けられている。
【０００４】
このように、この半導体装置では、半導体チップ６をサブ回路基板１の上面に搭載し、サブ回路基板１の下面全体に格子状に配列形成された複数の第２の接続パッド３上にハンダバンプ５を形成しているので、半導体チップ６のハンダバンプ１０の配列パターンを変更することができなくても、サブ回路基板１のハンダバンプ５の配列パターンを自由に選定することができ、したがって実質的なバンプの配列パターンを変更することができる。ここで、バンプの配列パターンの変更とは、バンプの配列位置、バンプのサイズ、バンプの配列ピッチ等を変更することをいう。
【０００５】
【発明が解決しようとする課題】
ところで、従来のこのような半導体装置では、サブ回路基板１の第１の接続パッド２の配列パターンと第２の接続パッド３の配列パターンとが互いに異なるので、その間を電気的に接続する内部導通部４の立体的な形状が複雑となる。このため、サブ回路基板１を両面配線構造の複数枚のセラミック基板１ａを積層してなるものによって形成している。この場合、両面配線構造のセラミック基板１ａはスルーホールめっき処理を含む多数の工程を経て製造しており、しかも複数枚のセラミック基板１ａの両面配線構造が互いに異なるので、製造工程数がかなり多くなるという問題があった。また、半導体チップ６をサブ回路基板１上に搭載（ボンディング）しなければならず、したがって製造工程数がさらに多くなるという問題があった。
この発明の課題は、製造工程数を減少することができるようにすることである。
【０００６】
【課題を解決するための手段】
請求項１記載の発明に係る両面配線基板の製造方法は、一の面に形成される複数の第１の接続パッドの配列パターンに対応する複数の開口部が形成された第１の基板と、前記複数の第１の接続パッドの配列パターンとは異なり一の面に形成される複数の第２の接続パッドの配列パターンに対応する複数の開口部が形成された第２の基板と、前記第１の基板の複数の開口部と前記第２の基板の複数の開口部との相対応するもの同士をそれぞれ連通する複数の開口部が形成された１枚以上の他の基板とを用意し、前記第１及び第２の基板と前記１枚以上の他の基板とをこれらの基板に形成された前記複数の開口部のうち相対応するもの同士によって貫通孔が形成されるように積層し、その後、前記貫通孔に導電性ペーストを充填して硬化することによって前記第１の基板に形成された複数の開口部内にそれぞれ第１の接続パッドを形成し且つ前記第２の基板に形成された複数の開口部内にそれぞれ第２の接続パッドを形成すると同時に前記第１及び第２の接続パッドを接続する１つの導電部を形成するものである。この請求項１記載の発明によれば、相対応するもの同士がそれぞれ連通して貫通孔を形成する複数の開口部が形成された３枚以上の基板を積層して接着し、その後、貫通孔に導電性ペーストを充填して第１及び第２の基板にそれぞれ第１及び第２の接続パッドを形成しているので、基板の貫通孔の立体的な形状が複雑であっても、この貫通孔内に導電性ペーストを充填すると、第１の接続パッド、第２の接続パッドおよび内部導通部を形成することができ、したがって製造工程数を減少することができる。
【０００７】
また、請求項２記載の発明に係る半導体装置の製造方法は、一の面に形成される複数の第１の接続パッドの配列パターンに対応する複数の開口部が形成された第１の基板と、前記複数の第１の接続パッドの配列パターンとは異なり一の面に形成される複数の第２の接続パッドの配列パターンに対応する複数の開口部が形成された第２の基板と、前記第１の基板の複数の開口部と前記第２の基板の複数の開口部との相対応するもの同士をそれぞれ連通する複数の開口部が形成された１枚以上の他の基板と、半導体チップとを用意し、前記半導体チップ上に前記第１及び第２の基板と前記１枚以上の他の基板とをこれらの基板に形成された前記複数の開口部のうち相対応するもの同士によって貫通孔が形成されるように積層し、その後、前記貫通孔に導電性ペーストを充填して硬化することによって前記第１の基板に形成された複数の開口部内にそれぞれ第１の接続パッドを形成し且つ前記第２の基板に形成された複数の開口部内にそれぞれ第２の接続パッドを形成すると同時に前記第１及び第２の接続パッドを接続する１つの導電部を形成し、前記第２の基板上における複数の開口部の位置に該開口部に充填された導電性ペーストと接続させてハンダバンプを形成するものである。この請求項２記載の発明によれば、相対応するもの同士がそれぞれ連通して貫通孔を形成する複数の開口部が形成された３枚以上の基板を半導体チップ上に積層して接着し、その後、貫通孔に導電性ペーストを充填して第１及び第２の基板にそれぞれ第１及び第２の接続パッドを形成するので、導電性ペーストによって第１の接続パッドを形成すると同時に、この第１の接続パッドを半導体チップの接続パッドに接合させることができ、したがって半導体チップを搭載するためのそれ専用の工程が不要となり、製造工程数を減少することができる。
【０００８】
【発明の実施の形態】
図１（Ａ）、（Ｂ）はこの発明の第１実施形態における半導体装置を示したものである。この実施形態における半導体チップ２１は、チップ本体２２の上面４辺部に５つずつの接続パッド２３が配列形成され、接続パッド２３を除くチップ本体２２の上面全体に保護膜２４が形成された構造となっている。半導体チップ２１の上面にはサブ回路基板（両面配線基板）２５が接合されている。サブ回路基板２５は、第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるものからなっている。第１〜第５の基板形成用板２６ａ〜２６ｅは、図２（Ａ）〜（Ｅ）にそれぞれ示すようになっている。このうち第１の基板形成用板２６ａの４辺部には、半導体チップ２１の接続パッド２３に対応して、５つずつの円孔からなる開口部２７ａが配列形成されている。第５の基板形成用板２６ｅの中央部には２０個の円孔からなる開口部２７ｅが４行５列の格子状に配列形成されている。第２〜第４の基板形成用板２６ｂ〜２６ｄの各所定の個所には、第１の基板形成用板２６ａの２０個の開口部２７ａと第５の基板形成用板２６ｅの２０個の開口部２７ｅとの相対応するもの同士をそれぞれ連通するための開口部２７ｂ〜２７ｄが形成されている。すなわち、図２（Ｂ）に示す第２の基板形成用板２６ｂには、主として、図２（Ａ）に示す第１の基板形成用板２６ａのうち上辺の両側の２つの開口部２７ａ、下辺の両側の２つの開口部２７ａ、左辺の中央部の３つの開口部２７ａおよび右辺の中央部の３つの開口部２７ａの配列位置を変更するように、開口部２７ｂが形成されている。図２（Ｃ）に示す第３の基板形成用板２６ｃには、主として、図２（Ａ）に示す第１の基板形成用板２６ａのうち上辺の中央部の３つの開口部２７ａおよび下辺の中央部の３つの開口部２７ａの配列位置を変更するように、開口部２７ｃが形成されている。図２（Ｄ）に示す第３の基板形成用板２６ｄには、主として、図２（Ａ）に示す第１の基板形成用板２６ａのうち左辺の両側の２つの開口部２７ａおよび右辺の両側の２つの開口部２７ａの配列位置を変更するように、開口部２７ｄが形成されている。
【０００９】
したがって、第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるサブ回路基板２５には、第１の基板形成用板２６ａの２０個の開口部２７ａと第５の基板形成用板２６ｅの２０個の開口部２７ｅとの相対応するもの同士間にわたって２０個の貫通孔２８が形成されていることになる。そして、これらの貫通孔２８内には、後で説明するように導電性ペーストが充填されることにより、導電部２９が形成されている。この場合、導電部２９のうち第１の基板形成用板２６ａの開口部２７ａ内に充填された部分は第１の接続パッド２９ａを形成し、第５の基板形成用板２６ｅの開口部２７ｅ内に充填された部分は第２の接続パッド２９ｂを形成し、第２〜第４の基板形成用板２６ｂ〜２６ｄの開口部２７ｂ〜２７ｄ内に充填された部分は内部導通部２９ｃを形成している。そして、第１の接続パッド２９ａは半導体チップ２１の接続パッド２３に接合され、第２の接続パッド２９ｂ上にはハンダバンプ３０が設けられている。
【００１０】
次に、この半導体装置の製造方法の一例について、図３を参照しながら説明する。まず、図３（Ａ）に示すように、開口部２７ａ〜２７ｅを有するエポキシ樹脂等からなる第１〜第５の基板形成用板２６ａ〜２６ｅおよび半導体チップ２１を用意する。この場合、第１〜第５の基板形成用板２６ａ〜２６ｅの各下面にはエポキシ接着剤（図示せず）が塗布されている。次に、図３（Ｂ）に示すように、半導体チップ２１の保護膜２４上に第１〜第５の基板形成用板２６ａ〜２６ｅをこの順で接着する。すると、第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるサブ回路基板２５が形成されるとともに、このサブ回路基板２５に上述した２０個の貫通孔が形成される。次に、加熱してエポキシ接着剤を硬化させる。次に、図３（Ｃ）に示すように、第５の基板形成用板２６ｅの開口部２７ｅから貫通孔２８内に図示しないディスペンサを用いて銀ペースト等からなる導電性ペースト３１を注入して充填する。この状態では、導電性ペースト３１のうち第１の基板形成用板２６ａの開口部２７ａ内に充填された部分は半導体チップ２１の接続パッド２３の上面に密接される。次に、図３（Ｄ）に示すように、導電性ペースト３１のうち第５の基板形成用板２６ｅの開口部２７ｅ内に充填された部分の上面に図示しないフラックスを介してハンダボール３２を配置する。次に、熱処理を行い、図１（Ｂ）に示すように、導電性ペースト３１の硬化により導電部２９を形成するとともに、ハンダボール３２のウェットバックによりハンダバンプ３０を形成する。かくして、この半導体装置が製造されることになる。
【００１１】
このように、サブ回路基板２５の第１の接続パッド２９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃを、サブ回路基板２５に形成された貫通孔２８内に導電性ペースト３１を充填することにより形成された導電部２９によって形成しているので、貫通孔２９の立体的な形状が複雑であっても、この貫通孔２９内に導電性ペースト３１を充填すると、第１の接続パッド２９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃを形成することができ、したがって製造工程数を減少することができる。また、第１の接続パッド２９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃを導電性ペースト３１の充填により形成するとき、半導体チップ２１をサブ回路基板２５の下面に予め接着しているので、導電性ペースト３１の充填によって、第１の接続パッド２９ａを形成すると同時にこの第１の接続パッド２９ａを半導体チップ２１の接続パッド２３に接合させることができ、したがって半導体チップ２１を搭載するためのそれ専用の工程が不要となり、これまた製造工程数を減少することができる。
【００１２】
なお、上記第１実施形態では、第１〜第５の基板形成用板２６ａ〜２６ｅを用意し、これら第１〜第５の基板形成用板２６ａ〜２６ｅを半導体チップ２１の保護膜２４上に順次接着することにより、サブ回路基板２５を形成する場合について説明したが、これに限定されるものではない。例えば、半導体チップ２１の保護膜２４上にスクリーン印刷等によって第１の基板形成用板２６ａを形成し、そして乾燥した後同様の工程を繰り返すことにより、第２〜第５の基板形成用板２６ｂ〜２６ｅを順次形成し、かくしてサブ回路基板２５を形成するようにしてもよい。
【００１３】
また、上記第１実施形態では、サブ回路基板２５の第１の接続パッド２９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃを１つの連続する導電部２９によって形成した場合について説明したが、これに限定されるものではない。例えば、図４に示す第２実施形態のように、第１〜第５の基板形成用板２６ａ〜２６ｅの開口部２７ａ、２７ｅ内にそれぞれ予め設けられた５つの導電部材４１ａ〜４１ｅによって形成するようにしてもよい。この場合の半導体装置の製造方法について説明すると、まず図４（Ａ）に示すように、第１〜第５の基板形成用板２６ａ〜２６ｅの開口部２７ａ、２７ｅ内に、導電性ペーストを充填して硬化させることにより、導電部材４１ａ〜４１ｅが設けられてなるもの、および半導体チップ２１を用意する。この場合、図示していないが、第１〜第５の基板形成用板２６ａ〜２６ｅの下面にはエポキシ接着剤が塗布され、導電部材４１ａ〜４１ｅの下面には導電性接着剤が塗布されている。次に、図４（Ｂ）に示すように、半導体チップ２１の保護膜２４上に第１〜第５の基板形成用板２６ａ〜２６ｅをこの順で接着する。すると、第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるサブ回路基板２５が形成されるとともに、関連する導電部材４１ａ〜４１ｅが導電性接着剤を介して互いに接合され、かつ第１の基板形成用板２６ａの開口部２７ａ内に設けられた導電部材４１ａが導電性接着剤を介して半導体チップ２１の接続パッド２３と接合される。次に、図４（Ｃ）に示すように、第５の基板形成用板２６ｅの開口部２７ｅ内に設けられた導電部材４１ｅの上面に図示しないフラックスを介してハンダボール３２を配置する。次に、熱処理を行い、図４（Ｄ）に示すように、ハンダボール３２のウェットバックによりハンダバンプ３０を形成する。かくして、この半導体装置が製造されることになる。
【００１４】
なお、上記第２実施形態では、第１〜第５の基板形成用板２６ａ〜２６ｅおよび半導体チップ２１を接着するのにエポキシ接着剤と導電性接着剤とを用いた場合について説明したが、これに限定されるものではない。例えば、異方導電性接着剤、つまり導電性粒子を絶縁性接着剤中に混合してなるものを用いてもよい。また、上記第１および第２実施形態では、１つのサブ回路基板２５下に１つの半導体チップ２１を搭載した場合について説明したが、これに限らず、１つのサブ回路基板２５下に複数の半導体チップ２１を搭載するようにしてもよい。
【００１５】
なおまた、上記第１および第２実施形態では、サブ回路基板２５を第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるものによって形成した場合について説明したが、これに限定されるものではない。例えば、図５（Ａ）、（Ｂ）および図６に示す第３実施形態のようにしてもよい。この第３実施形態では、１枚の基板からなるサブ回路基板２５に、上記第１実施形態における貫通孔２８とほぼ同様の立体的形状を有する貫通孔２８が形成され、この貫通孔２８内に１つの連続する導電部２９が設けられた構造となっている。
【００１６】
次に、この第３実施形態の製造方法の一例について、図７を参照しながら説明する。まず、図７（Ａ）に示すように、サブ回路基板２５の外形に対応する形状の凹部５１を有するとともに所定の個所に樹脂注入口５２を有する型枠５３と、サブ回路基板２５の貫通孔２８に対応する形状の型部５４とを備えた型５５をワックス（加熱により蒸発するロストワックス）によって形成する。次に、図７（Ｂ）に示すように、型５５を半導体チップ２１上に配置する。次に、図７（Ｃ）に示すように、型５５の樹脂注入口５２から凹部５１内にエポキシ樹脂５６を注入して充填する。次に、熱処理を行うことにより、型５５を蒸発させて除去するとともに、エポキシ樹脂５６を硬化させる。この状態を図７（Ｄ）に示す。この図７（Ｄ）に示す状態では、半導体チップ２１上に硬化したエポキシ樹脂５６からなる１枚のサブ回路基板２５が接合されて形成され、かつこのサブ回路基板２５に貫通孔２８が形成されている。次に、図７（Ｅ）に示すように、サブ回路基板２５の貫通孔２８内にディスペンサを用いて銀ペースト等からなる導電性ペースト５７を注入して充填する。次に、図示していないが、導電性ペースト５７の充填された貫通孔２８の上部にフラックスを介してハンダボールを配置する。次に、熱処理を行い、図５、（Ｂ）および図６に示すように、導電性ペースト５７の硬化により導電部２９を形成するとともに、ハンダボールのウェットバックによりハンダバンプ３０を形成する。かくして、この半導体装置が製造されることになる。
【００１７】
なお、上記第３実施形態では、サブ回路基板２５の形状を平板状とし、この平板状のサブ回路基板２５の下面に半導体チップ２１を接合した場合について説明したが、これに限定されるものではない。例えば、図８に示す第４実施形態のように、サブ回路基板２５の形状を直方体状とし、この直方体状のサブ回路基板２５の下面にＬＳＩ等からなる半導体チップ２１を接合するとともに、側面にチップコンデンサやチップトランジスタ等からなるチップ電子部品６１を接合するようにしてもよい。また、図９に示す第５実施形態のように、サブ回路基板２５の形状を平面正八角形状とし、この平面正八角形状のサブ回路基板２５の下面にＬＳＩ等からなる半導体チップ２１を接合するとともに、側面にチップコンデンサやチップトランジスタ等からなるチップ電子部品６１を接合するようにしてもよい。なお、図８および図９では図示していないが、サブ回路基板２５の下面に複数の第１の接続パッドが形成され、上面に複数の第２の接続パッドが形成され、側面に複数の第３の接続パッドが形成され、内部に第１の接続パッド、第２の接続パッドおよび第３接続パッドを所定の通り電気的に接続する内部導通部が形成され、そして第１の接続パッドに半導体チップ２１の接続パッドが接合され、第２の接続パッド上にハンダバンプ３０が設けられ、第３接続パッドにチップ部品６１の接続パッドが接合されている。さらに、サブ回路基板の形状を球状としてもよい。
【００１８】
なおまた、上記各実施形態では、サブ回路基板の第２の接続パッド上にハンダバンプを設けた場合について説明したが、これに限らず、金等の金属からなるバンプを設けるようにしてもよく、また樹脂製のコアの表面を導電膜で被覆してなるバンプを設けるようにしてもよい。また、サブ回路基板の材料としてエポキシ樹脂を用いた場合について説明したが、これに限らず、他の熱硬化性樹脂を用いるようにしてもよい。また、導電部の材料として銀ペースト等からなる導電性ペーストを用いた場合について説明したが、これに限らず、例えば３００℃以下の比較的低融点の合金を用いるようにしてもよい。また、導電部を、貫通孔あるいは開口部の内壁に無電解めっきによって形成しためっき層によって形成してもよく、さらにその上に電解めっきによって形成しためっき層によって形成してもよい。さらに、上記第３実施形態では、型の材料として加熱により蒸発するワックスを用いた場合について説明したが、これに限らず、溶剤により溶解するものであってもよく、また加熱により溶解するものであってもよい。
【００１９】
【発明の効果】
以上説明したように、請求項１記載の発明に係る両面配線基板の製造方法によれば、相対応するもの同士がそれぞれ連通して貫通孔を形成する複数の開口部が形成された３枚以上の基板を積層して接着し、その後、貫通孔に導電性ペーストを充填して第１及び第２の基板にそれぞれ第１及び第２の接続パッドを形成しているので、基板の貫通孔の立体的な形状が複雑であっても、この貫通孔内に導電性ペーストを充填すると、第１の接続パッド、第２の接続パッドおよび内部導通部を形成することができ、したがって製造工程数を減少することができる。また、請求項２記載の発明に係る半導体装置の製造方法によれば、相対応するもの同士がそれぞれ連通して貫通孔を形成する複数の開口部が形成された３枚以上の基板を半導体チップ上に積層して接着し、その後、貫通孔に導電性ペーストを充填して第１及び第２の基板にそれぞれ第１及び第２の接続パッドを形成するので、導電性ペーストによって第１の接続パッドを形成すると同時に、この第１の接続パッドを半導体チップの接続パッドに接合させることができ、したがって半導体チップを搭載するためのそれ専用の工程が不要となり、製造工程数を減少することができる。
【図面の簡単な説明】
【図１】（Ａ）はこの発明の第１実施形態における半導体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれ図１（Ｂ）に示すサブ回路基板を形成するための第１〜第５の基板形成用板の各平面図。
【図３】（Ａ）〜（Ｄ）はそれぞれ図１に示す半導体装置の各製造工程を示す断面図。
【図４】（Ａ）〜（Ｄ）はそれぞれこの発明の第２実施形態における半導体装置の各製造工程を示す断面図。
【図５】（Ａ）はこの発明の第３実施形態における半導体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図６】図５に示す半導体装置を透視して見た場合の斜視図。
【図７】（Ａ）〜（Ｅ）はそれぞれ図５に示す半導体装置の各製造工程を示す断面図。
【図８】この発明の第４実施形態における半導体装置の斜視図。
【図９】この発明の第５実施形態における半導体装置の斜視図。
【図１０】従来の半導体装置の断面図。
【符号の説明】
２１ 半導体チップ
２３ 接続パツド
２５ サブ回路基板（両面配線基板）
２６ａ〜２６ｅ 第１〜第５の基板形成用板
２７ａ〜２７ｅ 開口部
２８ 貫通孔
２９ 導電部
２９ａ 第１の接続パッド
２９ｂ 第２の接続パッド
２９ｃ 内部導通部
３０ ハンダバンプ
【発明の属する技術分野】
この発明は両面配線基板およびそれを用いた半導体装置に関する。
【０００２】
【従来の技術】
例えばフリップチップ方式と呼ばれる半導体装置の実装技術では、ＬＳＩ等からなる半導体チップの下面に設けられた複数のバンプを回路基板の上面に設けられた複数の接続パッドに接合することにより、半導体チップを回路基板上に実装している。ところで、半導体チップは、一般的に、直方体形状であって、その一の面の周辺部に複数のバンプが配列形成された構造となっている。したがって、ユーザー側において、半導体チップのバンプの配列パターンを変更することはできない。
【０００３】
そこで、従来では、以上のような問題点を解決するために、半導体チップを回路基板（メイン回路基板）上に直接実装するのではなく、サブ回路基板を介して実装する方法が考えられている。図１０は従来のこのような半導体装置（半導体チップをサブ回路基板上に搭載してなるもの）を示したものである。サブ回路基板１は両面配線構造の複数枚のセラミック基板１ａを積層したものからなっている。このサブ回路基板１の上面周辺部には複数の第１の接続パッド２が配列形成されている。サブ回路基板１の下面全体には複数の第２の接続パッド３が格子状に配列形成されている。複数の第１の接続パッド２と複数の第２の接続パッド３との相対応するもの同士はそれぞれ内部導通部４を介して電気的に接続されている。第２の接続パッド３の下面にはハンダバンプ５が形成されている。一方、半導体チップ６は、チップ本体７の下面周辺部に複数の接続パッド８が配列形成され、接続パッド８を除くチップ本体７の下面全体に保護膜９が形成され、接続パッド８の露出面上にハンダバンプ１０が形成された構造となっている。そして、半導体チップ６は、そのハンダバンプ１０をサブ回路基板１の複数の第１の接続パッド２に接合されていることにより、サブ回路基板１の上面に搭載されている。この場合、半導体チップ６とサブ回路基板１との間には樹脂封止材１１が設けられている。
【０００４】
このように、この半導体装置では、半導体チップ６をサブ回路基板１の上面に搭載し、サブ回路基板１の下面全体に格子状に配列形成された複数の第２の接続パッド３上にハンダバンプ５を形成しているので、半導体チップ６のハンダバンプ１０の配列パターンを変更することができなくても、サブ回路基板１のハンダバンプ５の配列パターンを自由に選定することができ、したがって実質的なバンプの配列パターンを変更することができる。ここで、バンプの配列パターンの変更とは、バンプの配列位置、バンプのサイズ、バンプの配列ピッチ等を変更することをいう。
【０００５】
【発明が解決しようとする課題】
ところで、従来のこのような半導体装置では、サブ回路基板１の第１の接続パッド２の配列パターンと第２の接続パッド３の配列パターンとが互いに異なるので、その間を電気的に接続する内部導通部４の立体的な形状が複雑となる。このため、サブ回路基板１を両面配線構造の複数枚のセラミック基板１ａを積層してなるものによって形成している。この場合、両面配線構造のセラミック基板１ａはスルーホールめっき処理を含む多数の工程を経て製造しており、しかも複数枚のセラミック基板１ａの両面配線構造が互いに異なるので、製造工程数がかなり多くなるという問題があった。また、半導体チップ６をサブ回路基板１上に搭載（ボンディング）しなければならず、したがって製造工程数がさらに多くなるという問題があった。
この発明の課題は、製造工程数を減少することができるようにすることである。
【０００６】
【課題を解決するための手段】
請求項１記載の発明に係る両面配線基板の製造方法は、一の面に形成される複数の第１の接続パッドの配列パターンに対応する複数の開口部が形成された第１の基板と、前記複数の第１の接続パッドの配列パターンとは異なり一の面に形成される複数の第２の接続パッドの配列パターンに対応する複数の開口部が形成された第２の基板と、前記第１の基板の複数の開口部と前記第２の基板の複数の開口部との相対応するもの同士をそれぞれ連通する複数の開口部が形成された１枚以上の他の基板とを用意し、前記第１及び第２の基板と前記１枚以上の他の基板とをこれらの基板に形成された前記複数の開口部のうち相対応するもの同士によって貫通孔が形成されるように積層し、その後、前記貫通孔に導電性ペーストを充填して硬化することによって前記第１の基板に形成された複数の開口部内にそれぞれ第１の接続パッドを形成し且つ前記第２の基板に形成された複数の開口部内にそれぞれ第２の接続パッドを形成すると同時に前記第１及び第２の接続パッドを接続する１つの導電部を形成するものである。この請求項１記載の発明によれば、相対応するもの同士がそれぞれ連通して貫通孔を形成する複数の開口部が形成された３枚以上の基板を積層して接着し、その後、貫通孔に導電性ペーストを充填して第１及び第２の基板にそれぞれ第１及び第２の接続パッドを形成しているので、基板の貫通孔の立体的な形状が複雑であっても、この貫通孔内に導電性ペーストを充填すると、第１の接続パッド、第２の接続パッドおよび内部導通部を形成することができ、したがって製造工程数を減少することができる。
【０００７】
また、請求項２記載の発明に係る半導体装置の製造方法は、一の面に形成される複数の第１の接続パッドの配列パターンに対応する複数の開口部が形成された第１の基板と、前記複数の第１の接続パッドの配列パターンとは異なり一の面に形成される複数の第２の接続パッドの配列パターンに対応する複数の開口部が形成された第２の基板と、前記第１の基板の複数の開口部と前記第２の基板の複数の開口部との相対応するもの同士をそれぞれ連通する複数の開口部が形成された１枚以上の他の基板と、半導体チップとを用意し、前記半導体チップ上に前記第１及び第２の基板と前記１枚以上の他の基板とをこれらの基板に形成された前記複数の開口部のうち相対応するもの同士によって貫通孔が形成されるように積層し、その後、前記貫通孔に導電性ペーストを充填して硬化することによって前記第１の基板に形成された複数の開口部内にそれぞれ第１の接続パッドを形成し且つ前記第２の基板に形成された複数の開口部内にそれぞれ第２の接続パッドを形成すると同時に前記第１及び第２の接続パッドを接続する１つの導電部を形成し、前記第２の基板上における複数の開口部の位置に該開口部に充填された導電性ペーストと接続させてハンダバンプを形成するものである。この請求項２記載の発明によれば、相対応するもの同士がそれぞれ連通して貫通孔を形成する複数の開口部が形成された３枚以上の基板を半導体チップ上に積層して接着し、その後、貫通孔に導電性ペーストを充填して第１及び第２の基板にそれぞれ第１及び第２の接続パッドを形成するので、導電性ペーストによって第１の接続パッドを形成すると同時に、この第１の接続パッドを半導体チップの接続パッドに接合させることができ、したがって半導体チップを搭載するためのそれ専用の工程が不要となり、製造工程数を減少することができる。
【０００８】
【発明の実施の形態】
図１（Ａ）、（Ｂ）はこの発明の第１実施形態における半導体装置を示したものである。この実施形態における半導体チップ２１は、チップ本体２２の上面４辺部に５つずつの接続パッド２３が配列形成され、接続パッド２３を除くチップ本体２２の上面全体に保護膜２４が形成された構造となっている。半導体チップ２１の上面にはサブ回路基板（両面配線基板）２５が接合されている。サブ回路基板２５は、第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるものからなっている。第１〜第５の基板形成用板２６ａ〜２６ｅは、図２（Ａ）〜（Ｅ）にそれぞれ示すようになっている。このうち第１の基板形成用板２６ａの４辺部には、半導体チップ２１の接続パッド２３に対応して、５つずつの円孔からなる開口部２７ａが配列形成されている。第５の基板形成用板２６ｅの中央部には２０個の円孔からなる開口部２７ｅが４行５列の格子状に配列形成されている。第２〜第４の基板形成用板２６ｂ〜２６ｄの各所定の個所には、第１の基板形成用板２６ａの２０個の開口部２７ａと第５の基板形成用板２６ｅの２０個の開口部２７ｅとの相対応するもの同士をそれぞれ連通するための開口部２７ｂ〜２７ｄが形成されている。すなわち、図２（Ｂ）に示す第２の基板形成用板２６ｂには、主として、図２（Ａ）に示す第１の基板形成用板２６ａのうち上辺の両側の２つの開口部２７ａ、下辺の両側の２つの開口部２７ａ、左辺の中央部の３つの開口部２７ａおよび右辺の中央部の３つの開口部２７ａの配列位置を変更するように、開口部２７ｂが形成されている。図２（Ｃ）に示す第３の基板形成用板２６ｃには、主として、図２（Ａ）に示す第１の基板形成用板２６ａのうち上辺の中央部の３つの開口部２７ａおよび下辺の中央部の３つの開口部２７ａの配列位置を変更するように、開口部２７ｃが形成されている。図２（Ｄ）に示す第３の基板形成用板２６ｄには、主として、図２（Ａ）に示す第１の基板形成用板２６ａのうち左辺の両側の２つの開口部２７ａおよび右辺の両側の２つの開口部２７ａの配列位置を変更するように、開口部２７ｄが形成されている。
【０００９】
したがって、第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるサブ回路基板２５には、第１の基板形成用板２６ａの２０個の開口部２７ａと第５の基板形成用板２６ｅの２０個の開口部２７ｅとの相対応するもの同士間にわたって２０個の貫通孔２８が形成されていることになる。そして、これらの貫通孔２８内には、後で説明するように導電性ペーストが充填されることにより、導電部２９が形成されている。この場合、導電部２９のうち第１の基板形成用板２６ａの開口部２７ａ内に充填された部分は第１の接続パッド２９ａを形成し、第５の基板形成用板２６ｅの開口部２７ｅ内に充填された部分は第２の接続パッド２９ｂを形成し、第２〜第４の基板形成用板２６ｂ〜２６ｄの開口部２７ｂ〜２７ｄ内に充填された部分は内部導通部２９ｃを形成している。そして、第１の接続パッド２９ａは半導体チップ２１の接続パッド２３に接合され、第２の接続パッド２９ｂ上にはハンダバンプ３０が設けられている。
【００１０】
次に、この半導体装置の製造方法の一例について、図３を参照しながら説明する。まず、図３（Ａ）に示すように、開口部２７ａ〜２７ｅを有するエポキシ樹脂等からなる第１〜第５の基板形成用板２６ａ〜２６ｅおよび半導体チップ２１を用意する。この場合、第１〜第５の基板形成用板２６ａ〜２６ｅの各下面にはエポキシ接着剤（図示せず）が塗布されている。次に、図３（Ｂ）に示すように、半導体チップ２１の保護膜２４上に第１〜第５の基板形成用板２６ａ〜２６ｅをこの順で接着する。すると、第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるサブ回路基板２５が形成されるとともに、このサブ回路基板２５に上述した２０個の貫通孔が形成される。次に、加熱してエポキシ接着剤を硬化させる。次に、図３（Ｃ）に示すように、第５の基板形成用板２６ｅの開口部２７ｅから貫通孔２８内に図示しないディスペンサを用いて銀ペースト等からなる導電性ペースト３１を注入して充填する。この状態では、導電性ペースト３１のうち第１の基板形成用板２６ａの開口部２７ａ内に充填された部分は半導体チップ２１の接続パッド２３の上面に密接される。次に、図３（Ｄ）に示すように、導電性ペースト３１のうち第５の基板形成用板２６ｅの開口部２７ｅ内に充填された部分の上面に図示しないフラックスを介してハンダボール３２を配置する。次に、熱処理を行い、図１（Ｂ）に示すように、導電性ペースト３１の硬化により導電部２９を形成するとともに、ハンダボール３２のウェットバックによりハンダバンプ３０を形成する。かくして、この半導体装置が製造されることになる。
【００１１】
このように、サブ回路基板２５の第１の接続パッド２９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃを、サブ回路基板２５に形成された貫通孔２８内に導電性ペースト３１を充填することにより形成された導電部２９によって形成しているので、貫通孔２９の立体的な形状が複雑であっても、この貫通孔２９内に導電性ペースト３１を充填すると、第１の接続パッド２９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃを形成することができ、したがって製造工程数を減少することができる。また、第１の接続パッド２９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃを導電性ペースト３１の充填により形成するとき、半導体チップ２１をサブ回路基板２５の下面に予め接着しているので、導電性ペースト３１の充填によって、第１の接続パッド２９ａを形成すると同時にこの第１の接続パッド２９ａを半導体チップ２１の接続パッド２３に接合させることができ、したがって半導体チップ２１を搭載するためのそれ専用の工程が不要となり、これまた製造工程数を減少することができる。
【００１２】
なお、上記第１実施形態では、第１〜第５の基板形成用板２６ａ〜２６ｅを用意し、これら第１〜第５の基板形成用板２６ａ〜２６ｅを半導体チップ２１の保護膜２４上に順次接着することにより、サブ回路基板２５を形成する場合について説明したが、これに限定されるものではない。例えば、半導体チップ２１の保護膜２４上にスクリーン印刷等によって第１の基板形成用板２６ａを形成し、そして乾燥した後同様の工程を繰り返すことにより、第２〜第５の基板形成用板２６ｂ〜２６ｅを順次形成し、かくしてサブ回路基板２５を形成するようにしてもよい。
【００１３】
また、上記第１実施形態では、サブ回路基板２５の第１の接続パッド２９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃを１つの連続する導電部２９によって形成した場合について説明したが、これに限定されるものではない。例えば、図４に示す第２実施形態のように、第１〜第５の基板形成用板２６ａ〜２６ｅの開口部２７ａ、２７ｅ内にそれぞれ予め設けられた５つの導電部材４１ａ〜４１ｅによって形成するようにしてもよい。この場合の半導体装置の製造方法について説明すると、まず図４（Ａ）に示すように、第１〜第５の基板形成用板２６ａ〜２６ｅの開口部２７ａ、２７ｅ内に、導電性ペーストを充填して硬化させることにより、導電部材４１ａ〜４１ｅが設けられてなるもの、および半導体チップ２１を用意する。この場合、図示していないが、第１〜第５の基板形成用板２６ａ〜２６ｅの下面にはエポキシ接着剤が塗布され、導電部材４１ａ〜４１ｅの下面には導電性接着剤が塗布されている。次に、図４（Ｂ）に示すように、半導体チップ２１の保護膜２４上に第１〜第５の基板形成用板２６ａ〜２６ｅをこの順で接着する。すると、第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるサブ回路基板２５が形成されるとともに、関連する導電部材４１ａ〜４１ｅが導電性接着剤を介して互いに接合され、かつ第１の基板形成用板２６ａの開口部２７ａ内に設けられた導電部材４１ａが導電性接着剤を介して半導体チップ２１の接続パッド２３と接合される。次に、図４（Ｃ）に示すように、第５の基板形成用板２６ｅの開口部２７ｅ内に設けられた導電部材４１ｅの上面に図示しないフラックスを介してハンダボール３２を配置する。次に、熱処理を行い、図４（Ｄ）に示すように、ハンダボール３２のウェットバックによりハンダバンプ３０を形成する。かくして、この半導体装置が製造されることになる。
【００１４】
なお、上記第２実施形態では、第１〜第５の基板形成用板２６ａ〜２６ｅおよび半導体チップ２１を接着するのにエポキシ接着剤と導電性接着剤とを用いた場合について説明したが、これに限定されるものではない。例えば、異方導電性接着剤、つまり導電性粒子を絶縁性接着剤中に混合してなるものを用いてもよい。また、上記第１および第２実施形態では、１つのサブ回路基板２５下に１つの半導体チップ２１を搭載した場合について説明したが、これに限らず、１つのサブ回路基板２５下に複数の半導体チップ２１を搭載するようにしてもよい。
【００１５】
なおまた、上記第１および第２実施形態では、サブ回路基板２５を第１〜第５の基板形成用板２６ａ〜２６ｅを積層してなるものによって形成した場合について説明したが、これに限定されるものではない。例えば、図５（Ａ）、（Ｂ）および図６に示す第３実施形態のようにしてもよい。この第３実施形態では、１枚の基板からなるサブ回路基板２５に、上記第１実施形態における貫通孔２８とほぼ同様の立体的形状を有する貫通孔２８が形成され、この貫通孔２８内に１つの連続する導電部２９が設けられた構造となっている。
【００１６】
次に、この第３実施形態の製造方法の一例について、図７を参照しながら説明する。まず、図７（Ａ）に示すように、サブ回路基板２５の外形に対応する形状の凹部５１を有するとともに所定の個所に樹脂注入口５２を有する型枠５３と、サブ回路基板２５の貫通孔２８に対応する形状の型部５４とを備えた型５５をワックス（加熱により蒸発するロストワックス）によって形成する。次に、図７（Ｂ）に示すように、型５５を半導体チップ２１上に配置する。次に、図７（Ｃ）に示すように、型５５の樹脂注入口５２から凹部５１内にエポキシ樹脂５６を注入して充填する。次に、熱処理を行うことにより、型５５を蒸発させて除去するとともに、エポキシ樹脂５６を硬化させる。この状態を図７（Ｄ）に示す。この図７（Ｄ）に示す状態では、半導体チップ２１上に硬化したエポキシ樹脂５６からなる１枚のサブ回路基板２５が接合されて形成され、かつこのサブ回路基板２５に貫通孔２８が形成されている。次に、図７（Ｅ）に示すように、サブ回路基板２５の貫通孔２８内にディスペンサを用いて銀ペースト等からなる導電性ペースト５７を注入して充填する。次に、図示していないが、導電性ペースト５７の充填された貫通孔２８の上部にフラックスを介してハンダボールを配置する。次に、熱処理を行い、図５、（Ｂ）および図６に示すように、導電性ペースト５７の硬化により導電部２９を形成するとともに、ハンダボールのウェットバックによりハンダバンプ３０を形成する。かくして、この半導体装置が製造されることになる。
【００１７】
なお、上記第３実施形態では、サブ回路基板２５の形状を平板状とし、この平板状のサブ回路基板２５の下面に半導体チップ２１を接合した場合について説明したが、これに限定されるものではない。例えば、図８に示す第４実施形態のように、サブ回路基板２５の形状を直方体状とし、この直方体状のサブ回路基板２５の下面にＬＳＩ等からなる半導体チップ２１を接合するとともに、側面にチップコンデンサやチップトランジスタ等からなるチップ電子部品６１を接合するようにしてもよい。また、図９に示す第５実施形態のように、サブ回路基板２５の形状を平面正八角形状とし、この平面正八角形状のサブ回路基板２５の下面にＬＳＩ等からなる半導体チップ２１を接合するとともに、側面にチップコンデンサやチップトランジスタ等からなるチップ電子部品６１を接合するようにしてもよい。なお、図８および図９では図示していないが、サブ回路基板２５の下面に複数の第１の接続パッドが形成され、上面に複数の第２の接続パッドが形成され、側面に複数の第３の接続パッドが形成され、内部に第１の接続パッド、第２の接続パッドおよび第３接続パッドを所定の通り電気的に接続する内部導通部が形成され、そして第１の接続パッドに半導体チップ２１の接続パッドが接合され、第２の接続パッド上にハンダバンプ３０が設けられ、第３接続パッドにチップ部品６１の接続パッドが接合されている。さらに、サブ回路基板の形状を球状としてもよい。
【００１８】
なおまた、上記各実施形態では、サブ回路基板の第２の接続パッド上にハンダバンプを設けた場合について説明したが、これに限らず、金等の金属からなるバンプを設けるようにしてもよく、また樹脂製のコアの表面を導電膜で被覆してなるバンプを設けるようにしてもよい。また、サブ回路基板の材料としてエポキシ樹脂を用いた場合について説明したが、これに限らず、他の熱硬化性樹脂を用いるようにしてもよい。また、導電部の材料として銀ペースト等からなる導電性ペーストを用いた場合について説明したが、これに限らず、例えば３００℃以下の比較的低融点の合金を用いるようにしてもよい。また、導電部を、貫通孔あるいは開口部の内壁に無電解めっきによって形成しためっき層によって形成してもよく、さらにその上に電解めっきによって形成しためっき層によって形成してもよい。さらに、上記第３実施形態では、型の材料として加熱により蒸発するワックスを用いた場合について説明したが、これに限らず、溶剤により溶解するものであってもよく、また加熱により溶解するものであってもよい。
【００１９】
【発明の効果】
以上説明したように、請求項１記載の発明に係る両面配線基板の製造方法によれば、相対応するもの同士がそれぞれ連通して貫通孔を形成する複数の開口部が形成された３枚以上の基板を積層して接着し、その後、貫通孔に導電性ペーストを充填して第１及び第２の基板にそれぞれ第１及び第２の接続パッドを形成しているので、基板の貫通孔の立体的な形状が複雑であっても、この貫通孔内に導電性ペーストを充填すると、第１の接続パッド、第２の接続パッドおよび内部導通部を形成することができ、したがって製造工程数を減少することができる。また、請求項２記載の発明に係る半導体装置の製造方法によれば、相対応するもの同士がそれぞれ連通して貫通孔を形成する複数の開口部が形成された３枚以上の基板を半導体チップ上に積層して接着し、その後、貫通孔に導電性ペーストを充填して第１及び第２の基板にそれぞれ第１及び第２の接続パッドを形成するので、導電性ペーストによって第１の接続パッドを形成すると同時に、この第１の接続パッドを半導体チップの接続パッドに接合させることができ、したがって半導体チップを搭載するためのそれ専用の工程が不要となり、製造工程数を減少することができる。
【図面の簡単な説明】
【図１】（Ａ）はこの発明の第１実施形態における半導体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれ図１（Ｂ）に示すサブ回路基板を形成するための第１〜第５の基板形成用板の各平面図。
【図３】（Ａ）〜（Ｄ）はそれぞれ図１に示す半導体装置の各製造工程を示す断面図。
【図４】（Ａ）〜（Ｄ）はそれぞれこの発明の第２実施形態における半導体装置の各製造工程を示す断面図。
【図５】（Ａ）はこの発明の第３実施形態における半導体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図６】図５に示す半導体装置を透視して見た場合の斜視図。
【図７】（Ａ）〜（Ｅ）はそれぞれ図５に示す半導体装置の各製造工程を示す断面図。
【図８】この発明の第４実施形態における半導体装置の斜視図。
【図９】この発明の第５実施形態における半導体装置の斜視図。
【図１０】従来の半導体装置の断面図。
【符号の説明】
２１ 半導体チップ
２３ 接続パツド
２５ サブ回路基板（両面配線基板）
２６ａ〜２６ｅ 第１〜第５の基板形成用板
２７ａ〜２７ｅ 開口部
２８ 貫通孔
２９ 導電部
２９ａ 第１の接続パッド
２９ｂ 第２の接続パッド
２９ｃ 内部導通部
３０ ハンダバンプ
Claims (2)
- 一の面に形成される複数の第１の接続パッドの配列パターンに対応する複数の開口部が形成された第１の基板と、前記複数の第１の接続パッドの配列パターンとは異なり一の面に形成される複数の第２の接続パッドの配列パターンに対応する複数の開口部が形成された第２の基板と、前記第１の基板の複数の開口部と前記第２の基板の複数の開口部との相対応するもの同士をそれぞれ連通する複数の開口部が形成された１枚以上の他の基板とを用意し、
前記第１及び第２の基板と前記１枚以上の他の基板とをこれらの基板に形成された前記複数の開口部のうち相対応するもの同士によって貫通孔が形成されるように積層し、
その後、前記貫通孔に導電性ペーストを充填して硬化することによって前記第１の基板に形成された複数の開口部内にそれぞれ第１の接続パッドを形成し且つ前記第２の基板に形成された複数の開口部内にそれぞれ第２の接続パッドを形成すると同時に前記第１及び第２の接続パッドを接続する１つの導電部を形成することを特徴とする両面配線基板の製造方法。 - 一の面に形成される複数の第１の接続パッドの配列パターンに対応する複数の開口部が形成された第１の基板と、前記複数の第１の接続パッドの配列パターンとは異なり一の面に形成される複数の第２の接続パッドの配列パターンに対応する複数の開口部が形成された第２の基板と、前記第１の基板の複数の開口部と前記第２の基板の複数の開口部との相対応するもの同士をそれぞれ連通する複数の開口部が形成された１枚以上の他の基板と、半導体チップとを用意し、
前記半導体チップ上に前記第１及び第２の基板と前記１枚以上の他の基板とをこれらの基板に形成された前記複数の開口部のうち相対応するもの同士によって貫通孔が形成されるように積層し、
その後、前記貫通孔に導電性ペーストを充填して硬化することによって前記第１の基板に形成された複数の開口部内にそれぞれ第１の接続パッドを形成し且つ前記第２の基板に形成された複数の開口部内にそれぞれ第２の接続パッドを形成すると同時に前記第１及び第２の接続パッドを接続する１つの導電部を形成し、
前記第２の基板上における複数の開口部の位置に該開口部に充填された導電性ペーストと接続させてハンダバンプを形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30971495A JP3785661B2 (ja) | 1995-11-06 | 1995-11-06 | 両面配線基板の製造方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30971495A JP3785661B2 (ja) | 1995-11-06 | 1995-11-06 | 両面配線基板の製造方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130000A JPH09130000A (ja) | 1997-05-16 |
| JP3785661B2 true JP3785661B2 (ja) | 2006-06-14 |
Family
ID=17996416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30971495A Expired - Fee Related JP3785661B2 (ja) | 1995-11-06 | 1995-11-06 | 両面配線基板の製造方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3785661B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10014379A1 (de) * | 2000-03-23 | 2001-10-11 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung |
| JP4879536B2 (ja) * | 2005-09-13 | 2012-02-22 | 株式会社フジクラ | 複合基板及びその製造方法、並びに電子装置 |
| JP5085788B2 (ja) * | 2009-10-23 | 2012-11-28 | 株式会社フジクラ | デバイス実装構造 |
| CN102577637A (zh) * | 2009-10-23 | 2012-07-11 | 株式会社藤仓 | 器件安装结构以及器件安装方法 |
-
1995
- 1995-11-06 JP JP30971495A patent/JP3785661B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09130000A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US7122901B2 (en) | Semiconductor device | |
| JP6752553B2 (ja) | 配線基板 | |
| US7653991B2 (en) | Method for manufacturing printed circuit board having embedded component | |
| TWI443791B (zh) | 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 | |
| JP6462480B2 (ja) | 配線基板及び配線基板の製造方法 | |
| TW200921884A (en) | Method for making copper-core layer multi-layer encapsulation substrate | |
| JP6158601B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2001217337A (ja) | 半導体装置及びその製造方法 | |
| JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2012060159A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
| JP5934154B2 (ja) | 電子部品が実装された基板構造及びその製造方法 | |
| JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP4074040B2 (ja) | 半導体モジュール | |
| JP2005150443A (ja) | 積層型半導体装置およびその製造方法 | |
| JP7247046B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP3785661B2 (ja) | 両面配線基板の製造方法および半導体装置の製造方法 | |
| JP2751913B2 (ja) | 半導体装置用パッケージ | |
| TWI758756B (zh) | 封裝載板及其製作方法 | |
| JP6343058B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JP5649771B2 (ja) | 部品内蔵配線板 | |
| JP2011035269A (ja) | 半導体装置及びその製造方法 | |
| JP2023005616A (ja) | 配線基板 | |
| KR101376765B1 (ko) | 인터포저가 필요없는 몰딩 패키지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060202 |
|
| TRDD | Decision of grant or rejection written | ||
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |