KR101376765B1 - 인터포저가 필요없는 몰딩 패키지 제조 방법 - Google Patents

인터포저가 필요없는 몰딩 패키지 제조 방법 Download PDF

Info

Publication number
KR101376765B1
KR101376765B1 KR1020110146070A KR20110146070A KR101376765B1 KR 101376765 B1 KR101376765 B1 KR 101376765B1 KR 1020110146070 A KR1020110146070 A KR 1020110146070A KR 20110146070 A KR20110146070 A KR 20110146070A KR 101376765 B1 KR101376765 B1 KR 101376765B1
Authority
KR
South Korea
Prior art keywords
molding
interposer
connection terminal
package
molding package
Prior art date
Application number
KR1020110146070A
Other languages
English (en)
Other versions
KR20130077389A (ko
Inventor
김준철
박세훈
육종민
이성규
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110146070A priority Critical patent/KR101376765B1/ko
Publication of KR20130077389A publication Critical patent/KR20130077389A/ko
Application granted granted Critical
Publication of KR101376765B1 publication Critical patent/KR101376765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 인터포저나 이와 등가의 기판을 사용함이 없이 능동소자 IC나 수동 소자를 몰딩하여 패키지함으로써 몰딩 패키지의 가격을 낮추고 사이즈를 작게 함은 물론이고 전기적인 연결이 확실하게 이루어질 수 있도록 한 인터포저가 필요없는 몰딩 패키지 제조 방법에 관한 것이다.
본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법은 금속 박판 위에 능동소자나 수동소자의 단자가 연결될 부위를 마스킹한 상태에서 솔더 레지스트를 도포하여 접속 단자를 형성하는 (a) 단계; 상기 접속 단자에 능동소자나 수동소자를 실장한 상태에서 본딩을 수행하여 상기 접속 단자와 능동소자나 수동소자를 전기적으로 연결하는 (b) 단계 및 능동소자나 수동소자를 에워싸도록 패키지용 수지로 몰딩을 수행하는 (c) 단계를 포함하여 이루어진다.
전술한 구성에서, 상기 (a) 단계 이전에 상기 금속 박판을 점착 성분을 갖는 캐리어에 접합하는 (pa) 단계 및 상기 (c) 단계 이후에 상기 캐리어를 제거하는 (d) 단계를 더 구비한 것을 특징으로 한다.
상기 (a) 단계에서 형성된 상기 접속 단자에 금 도금을 수행하는 것을 특징으로 한다.

Description

인터포저가 필요없는 몰딩 패키지 제조 방법{molding package without interposer}
본 발명은 인터포저가 필요없는 몰딩 패키지 제조 방법에 관한 것으로, 특히 인터포저나 이와 등가의 기판을 사용함이 없이 능동소자 IC나 수동 소자를 몰딩하여 패키지하는 인터포저가 필요없는 몰딩 패키지 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 인터포저(interposer)는 각종 전자 기기의 메인 보드의 사이즈 및 집적도가 각종 능동소자 또는 수동소자 IC 칩(이하 간단히 'IC 칩'이라 한다)의 사이즈 및 집적도와 상이한 점을 극복하기 위해 이들 IC 칩에 부착되어 메인 보드와 IC 칩 사이의 전기적인 연결을 중개하는 기판 또는 이와 등가물을 일컫는다.
도 1 및 도 2는 종래의 일 예에 따른 몰딩 패키지 제조 방법을 설명하기 위한 공정 단면도이다. 먼저 도 1에 도시한 바와 같이, 종래 몰딩 패키지 제조 방법에 따르면, 기판의 상면과 하면에 각각 IC 칩과 메인 보드 사이를 전기적으로 연결하는 단자(12),(14), 예를 들어 I/O 단자 패턴이 형성되어 있는 인터포저(10)를 준비하고, 이러한 인터포저(10)의 상면에 IC 칩(20)을 실장한 후에 상면 단자(14)와 IC 칩(20)을 와이어(22) 본딩하며, 패키지용 수지로 인터포저(10)의 상부를 몰딩(30)하여 몰딩 패키지의 제조가 완료된다.
이와는 달리 도 2에서는 인터포저 기판(10')의 상면에 IC 칩(20')을 실장한 상태에서 인터포저 상면에 형성된 단자(16)와 IC 칩(20')을 플립-칩 본딩(22)하고, 다시 IC 칩(20') 하부와 인터포저 사이의 공간을 매우는 언더필(24) 작업을 수행한 후에 패키지용 수지로 인터포저 상면을 몰딩(30')하여 몰딩 패키지의 제조가 완료된다.
그러나 전술한 바와 같은 종래의 몰딩 패키지 제조 방법에 따르면, 인터포저를 사용함으로 인해 몰딩 패키지의 전체적인 가격이 상승하는 문제점이 있었으며, 이외에도 인터포저의 전체에 걸쳐서 패키지용 수지를 몰딩해야 하기 때문에 몰딩 패키지의 면적이 커지는데 이에 의해 제품 소형화가 어려운 문제점이 있었다.
도 3은 종래의 다른 예에 따른 몰딩 패키지 제조 방법을 설명하기 위한 공정 단면도인바, 종래 인터포저를 사용한 경우의 문제점을 감안하여 인터포저를 사용하지 않고 몰딩 패키지를 제조하는 방법을 나타내고 있다. 본 실시예에서는 도 3의 (a)에 도시한 바와 같이, 점착 성분이 도포되어 있어 사용 후 제거할 수 있는 이형지 등과 같은 캐리어(50) 위에 플립 칩 형태로 된 IC 칩(60),(62),(64)을 탑재한다. 이어서 도 3의 (b) 및 (c)에 도시한 바와 같이, IC 칩(60),(62),(64)을 덮도록 패키지용 수지를 몰딩(70)한 후에 캐리어(50)를 제거한다.
다음으로 도 3의 (d)에 도시한 바와 같이 몰딩 패키지의 하부에 IC 칩((60),(62),(64)의 단자(60a),(62a),(64a)와 연결되는 위치에 관통공(82)이 형성된 절연층(80)을 적층한 상태에서 관통공을 도금 공정 등을 통해 채운 후에 식각 공정 등을 통해 이러한 도금층을 패터닝함으로써 IC 칩(60),(62),(64)의 단자(60a),(62a),(64a)와 전기적으로 연결된 채로 메인 보드에 연결될 단자 패턴을 형성한다. 이 과정에서 관통공(82)의 형성은 캐리어(50) 상에 실장된 IC 칩의 단자 사이의 간격을 기준으로 형성한다.
그러나 도 3의 실시예에 따르면, 캐리어와 몰딩 패키지의 열팽창 계수(Coefficient of Thermal Expansion)가 상이하기 때문에 몰딩 패키지를 큐어링한 후에 점선으로 도시한 바와 같이 애초 목표로 했던 IC 칩의 단자 위치와 관통공의 위치가 어긋나게 되고, 이에 따라 전기적인 연결이 제대로 이루어지지 않는 등의 에 불량이 발생하는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 인터포저나 이와 등가의 기판을 사용함이 없이 능동소자 IC나 수동 소자를 몰딩하여 패키지함으로써 몰딩 패키지의 가격을 낮추고 사이즈를 작게 함은 물론이고 전기적인 연결이 확실하게 이루어질 수 있도록 한 인터포저가 필요없는 몰딩 패키지 제조 방법을 제공함을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법은 금속 박판 위에 능동소자나 수동소자의 단자가 연결될 부위를 마스킹한 상태에서 솔더 레지스트를 도포하여 접속 단자를 형성하는 (a) 단계; 상기 접속 단자에 능동소자나 수동소자를 실장한 상태에서 본딩을 수행하여 상기 접속 단자와 능동소자나 수동소자를 전기적으로 연결하는 (b) 단계 및 능동소자나 수동소자를 에워싸도록 패키지용 수지로 몰딩을 수행하는 (c) 단계를 포함하여 이루어진다.
전술한 구성에서, 상기 (a) 단계 이전에 상기 금속 박판을 점착 성분을 갖는 캐리어에 접합하는 (pa) 단계 및 상기 (c) 단계 이후에 상기 캐리어를 제거하는 (d) 단계를 더 구비한 것을 특징으로 한다.
상기 (a) 단계에서 형성된 상기 접속 단자에 금 도금을 수행하는 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 전술한 제조 방법에 의해 제조된 몰딩 패키지가 제공된다.
본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법에 따르면, 인터포저를 사용하지 않음으로써 제품의 가격을 낮출 수 있음과 더불어 제품의 사이즈를 감소시킬 수가 있고, 이외에도 기존의 몰딩 패키지와는 달리 IC 칩과 메인 보드를 전기적으로 연결하는 관통공을 가공하지 않아도 되기 때문에 공정 비용을 감소시킬 수가 있다.
뿐만 아니라 기존의 몰딩 패키지에 비해 IC 칩의 단자를 금속 박판에 접합한 이후에 몰딩을 수행하기 때문에 IC 칩과 메인 보드의 전기적인 연결을 확실하게 할 수가 있다.
도 1 및 도 2는 종래의 일 예에 따른 몰딩 패키지 제조 방법을 설명하기 위한 공정 단면도.
도 3은 종래의 다른 예에 따른 몰딩 패키지 제조 방법을 설명하기 위한 공정 단면도.
도 4는 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법을 설명하기 위한 공정 흐름도.
도 5a 내지 도 5g는 각각 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법의 각 단계에서의 공정 단면도.
도 6a 및 도 6b는 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법에 따라 제조된 다층 패키지 구조체의 단면도.
도 7은 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법에 따라 제조된 다른 다층 패키지 구조체의 단면도.
이하에는 첨부한 도면을 참조하여 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법의 바람직한 실시예에 대해 상세하게 설명한다.
도 4는 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법을 설명하기 위한 공정 흐름도이고, 도 5a 내지 도 5g는 각각 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법의 각 단계에서의 공정 단면도이다.
먼저, 도 4의 단계 S10에서는 도 5a에 도시한 바와 같이 구리 박판과 같은 금속 박판(110)을 점착성을 갖는 캐리어(100), 예를 들어 이형지 등에 접합하는데, 이러한 캐리어(100)는 이후의 공정에서 제거되게 된다.
다음으로 단계 S20에서는 도 5b에 도시한 바와 같이 금속 박판(110) 위에 IC 칩의 단자, 예를 들어 I/O 단자가 연결될 부위를 마스킹한 상태에서 솔더 레지스트(120)를 도포하여 I/O 단자가 연결될 접속 단자(122)를 형성하는데, 이러한 접속 단자(122) 부분에는 IC 칩을 와이어 본딩 또는 플립 칩 본딩함에 있어서 본딩이 보다 견고하게 이루어질 수 있도록 금 도금과 같은 표면처리를 수행하는 것이 바람직하다.
다음으로, 단계 S30에서는 도 5c에 도시한 바와 같이 금속 박판에 형성된 접속 단자(122)에 IC 칩(130)을 실장한 상태에서 와이어 본딩이나 플립칩 본딩을 수행하여 접속 단자(122)와 IC 칩(130)을 전기적으로 연결하는데, 플립칩 본딩의 경우에는 IC 칩(130)의 하면에 솔더 볼(132)이나 스터드 범프(stud bump)가 형성되어 있어서 리플로우 공정을 통해 접속 단자와 솔더 볼 또는 스터드 범프 간에 금속간 화합물을 생성시켜 본딩시킨다.
다음으로 단계 S40에서는 도 5d에 도시한 바와 같이 IC 칩(130)을 에워싸도록 패키지용 수지로 몰딩(140)을 수행하는데, 이 때 트랜스퍼 몰딩이나 컴프레션 몰딩 공정을 사용하여 몰딩을 수행한다.
다음으로 단계 S50에서는 도 5d에 도시한 바와 같이 임시 지지물인 캐리어(100)를 제거하고, 다시 단계 S60에서는 도 5f에 도시한 바와 같이 이렇게 제조된 중간 제조물의 상부에 금속 박판(150), 예를 들어 구리 박판을 도금 공정이나 스퍼터링 공정 등을 사용하여 적층한 후에 관통공(152)을 형성하고 도금함으로써 상하부 금속 박판(150),(110)을 전기적으로 연결시킨다.
마지막으로 단계 S70에서는 상부 및 하부의 금속 박판(150),(110)에 식각 공정 등에 의해 단자 패턴(154),(112)을 형성함으로써 몰딩 패키지 제조 공정이 완료된다. 이와 같이 본 발명에서는 인터포저를 사용하지 않고 또한 관통공을 형성하는 공정을 사용하지 않기 때문에 제품의 가격을 낮출 수가 있으며, 금속 박판의 접속 단자와 IC 칩을 먼저 본딩한 상태에서 몰딩을 수행하기 때문에 IC 칩과 메인 보드 단자 사이의 전기적인 연결을 정확하게 할 수 있다.
도 6a 및 도 6b는 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법에 따라 제조된 다층 패키지 구조체의 단면도로서, 각각 IC 칩을 와이어 본딩과 플립 칩 본딩에 의해 금속 박판에 본딩한 예를 보이고 있는바, 전술한 구성과 동일한 ㅂ부분에는 동일한 참조번호를 부여하고 그 상세한 설명을 생략한다. 도 6에 도시한 바와 같이, 도 5에 의해 제조된 중간 제조물의 상부와 하부에 각각 절연층(160),(170)을 형성, 예를 들어 절연 필름을 열 접착하거나 스핀 코팅 또는 스퍼터링 공정 등을 사용하여 형성한 후에 다시 그 위에 금속 박판(180),(190)을 적층하며, 다시 식각 공정이나 레이저 가공 또는 기계적인 가공에 의해 관통공을 형성한 후에 도금 공정 등에 의해 관통공을 매워서 전기적인 연결(182),(192)을 확립함으로써 다층 구조의 몰딩 패키지를 제조할 수도 있다.
도 7은 본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법에 따라 제조된 다른 다층 패키지 구조체의 단면도인바, 전술한 구성과 동일한 ㅂ부분에는 동일한 참조번호를 부여하고 그 상세한 설명을 생략한다. 도 7의 실시예에서는 IC 칩 이외에 저항이나 콘덴서 또는 커패시터와 같은 수동소자(200)를 함께 몰딩한 구조를 도시하고 있다.
본 발명의 인터포저가 필요없는 몰딩 패키지 제조 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.
100: 캐리어, 110: 금속 박판,
120: 솔더 레지스트, 130: IC 칩,
140: 몰딩, 150: 금속 박판,
160, 170: 절연층, 180, 190: 금속 박판,
200: 수동소자

Claims (4)

  1. 금속 박판을 점착 성분을 갖는 캐리어에 접합하는 (a) 단계와;
    상기 금속 박판 위에 능동소자나 수동소자의 단자가 연결될 부위를 마스킹한 상태에서 솔더 레지스트를 도포하여 접속 단자를 형성하는 (b) 단계와;
    상기 접속 단자에 능동소자나 수동소자를 실장한 상태에서 본딩을 수행하여 상기 접속 단자와 능동소자 혹은 수동소자를 전기적으로 연결하는 (c) 단계와;
    상기 능동소자나 수동소자를 에워싸도록 패키지용 수지로 몰딩을 수행하는 (d) 단계와;
    상기 캐리어를 제거하는 (e) 단계와;
    상기 단계들에 의해 얻어진 구조체의 몰딩 상부면에 금속 박판을 적층한 후 상기 구조체의 상,하부에 각각 위치하는 금속 박판을 전기적으로 연결시키기 위해 관통공을 형성하고 도금하는 (f) 단계와;
    상기 구조체의 상,하부에 각각 위치하는 금속 박판에 단자 패턴을 형성하는 (g) 단계;를 포함하여 이루어진 인터포저가 필요없는 몰딩 패키지 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 (b) 단계에서 형성된 상기 접속 단자에 금 도금을 수행하는 것을 특징으로 하는 인터포저가 필요없는 몰딩 패키지 제조 방법.
  4. 제 1 항 또는 제 3 항에 기재된 제조 방법에 의해 제조된 몰딩 패키지.
KR1020110146070A 2011-12-29 2011-12-29 인터포저가 필요없는 몰딩 패키지 제조 방법 KR101376765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110146070A KR101376765B1 (ko) 2011-12-29 2011-12-29 인터포저가 필요없는 몰딩 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110146070A KR101376765B1 (ko) 2011-12-29 2011-12-29 인터포저가 필요없는 몰딩 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20130077389A KR20130077389A (ko) 2013-07-09
KR101376765B1 true KR101376765B1 (ko) 2014-03-21

Family

ID=48990649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110146070A KR101376765B1 (ko) 2011-12-29 2011-12-29 인터포저가 필요없는 몰딩 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR101376765B1 (ko)

Also Published As

Publication number Publication date
KR20130077389A (ko) 2013-07-09

Similar Documents

Publication Publication Date Title
TWI384630B (zh) 製造電子部件封裝結構之方法
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
JP4361826B2 (ja) 半導体装置
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
KR101412718B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
KR101096614B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
KR101607981B1 (ko) 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
US10002823B2 (en) Packaging substrate and method of fabricating the same
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
JP2004247706A (ja) 電子部品実装構造及びその製造方法
TWI666739B (zh) 製造半導體裝置的方法
JP2016207959A (ja) 配線基板及び配線基板の製造方法
JP2013021058A (ja) 半導体装置の製造方法
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
KR20150131130A (ko) 반도체 장치 및 그 제조 방법
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
JP2012147032A (ja) 基板の製造方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
KR101376765B1 (ko) 인터포저가 필요없는 몰딩 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 7